EDA多功能数字钟设计

EDA 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 （二） ​ ——多功能数字钟设计 姓名：周婷婷 学号：0904220116 院系：电光学院 指导老师：花汉兵 蒋立平 完成时间：2011年12月15号 多功能数字钟设计 摘要 该实验时利用QuartusII软件设计一个数字钟，进行实验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了星期功能，使得设计的数字钟功能更加完善。 Abstract ：This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting , hour-correcting , minute-correcting , reset , timing-holding and belling on the hour. And then validated the design on the experimental board . In addition, additional functions like reseting the week make this digital clock a perfect one. 目录 1. 设计要求……………………………………………4 2. 工作原理……………………………………………4 3. 各模块说明…………………………………………5 1) 分频模块…………………………………………5 2) 计时模块…………………………………………9 3) 显示模块………………………………………11 4) 校分与校时模块………………………………11 5) 清零模块………………………………………12 6) 保持模块………………………………………13 7) 报时模块………………………………………13 4. 扩展模块…………………………………………13 1) 星期模块………………………………………13 5. 调试、编程下载…………………………………14 6. 实验中出现问题及解决办法……………………14 7. 实验收获与感受…………………………………14 8. 参考文献…………………………………………15 1、 设计要求 1. 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。 2. 具体要求如下： 1) 能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。 2) 分别由六个数码管显示时分秒的计时。 3) K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。 4) K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。 5) 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。 3. 设计提高部分要求 1) 时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’53”, 59’55”,59’57” 时报时频率为512Hz,59’59”时报时频率为1KHz。 2) 星期显示：星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。 3) 闹表设定功能。 4. 仿真与验证 用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。 2、 工作原理 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分、星期提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。 其原理框图如图所示： 3、 各模块说明 1、 分频模块 实验板上振荡源为48MHz，为获得秒脉冲信号和报时电路中需要的音频，需要对该振荡源进行分频处理。处理的过程示意如下： （1）2分频电路 2分频电路是通过将D触发器的 端与D端接在一起就可以从Q端得到触发器信号的2分频信号，电路图如下： 波形图如下： （2）3分频电路 3分频电路是通过74160用置数法实现。其输出端 按照如下方式循环计数时就可以对其输入的脉冲进行3分频，输出信号由 直接引出。 74160置数端为低电平有效，所以将 作为置数信号的输入。3分频电路图如下： 波形图如下： 封装的子模块图为： （3）8分频 将3个2分频串联实现8分频电路。 8分频电路图如下： 波形图如下： 将3分频和8分频电路串联可以构成24分频电路图，电路图如下： 波形图如下： （4）1000分频电路 1000分频电路通过3模10计数器串联而成。模10计数器是由计数器74161来QDQCQBQA=1111时置数，使计数器按如下方式进行循环： 为了获得占空比接近1:1的输出信号，将QC作为输出，占空比为6:4。电路图如下所示： 将3个10分频进行串联获得1000分频的分频器，电路图如下： 最终将各种分频所获得的信号输出按照分频电路设计图连接，并封装在一个总的模块内，即得到分频模块，输入信号为48MHZ，输出信号为1KHZ，500HZ，2HZ，1HZ。封装电路图如下： 2、计时模块 计时模块包括秒、分、时，星期四个模块，依次进位。其中秒和分的模块都是一个模60计数器，时模块是一个模24技术区，星期采用的是模7计数器。计时采用的是同步计数器，它们所用的时钟信号均为１ＨＺ。 （2） 秒计时模块 当秒计时至59秒的时候由四与非门输出一个低电平将秒个位及秒十位置零，同时将此低电平作为进位信号传递给分个位。 波形图如下： （3） 分计时模块 其结构与秒计时模块大致一致，不同的是分清零的条件不仅是分计时到59而且秒也要计时到59，所以清零信号的输入还要添加秒计时模块的输出。 波形图如下，与秒计时相似： （4） 时计时模块 时计时模块与秒、分计时模块累死，要使进位信号设计在23时置零进位，必须得等到秒与分信号都计时到59时才能进位清零，所以清零信号的输入还要添加秒和分计时模块的输出。 其波形图如下： 3、显示模块 此模块是用于数码管的动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模6的循环，其输出既作为4片74151的控制端，又作为3－8译码器74138的控制端。因为只有一片BCD译码器7447，所以当计数器到某一个数值时，四片74151同时选取对应位的一个输入组成计时器某一位的BCD编码接入显示译码器7447，与此同时根据计数器的数值，74138译码器也从六个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。扫描的频率为几千赫兹,因为人眼视觉停留的原因，会感觉七个数码管同时显示。 原理图如下： 4、校分与校时模块 （1）校分模块 当K3为0时，校分模块输出1hz的脉冲供给分计时模块正常计数；当K3为1时，校分模块输出2hz的脉冲供给分计时模块校分。其中为了防止拨开关时引发的颤动给校分带来影响，在校分模块中加入了消颤的D触发器。由于校分的时候无论秒计时模块是否计到59，都能进行校分，故秒计时模块的输出要与开关K3相或才能供给校分模块的使能端。 （2）校时模块 当K4为0时，校时模块输出1hz的脉冲供给时计时模块正常计数；当K4为1时，校时模块输出2hz的脉冲供给时计时模块校分。其中为了防止拨开关时引发的颤动给校时带来影响，在校时模块中加入了消颤的D触发器。由于校时的时候无论秒和分计时模块是否都计到59，都能进行校时，故秒计时模块的输出要与开关K4相或才能供给校分模块的使能端。 5、清零模块 通过增加一个开关K2来控制计时电路，开关通过非门直接接在每个74160的清零端，当开关断开的时候，计时器正常工作，当开关闭合时，计时器清零。 K2=0 CLR=1 ， K2=1 CLR=0 6、保持模块 通过开关K1控制秒的使能信号，当秒停止计时时，计时器就“保持”了。 K1=0，ENT=1； K1=1，ENT=0 7、报时模块 当电路计时到59分51，53，55，57秒时，分别发出一声较低的蜂鸣声；当计时到59分59秒时，发出一声较高的蜂鸣声。需要在某时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号进行报时。 设F是报时 函 关于工期滞后的函关于工程严重滞后的函关于工程进度滞后的回复函关于征求同志党风廉政意见的函关于征求廉洁自律情况的复函 数，F1是低音报时函数，F2是高音报时函数。所有函数为高电平时报时。则有： F=59’53’’F1+59’55’’F1+59’57’’F1+59’59’’F2 =59’51’’（2’’F1+4’’F1+6’’F1+8’’F2） =59’51’’·(2’’F1·4’’F1·8’’F2) 原理图如下： 四、扩展模块 1、星期模块 星期计时关键是实现一个模七的计时循环，这里利用同步十进制计数器74160来实现。星期的跳变需要秒分计到59并且时计到23，即时的进位输出。 原理图如下： 五、调试、编程下载 选择“Processing-start complication”进行全编译，编译通过后要进行管脚分配，选择“Assignments(Pins”，在打开的对话框中的“Location”栏中选择相应的管脚填入，并将未用到的管脚置为三态，最后将程序下载到SmartSOPC实验系统中运行，检验结果是否正确。 六、实验中出现的问题以及解决方法 1、一开始在设计分计时和时计时时没有考虑到后位与前位的进位关系，导致在59分的时候便开始向时计时进位，不正确。后来在分向时进位的时候加入秒进位信息来解决这个问题。 2、在调试的时候发现拨动开关时数字显示跳动不正常，这是由于开关拨动是产生抖动造成的，所以给开关加上运用D锁存器的锁存功能进行消颤处理，即可正常显示。 3、在一开始调试校分电路时，发现分和时并不在59后归零，而是一直不停的计数下去。经讨论，是因为原先分清零的要求是分和秒的计数值都为59，而在校分的时候，不需要秒位也是59，因此对分的清零信号进行修改，要加入K3的作用，同理，时的清零信号要加入K4的作用。 七、实验收获和感受 这次实验强化了我们上学期所学的数字逻辑电路的实质，另一方面也让我们学习和掌握了软件QuartusⅡ和试验箱的用法。和电工电子实习所要得到的结果大致相同，但是所用的方法却不一样。电工电子实验所用的multisim软件中的器件是齐全的，所以只需要我们找出所需的元件，然后连线就可以了。可是这次的实验所用的quartus软件却需要我们根据自己的需要自行合成所需功能的元件，更具有可创性，也更具有挑战性。同时本次实验可以利用软件仿真，观察波形，进行调试，比较安全。 刚开始的时候对这个实验不是很熟悉，并且刚接触这个软件，比较生疏，有点停滞不前。不过在熟悉了这个软件之后，便开始尝试按照老师课上讲的分部完成。首先分频，必须具有全局观念，要把整个试验中所需的频率都做出来，合成为一个新的器件，供后面使用。然后便是计时模块，设计的时候刚开始先是做出了2个模60和一个模24的计数器，并没有考虑到它们之间的关系，所以造成一开始的调试失误。后来仔细分析才明白它们之间的进位关系，并进行了调整。然后便是显示部分，显示部分比较简单。最细小却又是最重要的部分便是校时校分部分和清零保持电路以及消颤电路，这是计时部分的连接部分，这里的逻辑关系比较复杂，要考虑的因素也比较多，在这里花了一些时间。另外在编译下载的时候刚开始管脚分配不对，在查询参考书问同学的情况下才最终配对。 对于本次实验，我深有体会。学好理论知识是为了我们的实际应用做准备，在真正实际应用时，要活学活用，深入思考，对于陌生的只适合要善于学习尽快了解。遇到困难时先要自己想办法解决，再不会可以问老师同学。 最后，感谢蒋立平和花汉兵老师的指导。 八、参考文献 [1] 数字逻辑电路与系统设计 蒋立平主编 电子工业出版社 [2] EDA设计实验指导书 南京理工大学电子技术中心 计时电路 校分校时电路 脉冲发生电路 译码显示电路 报时电路 清零电路 2分频 1KHZ 1HZ 2HZ 2分频 2分频 1000分频 1000分频 8分频 3分频 48MHZ 500HZ 0010 0001 0000 1111 1110 1101 1100 1011 1010 1001 0111 1000 0110 _1301641721.unknown _1301641795.unknown _1301642069.unknown _1212682228.unknown