公司内部培训资料

★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 编 号：00001A 密 度：★★★★★（高） 公司内部培训资料 常用电子元件识别 电阻 碳质电阻和一些 1/8 瓦碳膜电阻的阻值和误差用色环表示。在电阻上有三 道或者四道色环。靠近电阻端的是第一道色环，其余顺次是二、三、四道色环。 第一道色环表示阻值的最大一位数字，第二道色环表示第二位数字，第三 道色环表示阻值未应该 有几个零。第四道色环表示阻值的误差。色环颜色所代 表的数字或者意义见表 1。 表 1 色环颜色所代表的数字或意义 色别 第一色环数字 第二色环数字 第三色环应乘的数 第四色环误差 棕 1 1 10 红 2 2 100 橙 3 3 1K 黄 4 4 10K 绿 5 5 100K 蓝 6 6 1M 紫 7 7 10M 灰 8 8 100M 白 9 9 黑 0 0 1 金 0.1 5% 银 0.01 10% 无色 20% 比如有一个碳质电阻，它有四道色环，顺序是红、紫、黄、银。这个电阻的 阻值就是 270000 欧，误差是±10%。 常用电子元件扫盲篇(三)二极管篇 晶体二极管在电路中常用“D”加数字表示，如： D5 表示编号为 5的二极管。 1、作用：二极管的主要特性是单向导电性，也就是在正向电压的作用下，导通 电阻很小；而在反向电压作用下导通电阻极大或无穷大。正因为二极管具有上述 特性，电路中常把它用在整流、隔离、稳压、极性保护、编码控制、调频调制和 静噪等电路中。 晶体二极管按作用可分为：整流二极管（如 1N4004）、隔离二极管（如 1N4148）、 肖特基二极管（如 BAT85）、发光二极管、稳压二极管等。 2、识别方法：二极管的识别很简单，小功率二极管的 N极（负极），在二极管 外表大多采用一种色圈标出来，有些二极管也用二极管专用符号来表示 P极（正 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 极）或 N极（负极）,也有采用符号标志为“P”、“N”来确定二极管极性的。 发光二极管的正负极可从引脚长短来识别，长脚为正，短脚为负。 3、测试注意事项：用数字式万用表去测二极管时，红表笔接二极管的正极，黑 表笔接二极管的负极，此时测得的阻值才是二极管的正向导通阻值，这与指针式 万用表的表笔接法刚好相反。 4、常用的 1N4000 系列二极管耐压比较如下： 型号 1N4001 1N4002 1N4003 1N4004 1N4005 1N4006 1N4007 耐压（V） 50 100 200 400 600 800 1000 电流（A） 均为 1 稳压二极管篇 稳压二极管在电路中常用“ZD”加数字表示，如：ZD5 表示编号为 5的稳压 管。 1、稳压二极管的稳压原理：稳压二极管的特点就是击穿后，其两端的电压基本 保持不变。这样，当把稳压管接入电路以后，若由于电源电压发生波动， 或其它原因造成电路中各点电压变动时，负载两端的电压将基本保持不变。 2、故障特点：稳压二极管的故障主要表现在开路、短路和稳压值不稳定。 在这 3种故障中，前一种故障表现出电源电压升高；后 2种故障表现为电源 电压变低到 零伏或输出不稳定。常用稳压二极管的型号及稳压值如下表： 型 号 1N4728 1N4729 1N4730 1N4732 1N4733 1N4734 1N4735 1N4744 1N4750 1N4 751 稳压值 3.3V 3.6V 3.9V 4.7V 5.1V 5.6V 6.2V 15V 27V 30V 变容二极管篇 变容二极管是根据普通二极管内部 “PN 结” 的结电容能随外加反向电压 的变化而变化这一原理专门 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 出来的一种特殊二极管。 变容二极管在高频调制电路上，实现低频信号调制到高频信号上，并发射出 去。工作状态，变容二极管调制电压一般加到负极上，使变容二极管的内部结电 容量随调制电压的变化而变化。 变容二极管发生故障，主要表现为漏电或性能变差： （1）发生漏电现象时，高频调制电路将不工作或调制性能变差。 （2）变容性能变差时，高频调制电路的工作不稳定，使调制后的高频信号发送 到对方被对方接收后产生失真。出现上述情况之一时，就应该更换同型号的变容 二极管。 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 常用电子元件扫盲篇(四)晶体三极管篇 晶体三极管在电路中常用“Q”加数字表示。 1、特点：晶体三极管（简称三极管）是内部含有 2个 PN 结，并且具有放大能力 的特殊器件。它分 NPN 型和 PNP 型两种类型，这两种类型的三极管从工作特性上 可互相弥补， 所谓 OTL amplifier(无输出功率放大器)电路中的对管就是由PNP型和 NPN型配 对使用。 常用的 PNP 型三极管有：A92、9015 等型号；NPN 型三极管有：A42、9014、9018、 9013、9012 等型号。 2、晶体三极管主要用于放大电路中起放大作用，在常见电路中有三种接法。为 了便于比较，将晶体管三种接法电路所具有的特点列于下表，供大家参考。 名称 共发射极电路 共集电极电路（射极输出 器） 共基极电路 输入阻抗 中（几百欧～几千欧） 大（几十千欧以上） 小 （几欧～几十欧） 输出阻抗 中（几千欧～几十千欧）小（几欧～几十欧） 大 （几十千欧～几百千欧） 电压放大倍数 大 小（小于 1并接近于 1） 大 电流放大倍数 大（几十） 大（几 十） 小（小于 1并接近于 1） 功率放大倍数 大（约 30～40 分贝） 小（约 10 分贝） 中 （约 15～20 分贝） 频率特性 高频 差 好 好 应用： 共发：多级放大器中间级，低频放大 共集: 输入级、输出级或作阻抗匹配用 共基: 高频或宽频带电路及恒流源电路 场效应晶体管放大器篇 1、场效应晶体管具有较高输入阻抗和低噪声等优点，因而也被广泛应用于各种 电子设备中。尤其用场效管做整个电子设备的输入级，可以获得一般晶体管很难 达到的性能。 2、场效应管分成结型和绝缘栅型两大类，其控制原理都是一样的。 3、场效应管与晶体管的比较 （1）场效应管是电压控制元件，而晶体管是电流控制元件。在只允许从信号源 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 取较少电流的情况下，应选用场效应管；而在信号电压较低，又允许从信号源取 较多电流的条件下，应选用晶体管。 （2）场效应管是利用多数载流子导电，所以称之为单极型器件，而晶体管是即 有多数载流子，也利用少数载流子导电。被称之为双极型器件。 （3）有些场效应管的源极和漏极可以互换使用，栅压也可正可负，灵活性比晶 体管好。 （4）场效应管能在很小电流和很低电压的条件下工作，而且它的制造工艺可以 很方便地把很多场效应管集成在一块硅片上，因此场效应管在大规模集成电路中 得到了广泛的应用。 常用电子元件扫盲篇(五)常用稳压芯片篇 线性稳压器件(输入输出电流相等,压降 3V 以上) 型号 稳压(V) 最大输出电流 可替代型号 79L05 -5V 100mA 79L06 -6V 100mA 79L08 -8V 100mA LM7805 5V 1A L7805,LM340T5 LM7806 6V 1A L7806 LM7808 8V 1A L7808 LM7809 9V 1A L7809 LM7812 12V 1A L7812,LM340T12 LM7815 15V 1A L7815,LM340T15 LM7818 18V 1A L7815 LM7824 24V 1A L7824 LM7905 -5V 1A L7905 LM7906 -6V 1A L7906,KA7906 LM7908 -8V 1A L7908 LM7909 -9V 1A L7909 LM7912 -12V 1A L7912 LM7915 -15V 1A L7915 LM7918 -18V 1A L7918 LM7924 -24V 1A L7924 78L05 5V 100mA 78L06 6V 100mA 78L08 8V 100ma 78L09 9V 100ma 78L12 12V 100ma 78L15 15V 100ma 78L18 18V 100ma ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 78L24 24V 100ma 开关稳压器件(电压转换效率高) 型号 说明 最大输出电流 LM1575T-3.3 3.3V 简易开关电源稳压器 1A LM1575T-5.0 5V 简易开关电源稳压器 1A LM1575T-12 12V 简易开关电源稳压器 1A LM1575T-15 15V 简易开关电源稳压器 1A LM1575T-ADJ 简易开关电源稳压器(可调 1.23V~37V) 1A LM1575HVT-3.3 3.3V 简易开关电源稳压器 1A LM1575HVT-5.0 5V 简易开关电源稳压器 1A LM1575HVT-12 12V 简易开关电源稳压器 1A LM1575HVT-15 15V 简易开关电源稳压器 1A LM1575HVT-ADJ 简易开关电源稳压器(可调 1.23V~37V) 1A LM2575T-3.3 3.3V 简易开关电源稳压器 1A LM2575T-5.0 5V 简易开关电源稳压器 1A LM2575T-12 12V 简易开关电源稳压器 1A LM2575T-15 15V 简易开关电源稳压器 1A LM2575T-ADJ 简易开关电源稳压器(可调 1.23V~ 37V) 1A LM2575HVT-3.3 3.3V 简易开关电源稳压器 1A LM2575HVT-5.0 5V 简易开关电源稳压器 1A LM2575HVT-12 12V 简易开关电源稳压器 1A LM2575HVT-15 15V 简易开关电源稳压器 1A LM2575HVT-ADJ 简易开关电源稳压器(可调 1.23V~37V) 1A LM2576T-3.3 3.3V 简易开关电源稳压器 3A LM2576T-5.0 5.0V 简易开关电源稳压器 3A LM2576T-12 12V 简易开关电源稳压器 3A LM2576T-15 15V 简易开关电源稳压器 3A LM2576T-ADJ 简易开关电源稳压器(可调 1.23V~37V) 3A LM2576HVT-3.3 3.3V 简易开关电源稳压器 3A LM2576HVT-5.0 5.0V 简易开关电源稳压器 3A LM2576HVT-12 12V 简易开关电源稳压器 3A LM2576HVT-15 15V 简易开关电源稳压器 3A LM2576HVT-ADJ 简易开关电源稳压器(可调 1.23V~37V) 3A 常用电子元件扫盲篇(六)常用集成电路封装篇 有兴趣的可以对照一下我们手头上有的芯片 89C51 DIP LM2575 SIP 通常所说的贴片元件 SOP SSOP 工控机 BIOS PLCC TI DSP QFP ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 1、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑 料和陶瓷两种。DIP 是最普及的插装型封装，应用范围包括 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 逻辑 IC ， 存贮 器 LSI，微机电路等。引脚中心距 2.54mm，引脚数从 6到 64。封装宽度通常为 15.2mm。有的把宽度为 7.52mm 和 10.16mm 的封装分别称为 skinny DIP 和 slim DIP(窄体型 DIP)。但多数情况下并不加区分，只简单地统称为 DIP。另外， 用低熔点玻璃密封的陶瓷。DIP 也称为 cerdip。 2、SIP(single in-line package) 单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到 印刷基板上时封装呈侧立状。引脚中心距通常为 2.54mm，引脚数从 2至 23，多 数为定制产品。封装的形状各异。也有的把形状与 SIP 相同的封装称为 SIP。 3、SOP(Small Out-Line package) 也叫 SOIC，小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈 海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP 除了用于存储器 LSI 外，也广 泛用于规模不太大的 ASSP 等电路。在输入输出端子不超过 10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 1.27mm，引脚数从 8～44。另外，引脚 中心距小于1.27mm的SOP也称为SSOP；装配高度不到1.27mm的SOP也称为TSOP。 还有一种带有散热片的 SOP。 4、SOJ(Small Out-Line J-Leaded Package) J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈 J字形，故此得名。通常为塑料制品，多数用于 DRAM 和 SRAM 等存储器 LSI 电路， 但绝大部分是 DRAM。用 SOJ 封装的 DRAM 器件很多都装配在 SIMM 上。引脚中心 距 1.27mm，引脚数从 20 至 40。 5、PLCC(plastic leaded chip carrier) 带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引 出，呈丁字形，是塑料制品。美国德克萨斯仪器公司首先在 64k 位 DRAM 和 256kDRAM 中采用，现在已经普及用于逻辑 LSI、DLD(或可编程程逻辑器件)等电 路。引脚中心距 1.27mm，引脚数从 18 到 84。 6、QFP(quad flat package) 四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼 (L)型。基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当 没有特别表示出材料时，多数情况为塑料 QFP。塑料 QFP 是最普及的多引脚 LSI 封装。 不仅用于微处理器，门陈列等数字逻辑 LSI 电路，而且也用于 VTR（磁带 录象机）信号处理、音响信号处理等模拟LSI电路。引脚中心距有1.0mm 、0.8mm 、 0.65mm 、0.5mm 、0.4mm 、0.3mm 等多种规格。中心距规格中最多 QFP 的缺点 是，当引脚中心距小于 0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出 现了几种改进的 QFP 品种。如封装的四个角带有树指缓冲垫的 BQFP；带树脂保 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 护环覆盖引脚前端的 GQFP；在封装本体里设置测试凸点、放在防止引脚变形的 专用夹具里就可进行测试的 TPQFP。在逻辑 LSI 方面，不少开发品和高可靠品都 封装在多层陶瓷 QFP 里。引脚中心距最小为 0.4mm、引脚数最多为 348 的产品也 已问世。此外，也有用玻璃密封的陶瓷 QFP。 7.BGA (Ball Grid Array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作 出球形凸点用以代替引脚，在印刷基板的正面装配 LSI（大规模集成电路）后用 模压树脂或灌封方法进行密封。也称为凸点陈列载体（PAC）。引脚可超过 1000， 是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP（四侧引脚扁平封装）小。 例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm 的 304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 。BGA 逐渐向微间距方向发展，最新型封装有 1.0mm、0.8mm 和 0.5mmPIN 间距。 PCB板蛇形走线有什么作用 PCB 上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇 形走线的主 要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比 其它信号少 通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理， 因而其延 时会小于其它相关信号。 高速数字 PCB 板的等线长是为了使各信号的延迟差保持在一个范围内,保证 系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一 周期的数据),一般要求延迟差不超过 1/4 时钟周期,单位长度的线延迟差也是固定 的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使 信号质量,所以时钟 IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反 的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化, 所以要求蛇 形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感 的影响. 因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到 一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要 用在一些时钟信号中，如 CIClk, AGPClk，它的作用有两点：1、阻抗匹配 2、滤 波电感。对一些重要信号，如 INTEL HUB 架构中的 HUBLink,一共 13 根，跑 233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是唯一的解决办法。 一般来讲，蛇形走线的线距 >=2 倍的线宽。PCI 板上的蛇行线就是为了适应 PCI 33MHzClock 的线长要求。若在一般普通 PCB 板中，是一个分布参数的 LC 滤 波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等. 平衡PCB层叠设计方法 设计者可能会设计奇数层印制电路板（PCB）。如果布线补需要额外的层，为什 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 么还要用它呢？难道减少层不会让电路板更薄吗？如果电路板少一层，难道成本 不是更低么？但是，在一些情况下，增加一层反而会降低费用。 电路板有两种不同的结构：核芯结构和敷箔结构。 在核芯结构中，电路板中的所有导电层敷在核芯材料上；而在敷箔结构中， 只有电路板内部导电层才敷在核芯材料上，外导电层用敷箔介质板。所有的导电 层通过介质利用多层层压工艺粘合在一起。 核材料就是工厂中的双面敷箔板。因为每个核有两个面，全面利用时，PCB 的导电层数为偶数。为什么不在一边用敷箔而其余用核结构呢？其主要原因是： PCB 的成本及 PCB 的弯曲度。 偶数层电路板的成本优势 因为少一层介质和敷箔，奇数 PCB 板原材料的成本略低于偶数层 PCB。但是 奇数层 PCB 的加工成本明显高于偶数层 PCB。内层的加工成本相同；但敷箔/核 结构明显的增加外层的处理成本。 奇数层 PCB 需要在核结构工艺的基础上增加非标准的层叠核层粘合工艺。与 核结构相比，在核结构外添加敷箔的工厂生产效率将下降。在层压粘合以前，外 面的核需要附加的工艺处理，这增加了外层被划伤和蚀刻错误的风险。 平衡结构避免弯曲. 不用奇数层设计 PCB 的最好的理由是：奇数层电路板容易弯曲。当 PCB 在多 层电路粘合工艺后冷却时，核结构和敷箔结构冷却时不同的层压张力会引起 PCB 弯曲。随着电路板厚度的增加，具有两个不同结构的复合 PCB 弯曲的风险就越大。 消除电路板弯曲的关键是采用平衡的层叠。尽管一定程度弯曲的 PCB 达到 规范 编程规范下载gsp规范下载钢格栅规范下载警徽规范下载建设厅规范下载 要 求，但后续处理效率将降低，导致成本增加。因为装配时需要特别的设备和工艺， 元器件放置准确度降低，故将损害质量。 使用偶数层 PCB。当设计中出现奇数层 PCB 时，用以下几种方法可以达到平 衡层叠、降低 PCB 制作成本、避免 PCB 弯曲。以下几种方法按优选级排列。 1．一层信号层并利用。如果设计 PCB 的电源层为偶数而信号层为奇数可采 用这种方法。增加的层不增加成本，但却可以缩短交货时间、改善 PCB 质量。 2．增加一附加电源层。如果设计 PCB 的电源层为奇数而信号层为偶数可采 用这种方法。一个简单的方法是在不改变其他设置的情况下在层叠中间加一地 层。先按奇数层 PCB 种布线，再在中间复制地层，标记剩余的层。这和加厚地层 的敷箔的电气特性一样。 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 3．在接近 PCB 层叠中央添加一空白信号层。这种方法最小化层叠不平衡性， 改善 PCB 的质量。先按奇数层布线，再添加一层空白信号层，标记其余层。在微 波电路和混合介质（介质有不同介电常数）电路种采用。 平衡层叠 PCB 优点：成本低、不易弯曲、缩短交货时间、保证质量。 PCB布板闲谈 一块优秀的电路板，除了在实现电路原理功能之外，还要考虑 EMI,EMC，ESD， 信号完整性等电气特性，也要考虑机械结构，大功耗芯片的散热问题，在这基础 上再考虑电路板美观问题。所以，PCB 板布线是门艺术，具体而言是门折衷的艺 术。在开始学习摸索 PCB 布线之前，或许您会在各式各样的参考书中看见各式各 样的 PCB 板布线的 规则 编码规则下载淘宝规则下载天猫规则下载麻将竞赛规则pdf麻将竞赛规则pdf ，即使许多规则在一定程度上会是有相同的内涵，可是在 不同的实际布板实践中会有不同的侧重点，甚至规则之间会产生冲突。举个例子： 规则一信号传输的路径越短越好，规则二是在高频布线要求阻抗匹配。在考虑布 DDR MEMORY 的总线时，SOP 封装的 MEMERY 芯片不可能对所有的 TRACK 实现规则 一,正确的做法是整体考虑阻抗匹配的条件下实现所有的 TRACK 相对最短。因此， 实际布线中规则之间的不可兼得就会让读者布线过程中自觉的有效的利用这些 规则时产生种种疑惑，甚至就陷入这样或者是那样的一般性的规则中不知所措。 在这就需要强调一点――各种布线规则只是指导性的，要结合实际的布线过程去 不断折衷以取得最大的效用。我想只要在实际布线中自觉注意这些规则，或多或 少会对布线的效果有所帮助。 1． 模块化，结构化的思想不仅体现在硬件原理设计中，也要反映在布局布线效 果中。如今的硬件平台的集成度越来越高，系统越来越复杂，自然而然也就要求 无论是硬件原理图的设计中还是 PCB 布线中使用模块化，结构化设计的方法。如 果接触过大规模的 FPGA 或是 CPLD 就知道，复杂 IC 的设计必然要求采用自上至 下的模块化的设计方法。所以作为硬件工程师，在了解系统整体架构的前提下， 首先应该在原理图和 PCB 布线设计中自觉融合模块化的设计思想。举个例子，数 字电视机顶盒的硬件平台的主 IC－QAMI5516 中就有如下的几种模块： ST20:主频 180MHZ 的 32 位 RISC CPU PTI:TRANSPORT STREAM 的处理单元 DISPLAY:MPEG-2 解码，显示处理单元 DEMODULATOR:QAM 解调器 MEMORY INTERFACE：不同应用系统所需要不同的 MEMORY 的接口 STBUS：各个模块的数据通讯总线 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com PERIPHERALS:UART,SMARTCARD,IIC,GPIO,PWM 等常用外设 AUDIO:音频输出接口 VEDIO:视频输出接口 QAMI5516 模块化的设计过程，虽然不一定要求硬件工程师了解系统的方方面面， 可是必然要求在设计硬件平台时，把在实际运用中使用到的 IC 不同模块的接口 部分当作一个子系统来处理：例如音频部分电路和视频部分电路在布局布线的时 候就应该在一个整体区域内进行。这样做，不仅延续了 IC 模块化设计的思路， 而且可以方便在需要进行 PCB 板的物理分隔，减少不同模块之间的电气耦合，可 以方便整个系统的调试。我们知道，硬件调试中最容易检查，处理电路原理设计 中的错误的方法就是“头痛医头，脚痛医脚”，即上述的 QAMI5516 平台中，如 果音频部分电路有问题，首先要做的就是检查校验音频模块。 模块化的思想还体现在系统总线的布线上，通常总线都区分为 CONCROL BUS,DATA BUS,ADDR BUS,这三类。例如上面 QAMI5516 中 SMI 上使用的 是一片 16M 的 SDRAM,工作频率在 100MHZ，这就要求这一组总线在布线过程中需 要统一成一个整体来考虑阻抗匹配。在实际的布线过程中，不可能要把这些线布 得七零八落吧。 （异议：如果单纯为了模块化思想，而硬将比较分散的总线合 并到一起走线，而不因势利导的走线，有必要吗？困惑！） 模块化的思想也有利于 PCB 板的布局。 模块化的思想也有利于硬件系统的功能的扩展或是更改。 2． 站在整个系统的角度上，分析各个模块信号的性质，确定其在整个系统中占 据的地位，从而确定模块在布局布线的优先级 布局对于整个系统具有重要的意义，这要求在实际的布线过程中，对于各个模块 的具体处理有轻重缓急之分。一般的布局规则，都要求区分模块是模拟电路，还 是数字电路，是高频电路还是低频电路，是主要的干扰源还是敏感的关键信号等 等。因此，在布局之前必须仔细分析各个模块信号的性质包括模块的属性，功能， 供电电源，具体信号的频率，电流的流向，电流强度等，以确定模块在 PCB 板上 布局。通常，在机械结构确定的情况下，复杂的系统还会有 N种不同的布局方式， 这需要站在系统的角度上依照一些规则的折中来找出最优化的布局布线。 在数字模块中，都会有时钟，例如 SDRAM 的 CLOCK，而时钟电路是影响 EMC 的主 要因素。集成电路的大部分噪声都与时钟频率及其多次谐波有关。如果 CLOCK 信号是一个正弦波形式，如果处理不当，对系统会“贡献”一个该频率或是该频 率的倍频的干扰源，如果是 CLOCK 信号是方波形式，则对系统“贡献”一个杂散 频率的干扰源。同时，CLOCK 还是一个容易受干扰的信号，如果 CLOCK 受到干扰， 对数字系统的影响可想而知。因此，时钟电路模块是属于关键模块，在布局布线 过程中优先各种规则考虑其布局布线。 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 类似的还有在现在许多的嵌入式硬件系统中的各种各样的中断模块。中断的触发 有电平触发和边沿触发。曾经碰到过一个设置为上升沿触发的中断因外界的干扰 而不断的被触发，最终导致了 RTOS 由于处理不过来而堵死的现象。 按照这一原则来分析二个简单的电路布局。在一个我接触到的手机硬件平台中， 显示屏的亮度电路是通过一个 PWM 产生的不同脉宽信号，经过一个 RC 积分电路 建立不同的背光灯电压来实现的。PWM 信号和 CLOCK 相比，在对整个系统 EMI 的 影响上在某种意义上是相同的。但是如果仔细分析一些，就应该知道，如果在布 线时，IC 的 PWM 信号在尽可能短的路径上建立模拟的电平后才在 PCB 板上传输， 也就是说电阻和电容尽可能的靠近 PWM 管脚放置，这样可以使 PWM 对系统的干扰 减小到最小。在手机硬件平台的设计中，RF 部分和音频部分是系统的核心，这 两部分的布线占据绝对核心的地位，在布线时置于优先考虑的地位。所以在实际 布局布线中，这两个模块的信号线单独布在一中间层，并且在其邻层使用电源层 和地层，把它屏蔽起来，同时其他模块尽量远离这两个模块，以免引入干扰。另 外尝试着考虑这样一个细节:MIC 输入很小的音频信号需要经过放大到一定的程 度后再输入到 AUDIO ADC 中。我们知道抽象意义上的信道传输信噪比是衡量噪声 对系统的影响。可以相互参照，一个小的噪声在音频信号放大之前就串扰就信道 和在音频信号在放大之后才进信道对音频指标的影响。如果这信道的路径不得以 经过一些强干扰源的区域，建议音频信号进行放大后再进行传输。 再比如在复杂系统的总线上通常会挂接类型的设备，如 I2C 总线可以挂 127 个从 设备，在某些机顶盒硬件平台中通常会挂上 DEMODULATOR,TUNER,E2PROM。这也 要求对不同的设备对于分享总线的频率上加以区分，对于使用频率高的设备放在 相对比较重要的位置上。例如在上述 QAMI5516 平台上的 EMI 接口同时使用了 SDRAM，FLASH 两种设备。基于对系统的理解，SDRAM 放置的是实时操作系统的运 行代码，FLASH 是作为一种存储介质，在软件系统运行过程中 SDRAM 相对于 FLASH 有更多的读写操作，因此在布线过程中应该先考虑 SDRAM 的位置。（如果此处， SDRAM 与 CPU 之间的连线做得不好，就会影响两者交换数据的速率，而发挥不了 高速 CPU 的特性，即出现瓶颈问题？不知想法对否） 3． 注重电源完整性，布局布线中优先考虑电源和地线的处理 在任何电子系统中，干扰源对系统的干扰不外乎通过两种途径：一是通过导体的 传递，二是通过电磁辐射经过空间的耦合。在频率较低的系统中主要是第一种路 径，在高频系统中也有相当部分的干扰原因是通过导体的传递，其中比较明显的 就是 IC 产生的噪声通过电源和地干扰整个系统。因此，电源的完整性或者说是 电源质量对整个系统的抗干扰能力具有至关重要的意义。电源完整性实际上是信 号完整性的一部分，然而考虑到电源对于所有系统的重要性，在此单独列出。要 声明的是，在实际系统中，要做到这一点并不容易，系统中总会有各种不同频率 的噪声。在电路设计和 PCB 布局布线中只是极力的减小各种频率的噪声，从而提 高系统的抗噪声的整体性能。同时，在复杂系统中，减少系统的噪声不是更改一 两电容的值就能够做到，而是需要注意电源滤波效果的累积。在手机硬件设计中， 有专门的 PMU 来对管理对各个模块供电，然而 PMU 都是来自 VBAT。无法想象， ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 如果是敏感的音频运放的供电没有经过滤波的处理，直接取自 VBAT，又或者， 像给 SDRAM 供电的电路没有做滤波处理，任由这部分数字电路的开关噪声污染整 个 VBAT，会是有什么样的后果？ 如果对电源完整性有了足够的重视，结合起前面说过的模块化和各个模块仔细分 析后，这部分还是相对比较好处理。对于 IC 电源 VCC 通常的规则一般都会用旁 路电容和去耦电容进行处理，并且在布板的时候尽量让这类电容靠近 IC 的电源 输入处。如果在要求苛刻的系统中，还可以对不同的敏感频率采用 LCCL 电路（串 接一个电感或是磁珠，并一个电解电容，并一个瓷片电容，再串一个小的电感， 具体值需要依照相应频率确定）滤波。曾经做一个复杂的系统，由于在系统的 DEMODULATOR 上的一路核心电源上没有使用旁路电容，从而使 DEMODULATOR 的解 调后的误码率高的无法忍受。对于系统中各种 GND 的处理，一般要求分析电流的 回流路径。电流具有总是选择阻抗最小回流路径的性质。（高频系统和低频系统 皆如此吗？困惑）这是一个核心原则，可以通过这样一个事实来理解：在 PCB 布线中有“铺铜”这样的模式。“铺铜”经常会在网络 GND 上使用，所有的数字 信号都可以抽象成一个最基本的门级电路，GND 也就是信号回流路径的一部分。 GND 就是通过“铺铜”的方式，使信号的路径上的总阻抗变小。“就近接地”， “最小化接地阻抗”也正是基于这样的考虑。 PCB电磁兼容设计 2.2 PCB 的电磁兼容性设计 印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器 件之间的电气连接。随着电于技术的飞速发展，PGB 的密度越来越高。PCB 设计 的好坏对抗干扰能力影响很大．因此，在进行 PCB 设计时．必须遵守 PCB 设计的 一般原则，并应符合抗干扰设计的要求。 要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计 质量好、造价低的 PCB．应遵循以下一般原则： 2.2.1 布局 首先，要考虑 PCB 尺寸大小。PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声 能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定 PCB 尺寸后．再确 定特殊元件的位置。最后，根据电路的功能单元，对电路的全部 元器件进行布局。 2.2.2 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的 电磁干扰 。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 2.2.3 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以 免放电引 出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地 方。 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 2.2.4 重量超过 15g 的元器件、应当用支架加以固定，然后焊接。那些又大又重、 发热量多 的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考 虑散热问题。热敏 元件应远离发热元件。 2.2.5 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应 考虑整机 的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若 是机外调节，其位 置要与调节旋钮在机箱面板上的位置相适应。 2.2.6 应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对 电路的全 部元器件进行布局时，要符合以下原则： 2.2.6.1 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通， 并使信号尽可能 保持一致的方向。 2.2.6.2 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、 整齐、紧凑地 排列在 PCB 上．尽量减少和缩短各元器件之间的引线和连接。 2.2.6.3 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可 能使元器 件平行排列。这样，不但美观．而且装焊容易．易于批量生产。 2.2.6.4 位于电路板边缘的元器件，离电路板边缘一般不小于 2mm。电路板的最 佳形状为矩形。长宽比为 3：2 成 4：3。电路板面尺寸大于 200x150mm 时．应考 虑电路板所受的机械 强度。 2.2.7 布线 布线的原则如下： 2.2.7.1 输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生 反馈藕合。 2.2.7.2 印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它 们的电流值决定。 当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A 的电 流，温度不会高于 3℃，因此 ．导线宽度为 1.5mm 可满足要求。对于集成电路， 尤其是数字电路，通常选 0.02~0.3mm 导 线宽度。当然，只要允许，还是尽可能 用宽线．尤其是电源线和地线。导线的最小间距 主要由最坏情况下的线间绝缘 电阻和击穿电压决定。对于集成电路，尤其 是数字电路，只要工艺允许，可使 间距小至 5~8mm。 2.2.7.3 印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气 性能。此外，尽 量避免使用大面积铜箔，否则．长时间受热时，易发生 胀和脱 落现?。必须用大 面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘 合剂受热产生的挥发性气 体。 2.2.7.4 印刷线路板的布线要注意以下问题：专用零伏线，电源线的走线宽度 ≥1mm；电源线和地 线尽可能靠近，整块印刷板上的电源与地要 呈“井”字形 分布，以便使分布线电流达到 均衡；要为模拟电路专门提供一根零伏线；为减 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 少线间串扰，必要时可增加印刷线条间 距离，在意；安插一些零伏线作为线间 隔离；印刷电路的插头也要多安排一些零伏线作 为线间隔离；特别注意电流流 通中的导线环路尺寸；如有可能在控制线（于印刷板上） 的入口处加接 R-C 去 耦，以便消除传输中可能出现的干扰因素；印刷弧上的线宽不要突变 ，导线不 要突然拐角(≥90 度)。 2.2.7.5 焊盘 『概讨行目 要比器件引线直径?大一些。焊盘太大易形成虚焊。? 盘外径 D一般不小于 (d+1.2)mm，其中 d为引线孔径。对高密度的数字电路，焊 盘最小直径可取(d+1.0)mm。 2.3 PCB 及电路抗干扰措施 印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就 PCB 抗干扰设计 的几 项常用措施做一些说明。 2.3.1.电源线设计 根据印制线路板电流的 大小，尽量加租电源线宽度，减少环路电阻。同时、使电源 线、地线的走向和 数据传递的方向一致，这样有助于增强抗噪声能力。 2.3.2 地线设计 地线设计的原则是： 2.3.3 数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们 尽量分开。低 频电路的地应尽量采用单点并联接地，实际布线有困难时可部分 串联后再并联接地。高 频电路宜采用多点串联接地，地线应短而租，高频元件 周围尽量用栅格状大面积地箔。 2.3.4 接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而 变化，使抗噪 性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的 允许电流。如有可能， 接地线应在 2~3mm 以上。 2.3.5 接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环 路大多能提高抗 噪声能力。 2.3.6 退藕电容配置 PCB 设计的常规做法之一是在印制板的各个关键部位配置 适当的退藕电容。 退藕电容的一般配置原则是： 2.3.6.1 电源输入端跨接 10 ~100uf 的电解电容器。如有可能，接 100uF 以上的 更好。 2.3.6.2 原则上每个集成电路芯片都应布置一个 0.01pF 的瓷片电容，如遇印制 板空隙不够，可每 4~8 个芯片布置一个 1 ~ 10pF 的但电容。 2.3.6.3 对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM 存储器件， 应在芯片的电源线 和地线之间直接入退藕电容。 2.3.6.4 电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意 以下两点： ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 2.3.6.5 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生 较大火花放电，必 须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C 取 2.2 ~ 47UF。 2.3.6.6 CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或 接正电源。 2.3.6.7 使用逻辑电路有益建议：凡能不用高速逻辑电路的就不用；在电源与地 之间加去耦电容；注意长线传输中的波形畸变；用 R-S 触发的作按钮与电子线路 之间配合的缓冲 关于数字地和模拟地的分割-转载 如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容 (EMC)的两个基本原 则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参 考面。相反，如果系 统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与 线的长度、流过的电 流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形 成一个大的环状天线 (注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平 方成正比)。在设计中 要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模 拟地之间的隔离。尽 管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。 最关键的问题是不 能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧 增加。在 PCB 设计 中最常见的问题就是信号线跨越分割地或电源而产生 EMI 问题。 如图 1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信 号电流的返回路径是 什么呢？假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点 连接)，在这种情况下， 地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电 感，如果流过大环路 的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地 在电源处连接在一起 时，将形成一个非常大的电流环路。另外，模拟地和数字地通过一个长导线连接 在一起会构成偶极天 线。 了解电流回流到地的路径和方式是优化混合信号电路板设计的关键。许多设计工 ★★★公司内部培训资料－－学习是成功的基石！★★★ 作 者：沉 浮 联系方式：chenfu0207@163.com 程师仅仅考虑信号电 流从哪儿流过，而忽略了电流的具体路径。如果必须对地线层进行分割，而且必 须通过分割之间的间 隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然 后通过该连接桥布线。 这样，在每一个信号线的下方都能够提供一个直接的电