下载

3下载券

加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 高速PCB设计软件HyperLynx使用指南

高速PCB设计软件HyperLynx使用指南.pdf

高速PCB设计软件HyperLynx使用指南

卡布奇诺
2009-05-05 0人阅读 举报 0 0 暂无简介

简介:本文档为《高速PCB设计软件HyperLynx使用指南pdf》,可适用于IT/计算机领域

使用指南(Tutorial)使用指南(Tutorial)修订版序从首次接触这个软件到现在有一段时间了。那时由于急着使用因此对一些认为不太重要的地方没有进行整理。后来才发现其实每一部分都是很有用的。此修订一个是将LineSim(Tutorial)与后加的Crosstalk(Tutorial)的目录统一起来再有就是原文基础上增加了多板仿真(Tutorial)一节。同样对于那一时期我整理的BoardSim、LineSim使用手册也有同样的一个没有对一些章节进行翻译整理问题(当初认为不太重要)。而实际上使用时有一些东西是非常重要的同时也顺便进行了翻译。此外通过使用对该软件有了更多一些理解显然以前只从字面翻译的东西不太好理解等我有时间将它们重新整理后再提供给初学的朋友。对在学习中给予我大量无私帮助的Aming、pandajohn、lzd等网友表示忠心的感谢。Poqi使用指南(Tutorial)目录使用指南(TUTORIAL)第一章LINESIM在LINESIM里时钟信号仿真的教学演示第二章时钟网络的EMC分析对是中网络进行EMC分析第三章LINESIM'S的干扰、差分信号以及强制约束特性“受害者”和“入侵者”如何定线间耦合。运行仿真观察交出干扰现象增加线间距离减少交叉干扰(从MILS到MILS)减少绝缘层介电常数减少交叉干扰使用差分线的例子(关于差分阻抗)仿真差分线第四章BOARDSIM快速分析整板的信号完整性和EMC问题检查报告文件对于时钟网络详细的仿真运行详细仿真步骤:时钟网络CLK的完整性仿真第五章关于集成电路的MODELS模型MODELS以及如何利用TERMINATORWIZARD自动创建终接负载的方法修改U的模型设置(在EASYMOD库里CMOS,V,FAST)选择模型(管脚道管脚)CHOOSINGMODELSINTERACTIVELY(交互),PINBYPIN搜寻模型(FINDINGMODELS(THE"MODELFINDER"SPREADSHEET)例子:一个没有终接的网络第六章BOARDSIM的干扰仿真BOARDSIM干扰仿真如何工作对差分信号使用BOARDSIM干扰仿真使用指南(Tutorial)仿真的例子:在一个时钟网络上预测干扰加载本例的例题“DEMOHYP”AUTOMATICALLYFINDING"AGGRESSOR"NETS为仿真设置IC模型查看在耦合区域里干扰实在什么地方产生的驱动IC压摆率影响干扰和攻击网络电气门限对比几何门限用交互式仿真"CLK"网络快速仿真:对整个PCB板作出干扰强度报告运行详细的批模式干扰仿真第七章关于多板仿真多板仿真例题检查交叉在两块板子上网络的信号质量浏览在多板向导中查看建立多板项目的方法仿真一个网络A用EBD模型仿真使用指南(Tutorial)HyperLynxHyperLynx是高速仿真工具包括信号完整性(signalintegrity)、交叉干扰(crosstalk)、电磁屏蔽仿真(EMC)。第一章LineSim许多PCB设计按照预想的防止出现各种问题的方案进行设计然而最终设计失败了。使用这个工具可以在PCB设计的初期将考虑到的方案进行仿真使得在实际布板的时候更加合理的将布线工具的约束条件设好。由于普通的PCB电路图不包括进行信号完整性、交叉干扰、电磁屏蔽仿真需要的各种信号的物理信息。比如时钟在PCB原理图上只不过是几条从驱动器到接收器之间的若干条连线而已。然而就是这样的线它是单一的一根线还是组线?是在PCB外层布线还是在内层布线?这些都是影响信号完整性的重要因素。在LineSim里时钟信号仿真的教学演示假设你在进行一个PCB板的设计时钟信号又是连线较多的通过这个例子可以了解LineSim起到的作用。步骤如下:使用FileOpenLineSimFile加载例题"CLOCKTLN"表示信号发送端(Microstrip微带线)表示信号接收端(Stripline带状线)箭头的不同颜色代表不同的信号的属性。点击“ScopeSimmenu,chooseAttachProbes”出现图二图LineSim图图信号属性点击“ScopeSimmenu”选择“RunScope”出现数字示波器。使用指南(Tutorial)图仿真数字示波器在波形驱动区“DriverWaveform”域选择“Osc”并将频率设为MH在水平扫描(HorizontalScale)区修改每度妙。点击“StartSimulation”按钮开始仿真。在数字示波器上可以看到方针结果。红色:输入驱动信号。橙色、紫色:接收信号。显然与驱动信号相比接收的信号质量太差有明显的过冲这样的信号在实际中是不能使用的。图仿真结果图修改终接负载采用终接负载的方法修正时钟网络i.激活负载(单击右键负载由灰色变白)修改负载数值(用左键点击数值在出现的窗口中修改)。电阻由k欧姆=》、电容由p法=》p法。再次运行仿真。显然此时激励信号与接收信号之间的差别大大缩小了(同样MHzs)。如果增加电容值还可以减少过冲。采用IBIS方法的系列终端仿真。在制作原理图的时候可以引入“IBIS”模型数据。图终接负载后的仿真结果图采用IBIS数据的电路图在“RunScope”的窗口中有一项是关系到IBIS仿真的设置:当ICModeling选择不同数值时仿真结果差异很大。图使用指南(Tutorial)图ICModeling选择Slow-Weak图ICModeling选择Fast-Strong利用终端“Wizard”功能寻找最佳终接数值。从“Wizards”菜单中选择“TerminatorWizard”在Wizard对话框中有“选择网络”(SelectNet):双击这里。将自动进行中断优化并给出结果。图TerminatoWizards中选择网络图自动优化原IBIS中欧姆=》欧姆在图中按下按钮则在电路图中该电阻被修改。使用指南(Tutorial)第二章时钟网络的EMC分析对是中网络进行EMC分析从文件菜单中重新打开"CLOCKTLN"文件。从“SpectrumSimmenu”选择“SpectrumAnalyzer”项。出现“SpectrumAnalyzer”窗口(图):选择“Settings”在出现的“SetSpectrumAnalyzerProbing”窗口中设置:“AutomaticallyFindPositionsforMaximumRadiation”图SetSpectrumAnalyzerProbing窗口的设置还要设置:Chooseantennaprobe图SpectrumAnalyzer窗口图在图中设置“DriverWaveform”为MHz在“ICModeling”选择“Typical”然后运行“StartSimulation”将出现电磁分析的频谱图。图未经优化的时钟网络EMC仿真图经国优化的时钟网络EMC仿真考察分析结果黄色垂直条代表了时钟信号仿真时的实际作用。红色线(FCC美国)、蓝色线(CISPR欧洲)代表国家规定的容限。(注意到在MHzMHz范围有些频谱是超标的。)现在运行进行过终端处理的同样的网络。打开“CLOCKFIXTLN”文件在同样进行设置后再次运行“StartSimulation”(图)显然这时所有的时谱线均在标准线之下了。注意:如果你在电原理图“SERIBSTLN”里运行EMC你将什么结果也得不到这是因为在电原理图中传输线(transmissionline)被定义成“无物理参数的简单线条”。EMC仿真前必须对传输线进行物理定义。使用指南(Tutorial)第三章LineSim's的干扰、差分信号以及强制约束特性如果有两条信号频率不同的高速线出现将会出现交叉干扰那么两线间的距离应该是多少?走线层该怎样安排?这些要依靠“交叉干扰分析”“受害者”和“入侵者”从文件菜单中重新打开"XTTraceSeparationTLN"文件。里面有三条不同的传输线IC驱动为高速V高速CMOS器件其模型在Demolibzimulu的EASYMOD中。用鼠标指在ICs附近将出现一个红色的框点击右键就会出现“AssignModels”对话框(图):图“AssignModels”对话框i.在“Pinslist”区域用右键点击一个IC如U(A)在“BufferSettings”区域设置为“Output"图用于交叉干扰的电路意味着在防震得时候它是由高到底或者由低到高变化。ii.同样设置A为输入输出设置A为"StuckLow"(被干扰)就是说仿真时该线上没有信号变化。注意:在A处有一个“”标记表示该线处于"StuckLow"状态。如何定线间耦合。LineSim's交叉干扰的仿真要求在电路图的线上作出耦合信息(详情见LineSim'sbasic,noncrosstalkfeatures,clickhere)。任何数量的耦合区域、任何一条线都可以被定义。(Demo版没有)一旦一条线被定义在电路图上将有不同的表现:将光标指向该线时将出现黄色标记。a)右击黄色框就出现“EditTransmissionLine”图右键点击黄框出现的“EditTransmissionLine”窗口入侵者受害者入侵者使用指南(Tutorial)b)点击“EditCouplingRegionstab”可以看到在中间层有三条线在右边将显示线的信息。譬如:所有的线在中间层、边到边线距mils、耦合区间长英寸等。运行仿真观察交出干扰现象从“ScopeSim”菜单运行“RunScope”在“DriverWaveform”区设置为沿触发。在“ICModeling”区域设置为“典型”。在“HorizontalScale”区设置成nsecdiv。然后运行出现下图:其中绿色和橙色波形显示了中间那条被干扰的线上接收端电压可以看到橙色线几乎没有造成干扰这是由于该线接收端是阻抗很低的CMOS驱动器。然而绿色线就不同了它有大于V的干扰。图mil线距的线间交叉干扰增加线间距离减少交叉干扰(从mils到mils)在图右边点亮“middletrace”在“TracetoTraceSeparation”区域将原来的mils增加到mils可以看到明显地绿色干扰线的电压幅度从v降到V。图mil线距的线间交叉干扰减少绝缘层介电常数减少交叉干扰除了增加线间距离外还有很多方法可以减少交出干扰。其中之一就是改变PCB板的介质层的介电常数。(层叠stackup)下面是一个将绝缘层的厚度从mil减到mil的例子。a)在“Edit”菜单中选择“stackupeditor”。b)将鼠标指在"VCC"和"Inner"中间的区域并且双击将出现修改层厚的对话框将mil改成mil。同理将"Inner"和"GND"之间的厚度也改成mil。从再次从copeSim菜单选择运行RunScope并且按下Simulationbutton按钮此时可以看到绿色的干扰信号幅度只有mv了。图Edit菜单中“Editstackup”窗口(改变层厚)图层厚从mil减到mil后的干扰实际上许多因素都会产生交叉干扰:驱动IC的电器特性、线宽、线间距离、线长、线上的终接电阻和PCB板层的分配层厚等采用LineSim(布局布线前)方法可以让设计者在实际布线之前确定一些最合理的布线参数。使用差分线的例子(关于差分阻抗)在使用一对差分线的时候你经常有意的将两根线紧密并列排列在一起因此任何的外部信号如果在一根线上引起干扰则必然在另一根线上也引起干扰由于差分特性在末端这些干扰将被抵消。实际上对于差分队来讲“插法阻抗”是一个非常重要的参数使用LineSim's(布局布线前)它可以自动计使用指南(Tutorial)算插法阻抗数值和耦合参数并且给出参考数值。a)打开"XTCoupledDifferentialTLN"。电路图中有两条传输线这是一对使用"LVDS"(totalswingvoltageisaboutmV)技术的传输线。b)现在注意如何定义U(A)是相对U(A)反相的。在电路图的左边用鼠标任意指向一个驱动IC将出现红色框右击鼠标键将出现“ICModelsdialog”在“list”区点击鼠标一次U(A)在“ufferSettings”区可以看到它是被设置为"OutputInverted"。就是说它的开关是相对于上面的驱动信号而言。假设驱动器的阻抗厂家给定是欧姆的差分阻抗而且在电路图中已经这样设定了。来看看仿真结果:在图纸上任选一个传输线并打开传输线编辑窗口选择“EditCouplingRegions”标签。在右下角的“Impedance”区域中差分阻抗为欧姆显然大大高于设计的欧姆。现在通过减少线间距离(只是一种方法):从mil到mil的方法来减少差分阻抗。在确定以后再次打开传输线编辑框此该线的差分阻抗变成了欧姆还是显得太高。再用减少层间介电常数(厚度)的方法进一步减少差分阻抗。在编辑菜单中选择“tackupbutton”改变"TOP"和"VCC"层之间的厚度从mil到mil。然后再次打开传输线编辑窗口此时线间的差分阻抗已经变成欧姆。此时再次调整线间距为mil这时的线间阻抗是欧姆。可以在传输线编辑器的“FieldSolver”标签下详细的观察结果。当“EditCouplingRegions”项还是选中的情况下点击“FieldSolver”标签。在“NumericalResults”区域单击“View”按钮就会出现报告文件。它包括了如下信息:阻抗和终端摘要、物理的输入数据、FieldSolver输出数据、差分阻抗、共模阻抗、导线与地之间的阻抗、最佳终端阵列。仿真差分线设置水平标度:psecdiv、垂直标度:mVdiv进行仿真:(记住LVDS驱动的p-p电压mV)红、紫、兰、橙是取自信号的尾部示波器探针在两个驱动和两个接收之间测量的。绿色和黄色线信号来自驱动和接收的单端信号。使用指南(Tutorial)NET=dataldSIGNALINTEGRITYSTATISTICStotalreceivercapacitancepFeffectivenetZohmsterminationtypeNoterminationfoundNethasnodriverassigned!UsingdefaultdriverrisefalltimeUsedriverICmodelformoreaccurateresultsTERMINATIONVIOLATIONS**Warning(Severe)**Nettoolong!foundlengthinmaxrecommendedlengthin第四章BoardSim一些PCB工具软件支持BoardSim格式转换它们是:AccelEDA、CadenceAllegro、MentorBoardStation、PADSPowerPCB、SpecctraDSN、ZukenCR、VisulaCadstarforWindows。打开“DEMOHYP”文件进行BoardSim分析。demo板虽然简单但是包括了许多混合技术:过孔、表面封装、线宽等元素。该板没有完全完成布线。板上正面的元件是黑色虚线背面的元件为灰色虚线。这块板上有许多表贴电阻、电容还有一些连线但是如果还没有进行仿真它们是看不见的。快速分析整板的信号完整性和EMC问题BoardSim包括了一个有力的称为“BoardWizard”的“批batchmode”工作模式。在一个单一的操作中使得你扫描全部或者部分PCB板。"ComplianceWizard"功能允许你详细的、有选择地进行网络仿真。如果你不知道你的板子问题出现在那里先用“BoardWizard”进行快速仿真是最理想的。下面我们将集中讨论这方面的实例。之后再详细介绍"ComplianceWizard"功能。使用“WizardsBoardWizard”对“DEMOHYP”进行快速整板仿真(默认上升下降沿时间为nS))从“Wizards”菜单选择“BoardWizard”后出现BoardWizard对话框:令所有设置均采用默认值Leaveallofthecheckboxessetattheirdefaults在QuickAnalysis栏有个选项选中。执行“Next”直到出现“Finish”开始仿真之后弹出报告框。检查报告文件报告文件中使用搜索违反信号完整性的地方。按下此按钮将在报告中多次指出可能出现完整性问题的地方。现在在报告中找到"datald"网络。见表,指出该网络没有终接电阻、没有驱动定义、图BoradWizards部分窗口网络太长等问题。现在退出报告窗口。对于时钟网络详细的仿真这次使用"ComplianceWizard"功能进行仿真将给出该网上所接收IC有管脚上的报告。该板只有两个时钟网络仅以此为例进行。Note:使用“ComplianceWizard”功能不仅仅可以处理信号完整性问题还可以处理交出干扰和EMC问题。运行详细仿真步骤:a)从“Wizards”菜单选择“BoardWizard”在QuickAnalysis区域关闭所有快速仿真项目(五个选择框)。在DetailedSimulations区域只允许仿真信号完整性。按下Next。b)在“SignalIntegrityOptions”区域选择前三个选项(FastStrong,Typical,andSlowWeak)第四项(RunatHighAccuracy)不选。按下Next按钮。c)在接下来的窗口中点击“NetsSpreadsheet”按钮打开电子数据表。d)见表找到"clk"和"clk"在SIEnable区域点击一次图电子数据表局部表示允许将出现红色对钩。使用指南(Tutorial)NETINFORMATION**********************************************************************NET=clk,nSIGNALINTEGRITYSIMULATIONRESULTSDelayRise(ns)DelayFall(ns)Overshoot(V)Crosstalk(V)ERRORFLAGSDevicePinDirminmaxminmaxrisefallrisefallrisefallUinNANAODODUinNANAODODUoutNANAmaxrisingovershootallowed=mVmaxfallingovershootallowed=mVmindelayallowed=nsmaxdelayallowed=nse)将这两个网络的SIPinDelayMax值改为ns然后在表的文件菜单选择Close关闭。再点击Next按钮直到Finish。(这样就确定了采用详细仿真目标是Clk和Clk两个网络。)f)运行详细仿真时钟网络以后的报告分析:网络上IC的每一个脚单列一行并且指出是输入还是输出显示了上升沿和下降沿的最大最小值延迟每个接收管脚上升下降沿的过冲电压超过DC的数值“crosstalksection”项全部显示为"NA"因为本次仿真该项被关闭。在错误标记列(ERRORFLAGS)表示了违反信号完整性的类别此例中两个接收管脚相对于仿真前的参数设置有过冲("O")和延迟("D")。有两种其他类别的错误此例中没有显出:failuretoachievethresholdandmultiplethresholdcrossings。“ComplianceWizard”产生两个可供其他程序使用的文件aCSV("CommaSeparatedValues")包括了所有数据可被MicrosoftExcel读取。表anSDF("StandardDelayFormat")file(DEMOSISDF)包括管脚延迟信息可被Verilog和VHDL读取。时钟网络clk的完整性仿真前面使用到的是BoardSim中的batchmode方式除此之外还有一个交互式的仿真工具象LineSim一样利用示波器工具可以看到仿真的波形。a)从总菜单的Select项选择“NetbyName”出现SelectNetbyName对话框:b)在列表区选择双击"clk"。关闭后在PCB板上将出现clk的布线图。与专用的PCB软件一样如果线条在不同的层则用不同的颜色表示。下面使用示波器观察U、U、U的波形。图SelectNetbyName对话框i)从ScopeSim菜单选择属性探针:在出现的AttachOscilloscopeProbes对话框的列表区分别双击"U"使之对应于Channel、双击"U"对应于Channel、双击"U"对应于Channel。按下OK按钮。注意ProbeChannels中通道的不同颜色代表三个探针。(图)ii)然后将驱动波形改为Oscilloscope频率为MHz。然使用指南(Tutorial)后定义水平标度为nsecdiv。现在。开始运行示波器仿真:图选择探头目标可以看到U(橙色)的过冲最大(图)。图PCB的clk网络仿真(未修正)图修正后PCB的clk网络仿真iii)使用类似LineSim仿真过程中的自动终端的功能在BoardSim仿真时调整时钟网络。从“Select”菜单选择“ComponentModelsValues”项出现“AssignModels”对话框在管脚列表框单击"R"看到其数值为欧姆。单击"C"看到其数值为pF。显然前者太大后者太小。运行TerminatorWizard确定两个元件的数值是非常方便的。从“Wizards”菜单选择“TerminatorWizard”出现“TerminatorWizard”对话框此时TerminatorWizard已经在运行并且得到了结果:建议将电阻改为欧姆电容改为pF。在窗口中点击“Apply”确认。然后再次运行示波器仿真。在图中看到过冲明显减小。小结:BoardSim(布局布线后)仿真是针对已经布好线的PCB板。有“快速仿真”和“详细仿真”两种方式。快速仿真的结果以报告的形式完成。详细仿真可以选择指定的网络进行仿真并且不但可以通过示波器观察波形还可以运用TerminatorWizard进行自动终接负载数值得计算。使用指南(Tutorial)第五章关于集成电路的Models模型Models以及如何利用TerminatorWizard自动创建终接负载的方法前面的无论是对LineSim或BoardSim都跳过了一个重要的元素:实际驱动IC的模型实际上IC模型的参数对仿真结果起着非常重要的作用。一个重要的获取IC模型数据的方法是直接从IC的生产厂商那里得到相关的库文件。通过Demo可以了解一些相应库文件“REF”。从Edit菜单里选择“ICAutomapping(REF)”打开Demo板的设计参考(储存的文件是<boardname>REF)。在出现的。REF文件编辑器中在PartName栏中示出了PCB板上所有的元器件。图Edit菜单里的ICAutomapping对话框在ModeltoInsert”区域允许你选择IC的模型。由于在开始我们选定了“clk”网络所以在编辑窗口的下方列出了与时钟网络相关的IC它们是U,U,U,U,andU。图修改U的模型设置(在EASYMOD库里CMOS,V,FAST))在图窗口的“ModeltoInsert”区域单击“EASYMOD”按钮弹出模型库EASYMOD(图)。)在“ReferenceDesignatorPartName”列表框单击U。)在“ModeltoInsert”的下拉菜单中单击“ComponentModel”下拉菜单选择CMOS,V,FAST(图))单击“PasteModel(s)”按钮可对列表中下一个IC进行同样的工作。)单击“Save”按钮。图这样当你仿真时CMOS,V,FAST模型自动加到U的管脚。Note:关于EASYMOD文件:HyperLynx提供多余,IC模型用于BoardSim和LineSim从HyperLynx网站可以随时随地对这些库进行升级。对于没有包含在HyperLynx库中的IC模型也有很容易的方法将其加入其中。如果在你还没有得到一些IC的库参数但又想进行快速仿真时一个简单的方法是:只要你知道哪些IC是CMOS型还是双集型并且大约了解其开关速率在EASYMOD库中进行选择即可使用。选择模型(管脚道管脚)ChoosingModelsInteractively(交互),PinbyPin有时候你只需要解决PCB板上几个可能有问题的网络则有更为简单的方法称为:pinbypinforonly使用指南(Tutorial)thenetsofinterest(相当于前述的“映射参考设计”)。以U第脚为例。InteractivelychooseamodelforU,pinusingSelectComponentModelsValues:)从“Select”菜单选择“ComponentModelsValues”出现“AssignModels”对话框。图AssingModels对话框)在“Pins”列表框双击"U"。出现“SelectICModel”对话框。)单击GENERICMOD按钮弹出GENERICMOD库。)在“Device”列表框双击“ACXX:LINEDRV”此时“SelectICModel”对话框被关闭此时U,的第管脚的模型变成AC线驱动器。图SelectICModels搜寻模型(FindingModels(the"ModelFinder"Spreadsheet)由于IBIS库日益增加在实际使用时对模型的查找就是一件必要的事情虽然Demo中所用的模型很少但是通过下面的例子可以了解如何使用这种方法。)使用“Select”菜单选择“ComponentModelsValues”(图),双击"U"出现图)单击图中的“FindModel”按钮出现“ModelFinder”电子表格。)在此表中可以进行排序、搜寻等常规工作。HyperLynx提供使用工具可以升级你从厂商收模型库到ModelFinder数据库中。例子:一个没有终接的网络如果你需要对一个没有终接负载的网络的负载值需要建议BoardSim可以找到最佳类型和数值推荐给你。下面看一个例子:)从主菜单的Select中选择“chooseNetbyName”然后选择名字为"datald"的网络双击网络就出现在PCB视图上。图)下面选择驱动IC使用SelectComponentModelsValues设置U,第脚为"Output":使用指南(Tutorial)a)从Select菜单选择ComponentModelsValues(出现图)在管脚列表区单击“U”点亮它在“BufferSettings”设置区单击“Outputradio”按钮(见图),软后关闭窗口。图b)将驱动改为MHz频率水平刻度nSDiv后进行仿真(当然首先定义示波器探头的位置)图是对U脚的仿真结果波形顶端形状不好。图网络datald的仿真图定义U为输出驱动c)修改参数:从图看到红色线是驱动输出然而接收端(绿色线)过冲相当大使用TerminatorWizard重新配置网络"datald"。运行“TerminatorWizard”在报告中可以看到:指明了没有终接负载走线太长。d)让Wizard来建立一个快速“虚拟”终端元件:点击“ApplyValues”按钮。然后选择OK。此时TerminatorWizard已经自动创建了推荐的负载。e)查看这个建立的终端:从“Select”菜单选择“ComponentModelsValues”出现图在管脚列表区U旁边出现一个电阻符号这就意味着QuickTerminator已经在U建立了一个终端电阻。点击窗口上部的QuickTerminator标签将出现所建立的电阻的详细参数(右图)图这是一个串连的电阻之所以选择串连是因为BoardSim总是内定在IC管脚与终端之间串接方式路程最短。再次运行示波器仿真的波形见图红色鲜依然为U的驱动信号其余所有接收端的信号已经全部重叠过冲现象已经消除。(右图)f)产生PCB板变化的报告即便你曾多次进行仿真、修改BoardSim也会产生一个报告记录图U终接负载所有你的改变过程。那就是从“Reports”菜单选择“DesignChangeSummary”项就会出现这个报告。使用BoardSim对datald网络进行EMC分析EMC仿真工具有两种:“backendverification”和“frontenddesign”。BoardSim是采用“frontend”工具因为这种方法运行简单而且更容易解决实际问题。为对"datald"网路运行“SpectrumAnalyzer”须将该网的参数回到终接负载以前的状态在图的QuickTerminator标签里选择“None”去掉电阻。然后使用SpectrumSimRunScope进行分析。a)首先使用Settings按钮设置EMC仿真天线:从“SpectrumSim”菜单选择“RunScope”点击“Settings”按钮出现图窗口在“AntennaandBoardPosition”区域(图)点击关闭“AutomaticallyFind使用指南(Tutorial)Positions”选择栏(去掉图中的对勾)。然后在右下方的ProbeType区域选择“Antenna”(图)note:“antenna”探针是用来获取网络上电磁场的频谱地线平面是返回终点“current(电流)”探针是用来获取探针处的电流。b)在“PCBRotationAngle”框键入度。然后关闭。运行EMC…进入“SpectrumAnalyzer”对话框在DriverWaveform区域(图)在频率栏中填入""然后运行。c)检查频谱仿真结果:尽管图中的黄色频谱线没有超出规定但是有一些已经很接进了。如果实际的设计就是这样那么将很有可能出现问题。图e)采用中的方法为datald网络建立一个终接负载后再次运行EMC方针的结果见图显然电磁辐射大为改观。图小节:本节讲述了如何为PCB上的器件配置仿真模型库。重点是节通过一个没有终接负载的网络例题讲述了如何利用“TerminatorWizard”为网络自动创建终接负载的方法。使用指南(Tutorial)第六章BoardSim的干扰仿真BoardSim干扰仿真如何工作BoardSim干扰仿真提供一个独特的方法对PCB板进行干扰仿真:对选定的网络自动判定那些网络被耦合(交互方式或批模式)。它有两种方式来判定干扰量:几何门限设定和干扰量幅度门限设定。前者是规定了一定的区域比如可以设定与被选择网络的线间距小于mil的网络都认为是干扰网络后者是规定了一个预定的干扰量比如规定凡可能在被选择的网络上产生大于mV干扰的网络就认为是干扰网络。功能:)快速预告哪个网络可能被干扰自动确定攻击网络)使用电子门限仿真比使用几何门限要快而且准确)交互仿真使用数字示波器准确显示受害网络上的干扰)在批模式下产生大量仿真网络(时间、过冲、干扰)它们都被存入报告文件)可以观察改变参数(叠层、介质层厚度、驱动IC速率、驱动阻抗、终端负载)后对干扰结果的影响)安全设计高速总线密度使之达到低干扰、低噪声的目的)选择终接负载尽量减少干扰对差分信号使用BoardSim干扰仿真BoardSim干扰分析对于差分线仿真也是非常有用的由于线到线耦合引起干扰不相关的信号也产生差分阻抗以及其它影响差分线电气特性东西:)在PCB板上确定差分对阻抗观察叠层结构的影响决定介质层厚度等)准确仿真差分信号进入两线间的耦合以及附近的攻击网络)仿真差模、共模传输或者两者共同的作用)设计差模共模负载元件仿真的例子:在一个时钟网络上预测干扰加载本例的例题“DEMOHYP”本例的例题在Demo文件夹里名称叫“DEMOHYP”。AutomaticallyFinding"Aggressor"Nets重要的功能是自动找出那些对选择的被害网络产生足够强度干扰的攻击网络。首先我们选择clk网络(就是将它作为受害网络)然后来观察BoardSim干扰分析认为那些网络可能是攻击网络。)从Select菜单选择“NetbyName”)双击选择的"clk"该网络出现在板观察器上(图))从Crosstalk菜单选择“EnableCrosstalkSimulation”门限为mV时板观察器的干扰显示内置BoardSim干扰分析寻找在选定的网络上可能产生大于mV的网络认定它们是被害网络的攻击网络。当然可以根据需要调整这个门限值。注意:在板观察器上只有“clk”和它的相关网络“n”(它们是通过一个串连电阻连接起来的)被显示出来。这意味着BoardSim干扰分析认为:没有其它网络在n和clk网络上可能产生大于mV的干扰。(此例题是一个的密度的PCB板没有干扰网络发现实际上通过修改门限可以改变这种现象)使用指南(Tutorial)图当电子门限为mV时clk网络受干扰(无)的板观察器图(局部)门限为mV时板观察器的干扰显示(图))从Crosstalk菜单,选择“CrosstalkThresholds”出现设置窗口(图))确认使用“ElectricalThresholds电子门限”单选钮被选中然后在输入框中将mV改为mV。图门限设置窗口点击ok后板观察器上将显示出较多的网络其中虚线网络代表了可能的攻击网络(对clk而言)。然后使用“ReportsNetStatistics”观察准确的攻击网络:)从Reports菜单选择“NetStatistics”打开对话框)在关联网络区域记录了网络列表。其中"setsec,""datald,"和"reset"网络对于clk来讲是攻击网络它们用“bycoupling”来标记。“n”网络没有被耦合因为它被视作clk的关联网络。图图门限为mV时clk网络受干扰(所有虚线网络)的板观察器图(局部)为仿真设置IC模型干扰仿真期间BoardSim有能力仿真任意数量的攻击网络和受害网络其中任意一个都可以被设置为激活的开关状态或者静态(常高、常低)。但是如果将受害网络设置为静态则对于波形观察更为有利。)从Select菜单选择“ComponentModelsValues”出现模型定义窗口(图))在Pinslist区域,注意一些管脚边上有耦合标记表示它们是攻击网络受害网络前没有这样的标记。)受害网络驱动IC是U点击它使它激活(高亮)在Buffer区域选中“StuckLow”按钮)激活U将当前的Busser特性从"Input"变为"Output")重复第步将U的Busser特性从"Input"变为"Output"查看在耦合区域里干扰实在什么地方产生的)从Crosstalk菜单选择“WalkCouplingRegions”使用指南(Tutorial))用鼠标移动对话框放到不影响观察网络的地方图实际发生耦合区域图第二个区域)在板观察器上耦合区域是用白色连线、黄色方框为端点标志的区域(图))在CouplingRegion对话框点击“Next“按钮将显示出另一个耦合区域直到出现第一次出现的耦合区域再次出现就将所有产生耦合的区域全部显示出来。图是本例的第二个耦合区域(只有两个)。图和图是分别对应图和图的CouplingRegionviewer窗口:图解算器显示的第一个耦合区域数据(对应图)图解算器显示的第一个耦合区域数据(对应图)在这里可以看到耦合网络的名字、距离、叠层的几何结构等。如果你按下阻抗按钮则将与阻抗相关的信息被加入到窗口。在这个简单的例子里只有几个耦合区域被显示出来在实际的板子里有几百个这样的区域

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/24

高速PCB设计软件HyperLynx使用指南

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利