首页 DDR2_SDRAM时序说明.pdf

DDR2_SDRAM时序说明.pdf

DDR2_SDRAM时序说明.pdf

上传者: tangyongliang88 2013-12-10 评分1 评论0 下载0 收藏0 阅读量122 暂无简介 简介 举报

简介:本文档为《DDR2_SDRAM时序说明pdf》,可适用于硬件技术领域,主题内容包含DeviceOperationsDDRSDRAMDDRSDRAM操作时序规范DeviceOperationsDDRSDRAM基本功能简单状态转换图:符等。

DeviceOperationsDDRSDRAMDDRSDRAM操作时序规范DeviceOperationsDDRSDRAM基本功能简单状态转换图:初始化CKELOCD校准SRFPR自我刷新CKEH设定MRSEMRS(E)MRS空闲所有蔟已预充电完成REF刷新ACTCKELCKEH预充电断电CKELCKEL主动断电WriteCKELCKEHCKELWrite激活簇激活ReadCKELRead自动默认流程外加命令流程写数据WRARDAReadWrite读数据WRA带自动预充电的写WRAPR,PRARDARDA带自动预充电的读PR,PRAPR,PRA预充电CKEL=CKE低,进入断电状态CKEH=CKE高结束断电状态结束自我刷新ACT=激活命令WR(A)=带自动预充电的写命令RD(A)=带自动预充电的读命令PR(A)=所有簇自动预充电命令(E)MRS=设定(扩展)模式寄存器命令SRF=进入自我刷新命令REF=刷新命注意:要谨慎使用此图此图只是提供了所有可能的状态和状态见转换的控制命令,而非全部细节实际使用过程中可能出现的包括不止一个簇激活或禁止片内终结电阻进入或结束断电状态等情况这些情况的细节并没有全部列入上面的状态转换图。DeviceOperationsDDRSDRAM基本功能对DDRSDRAM的访问是基于突发模式的读写时选定一个起始地址并按照事先编程设定的突发长度(或)和突发顺序来依次读写访问操作开始一个激活命令,后面紧跟的就是读或者写命令。和激活命令同步送达的地址位包含了所要存取的簇和行(BA,BA选定簇AA选定行)和读或写命令同步送达的地址位包含了突发存取的起始列地址并决定是否发布自动预充电命令。在进行常用的操作之前,要先对DDRSDRAM进行初始化下面的几小节介绍初始化的详细信息寄存器的定义命令的描述和芯片的操作。上电和初始化DDRSDRAM必须以预定义的时序进行上电和初始化不按规定的操作将导致不可预期的情况出现。上电和初始化时序对于上电和初始化来说下列时序是必须的。供电且保持CKE低于*VDDQODT*要处于低电平状态(所有的其余脚可以都没有定义)电源上升沿不可以有任何翻转,上升沿时间不能大于mS并且要求在电压上升沿过程中满足,VDD>VDDL>VDDQ且VDDVDDQ<voltsVDD*,VDDL*和VDDQ必须由同一个电源芯片供电,并且VTT最大只能到V,并且Vref要时刻等于VDDQ紧跟VDDQ变化。或者在给VDDL上电的同时或之前就给VDD*上电在给VDDQ上电的同时或之前就给VDDL*上电在给VTTVREF上电的同时或之前就给VDDQ上电上面的两个条件至少要满足一个。开始时钟信号并保持信号稳定在稳定电源和时钟(CK,CK)之后至少s,然后发布NOP或者取消选定命令拉高CKE等待至少ns然后发布预充电所有簇命令在等待的ns过程中要发布NOP或者取消选定命令发布EMRS()命令(EMRS()命令,需要将BA拉低,将BA拉高)发布EMRS()命令(为了发布EMRS()命令,将BA和BA拉高)发布EMRS命令以激活DLL(为了发布"DLL激活"命令,将A拉低,BA拉高并且将BA和AA置低)发布MRS命令实现“DLL复位”*(为了发布DLL复位命令,需要将A拉高并使BA为低)发布预充电所有簇命令。至少发布两次自动刷新命令将A拉低发布模式寄存器设定命令(MRS)对芯片进行初始化操作(也就是不对DLL复位编程芯片的操作参数)在第步之后至少过个时钟周期,执行OCD校准(片外驱动电阻调校)如果不使用OCD校准,EMRSOCD校准模式结束命令(A=A=A=)必须在EMRSOCD默认命令(A=A=A=)之后发布用来设定EMRS的其它操作参数。现在DDRSDRAM就准备好可以进行普通的操作了。*)为了保证ODT关闭,VREF必须有效并且ODT脚必须拉低*)如果VDDL或VDD的电平值在正常操作过程中人为改变,(例如e,为了VDD相交测试,或者节省功率)则必须执行“DLL复位”DeviceOperationsDDRSDRAM上电后的初始化时序图tCHtCLCKCKtISCKEODTCommandNOPPREALLEMRSMRSPREALLREFREFMRSEMRStISANYEMRSCMDnstRPDLLtMRDtMRDDLLtRPtRFCtRFCminCycletMRDOCDFollowOCDFlowchartOCDtOITENABLERESETDefaultCALMODEEXIT编程(扩展)模式寄存器为了增强使用灵活性,突发长度,突发类型,CAS延迟,DLL复位功能,写恢复时间(WR)都是可以定义的变量。通过预先编程模式寄存器就可以设定它们除此之外,DLL禁止功能,驱动电阻,附加CAS延迟,ODT(终结电阻),单线选通,和OCD(片外驱动电阻调整)同样也是可以定义的变量通过预先编程扩展模式寄存器就可以设定它们模式寄存器或者扩展模式寄存器的内容可以通过对他们进行重新设定来改变它们如果用户只是想改变寄存器中某些特定的位也必须通过MRS或EMRS命令对全部寄存器位进行重新设定。MRS,EMRS和tDLL复位这些命令并不会影响存储阵列的内容这意味着上电后的任意时间执行初始化操作不会改变存储的内容。DeviceOperationsDDRSDRAMBA*BABAA*~AAAAAAAAAAAAAAAmodeNormalTestABurstTypeSequentialInterleaveA主动下电结束时间快速结束(usetXARD)慢速结束(usetXARDS)AAABLAAAWR(周期)ReservedReservedReservedAAA延迟保留保留(可选)(speedbindetermined)*(speedbindetermined)*(speedbindetermined)*Reserved*speedbindetermined=NotrequiredonallspeedbinDDRDDRDDRDDRDDRSDRAM模式寄存器设定(MRS)模式寄存器中的数据控制着DDRSDRAM的操作模式它控制着CAS延迟,突发长度,突发顺序,测试模式,DLL复位,WR等各种选项支持着DDRSDRAM的各种应用模式寄存器的默认值没有被定义,所以上电之后必须按规定的时序规范来设定模式寄存器的值通过将CS,RAS,CAS,WE,BABA置低来发布模式寄存器设定命令,操作数通过地址脚A~A同步送出DDRSDRAM在写模式寄存器之前应该通过拉高CKE而完成了所有簇的裕充电。模式寄存器设定命令的命令周期(tMRD)必须满足完成对模式寄存器的写操作。在进行正常操作时只要所有的簇都已经处于预充电完成状态模式寄存器都可以使用同一命令重新设定模式寄存器不同的位表示不同的功能A~A设定突发长度是还是。突发长度的译码规则与DDRSDRAM相同A定义了突发地址顺序。A~A定义了CAS延迟。DDR不支持半时钟延迟。A设定测试模式A设定DLL复位。对通常的MRS操作A必须设定为低。A~A定义了写恢复时间WR详细情况见下面的示意图:地址字段**PDWRDLLTMCAS延迟BT突发长度模式寄存器BurstLengthADLLResetNoYes自动预充电的写恢复时间CAS延迟*BABAMRS模式MRSEMRS()EMRS():保留EMRS():保留*:A现在保留以后备用设置模式寄存器时要设为。BA和A对于MbDDR不使用,但对于Gb和GbDDRSDRAMs使用A保留以被后用*:WR(自动预充电的写恢复时间)的最小值由tCK的最大值决定而WR最大值由tCK最小值决定WR的计算方法是看tWR有几个时钟周期如果是小数则进位为大一的整数(WRcycles=tWR(ns)tCK(ns))模式寄存器必须编程为这个值同样的方法用tRP决定tDALXuYingxin线条XuYingxin线条DeviceOperationsDDRSDRAMDDRSDRAM扩展模式寄存器设定EMRS()扩展模式寄存器()存储着激活或禁止DLL的控制信息,输出驱动强度,ODT值的选择和附加延迟等信息扩展寄存器()的默认值没有被定义,因此上电之后扩展模式寄存器()的值必须按正确的步骤来设定。写扩展模式寄存器()是通过拉低CS,RAS,CAS,WE置袄BA,同时控制地址线A~A的状态。在写扩展模式寄存器()之前DDRSDRAM应该通过将CKE拉高完成所有簇的预充电。扩展模式寄存器()设定命令的命令周期(tMRD)必须满足完成对扩展模式寄存器()的写操作。在进行正常操作时只要所有的簇都已经处于预充电完成状态扩展模式寄存器()都可以使用同一命令重新设定A控制着DLL激活或禁止。A被用于激活数据输出驱动能力为一半。A~A决定着附加延迟,A和A用语ODT值的选定,A~A用于控制OCD,A被用于禁止DQS#A被用于RDQS的激活。DLL激活禁止对通常的操作DLL必须被激活。在上电初始化过程中必须激活DLL,在开始正常操作时要先关闭DLL。在进入自我刷新操作时DLL会被自动禁止当结束自我刷新时DLL会被自动激活。一旦DLL被激活(随之将复位)为了使外部时钟和内部始终达到同步在发布读命令之前必须至少要过个时钟周期。没有等待同步可能会导致tAC或tDQSCK参数错误。EMRS()扩展模式寄存器r()控制着刷新和相关的特性。扩展模式寄存器()的默认值没有被定义,因此在上电后必须按规定的时序对扩展模式寄存器()进行设定。通过拉低S,RAS,CAS,WE,置高BA拉低BA来发布扩展模式寄存器()的设定命令。同时控制地址线A~A的状态在写扩展模式寄存器()之前DDRSDRAM应该通过将CKE拉高完成所有簇的预充电。扩展模式寄存器()设定命令的命令周期(tMRD)必须满足完成对扩展模式寄存器()的写操作。在进行正常操作时只要所有的簇都已经处于预充电完成状态扩展模式寄存器()都可以使用同一命令重新设定XuYingxin线条XuYingxin线条DeviceOperationsDDRSDRAMBA*BABAA*~AAAAAAAAAAAAAAAARtt(NOMINAL)ODTDisabledohmohmohmaADLLEnableEnableDisableAOutputDriverImpedanceControlFullstrengthReducedstrengthAAAAdditiveLatency保留Reserved选通功能矩镇A(RDQSEnable)A(DQSEnable)RDQSDMRDQSDQSDQS禁止)(激活)DMHizDQSDQS(禁止)(禁止)DMHizDQSHiz(激活)(激活)RDQSRDQSDQSDQS(激活)(禁止)RDQSHizDQSHizEMRS()编程地址字段**QoffRDQSDQSOCDprogramRttAdditivelatencyRttDICDLL扩展模式寄存器BABAMRS模式MRSEMRS()EMRS()EMRS():保留a:对DDR可选AAAOCD校准编程OCD校准模式结束保持设定Drive()Drive()调整模式aOCD校准默认值ba:当发布校准模式后,从前设定的AL要被应用。b:设定为默认值后,要通过拉低AA()来结束OCD模式AQoff(Optional)a激活输出缓冲禁止输出缓冲a:禁止输出DQs,DQSs,DQSs,RDQS,RDQS当不考虑IDDQ时这一特点被用于双列直插内存模块的IDD的测量。ADQS激活禁止ARDQS激活禁止激活*如果RDQS被激活,那么DM功能将被被禁止当写数据时RDQS是活动的写命令时则不关心RDQS的状态。*:BA和A~A是保留以被以后扩展用编程时要设置为DeviceOperationsDDRSDRAMBABABAA~AAAAAAAAAAAAAAAHighTemperatureSelfRefreshRateEnableDisableEnable(Optional)*AAAPartialArraySelfRefreshforBanksFullArrayHalfArray(BA:=)QuarterArray(BA:=)NotdefinedArray(BA:=,)HalfArray(BA:=)QuarterArray(BA:=)NotdefinedBABABAA~AAAAAAAAAAAAAA**EMRS()编程地址字段**SRF*PASR*模式寄存器()BABAMRS模式MRSEMRS()EMRS()EMRS():保留AAA第簇的局部阵列自我刷新全部阵列一半阵列(BA:=,,)四分之一阵列(BA:=)阵列(BA:=)阵列(BA:=,,,,)一半阵列(BA:=,,)四分之一阵列(BA:=)阵列(BA:=)*:EMRS()的其余位保留作为以后扩展用并且初始化时EMRS()的所有位除了AA,A,BA和BA在设定扩展寄存器()时都要设为。*:由于电子的迁移特性用户需要确保DRAM在进入自我刷新命令时即使温度高达度也可工作JEDEC标准规定DDRSDRAM模块拥护可以查看DDRSDRAM模块的SPD字段的第字节的位。如果支持高温自我刷新模式那么万一在自我刷新时温度高于度控制器可以设定EMRSA位以激活自我刷新率。对于要求比较宽松的用户可以查阅DRAM制造商的手册来检查高温自我刷新率。*:DDRSDRAM的可选项。如果PASR(部分阵列自我刷新)被激活,未指明地址的存储空间中的内容将丢失。如果满足tREF的条件数据的完整性将得到保证且不会发布自我刷新命令。EMRS()编程:保留*地址扩展模式寄存器()*:除了BA和BAEMRS()的所有位都将保留当初始化时其余位要全部设置我。DeviceOperationsDDRSDRAM片外驱动(OCD)电阻调整DDRSDRAM支持驱动校准特性调整的流程如下图所示。每执行一次校准命令都要在之后紧跟着“OCD校准模式结束”命令之后才可以发布其它的命令。在进行OCD电阻调整之前必须要设置MRS并且根据系统的环境要小心控制ODT(终结电阻)。在进行OCD电阻调整之前必须要设置MRS并且根据系统的环境要小心控制ODT(终结电阻)。开始EMRS:OCD校准模式结束EMRS:Drive()DQDQS拉高DQS拉低EMRS:Drive()DQDQS拉低DQS拉高测试ALLOKALLOK测试需要校准需要校准EMRS:OCD校准模式结束EMRS:OCD校准模式结束EMRS:进入调整模式EMRS:进入调整模式BL=代码输入所有的DQsInc,Dec,orNOPBL=代码输入所有的DQsInc,Dec,orNOPEMRS:OCD校准模式结束EMRS:OCD校准模式结束EMRS:OCD校准模式结束结束DeviceOperationsDDRSDRAM针对OCD电阻调整的扩展模式寄存器设定可以使用下面的EMRS模式完成OCD电阻调整。在驱动模式(drive)下所有的输出都由DDRSDRAM驱动且RDQS的驱动依赖于EMRS寄存器的RDQS激活位。在驱动()模式下,所有的DQ,DQS(和RDQS)信号都被拉高并且所有的DQS都被置低电平。在驱动()模式下,所有的DQ,DQS(和RDQS)信号都被清并且所有的DQS都被拉高。在调整(adjust)模式下,BL=的操作码必须被使用。如果OCD校准失败,那么在标准温度和电压情况下输出驱动有一个欧姆的标准电阻。OCD校准失败情况下的输出驱动标准在表格中有详细说明。OCD应用只是针对由EMRS()定义的最大驱动力的情况。如果定义为半驱动力那么OCD默认的输出启动特性将无效。当OCD校准调试模式使用之后OCD默认的输出驱动特性将无效。当OCD校准完成或者驱动力被设置成为默认的情况随之而来的EMRS命令不可以再调整OCD所以AA必须设置为。这样就可以保持默认的值或者之前调整好的值。片外驱动编程AAAOperationOCD校准模式结束Drive()DQ,DQS,(RDQS)高且DQS为低Drive()DQ,DQS,(RDQS)为低切DQS为高调整模式OCD校准默认值OCD电阻调整为了调整输出驱动电阻,控制器必须同EMRS调整命令同步发送位的突发码到DDRSDRAM,如下表。为进行此步操作,必须在激活OCD之前通过设定MRS命令将突发长度必须设定为BL=并且控制器必须同时驱动突发码到所有的DQs。下表中的DT意思是所有DQ在位时间的时刻DT在时间依次类推。在OCD之后或同时DDRSDRAM所有的DQs的驱动输出电阻的值被调整好。这样所有的DDRSDRAM的DQs的驱动能力被调整为一致。每一步最大可调整如果达到了这个限制则要求更快的增大或减小则是无效的。默认的设置可以是以内的任何值当校准命令发布以后,以前设定的AL值必须被应用起来。OCD编程所有DQs的四位突发码操作DTDTDTDT上拉驱动能力下拉驱动力NOP(无操作)NOP(无操作)按累加NOP按递减NOPNOP按累加NOP按递减按累加按累加按递减按累加按累加按递减按递减按递减其余组合保留DeviceOperationsDDRSDRAMHiZ为了正确的操作调整模式,WL=RL=ALCL–个时钟和tDStDH要满足下面的时序图对于调整模式的输入数据来说DTDT是固定顺序的并且不会被MRS的地址模式所影响。(ie连续情况或间隔情况)OCD调整模式OCD校准模式结束CMDEMRSNOPNOPNOPNOPNOPEMRSNOPCKCKWLDQSinDQSWRtDStDHDQinVIH(AC)VIH(DC)DTVIL(AC)VIL(DC)DTDTDTDM驱动模式驱动模式,包括Drive()和Drive(),被控制器用来测量DDRSDRAM驱动电阻。在这种模式下执行完“进入驱动模式”命令之后所有的输出都被逐出tOIT。并且在“OCD校准模式结束”命令之后所有的输出驱动都被关闭tOIT具体详情见下图。进入驱动模式OCD校准模式结束CMDEMRSNOPNOPNOPEMRSCKCKDQSDQSDQShighDQSlowforDrive(),DQSlowDQShighforDrive()DQshighforDrive()HiZDQDQslowforDrive()tOITtOITDeviceOperationsDDRSDRAMODT(终结电阻)终结电阻(ODT)是DRAM的一个特点它允许通过ODT控制脚对每一个或每一对DQ,DQSDQS,RDQSRDQS,和xx的DM打开和关闭电阻对于x它允许通过ODT控制脚对每一个或每一对DQ,UDQSUDQS,LDQSLDQS,LDM和UDM信号。ODT特性用来提升存储通道的信号完整性因为它可以允许DRAM控制器独立的打开或关闭所有DRAM芯片的终结电阻。ODT功能指出ACTIVE和STANDBY两种模式,在SELFREFRESH模式下不支持关闭功能。ODT的功能VDDQVDDQVDDQswswswRvalRvalRvalDRAMInputBufferInputPinRvalswRvalswRvalswVSSQVSSQVSSQ开关(sw,sw,sw)由ODT脚激活开关sw,swandsw的选择由EMRS寄存器中的“Rtt(nominal)”决定。终结电阻包括所有的DQs,DM,DQS,DQS,RDQS,RDQS脚ODTDC电气特性参数条件SymbolMinNomMaxUnitsNoteRtt有效电阻值forEMRS(A,A)=,ohmRtt(eff)ohmRtt有效电阻值forEMRS(A,A)=,ohmRtt(eff)ohmRtt上拉和下拉对之间的不匹配容限Rtt(mis)注意:Rtt测量的测试条件Rtt(eff)的测试定义:在测试脚分别测试VIH(AC)和VIL(AC)然后分别测量电流I(VIH(AC))andI(VIL(AC))VIH(AC),VIL(AC),和VDDQ的值在SSTL中定义Rtt(eff)=VIH(AC)VIL(AC)I(VIH(AC))I(VIL(AC))VM的测试定义:测试脚空负载是测量其电压(VM)。deltaVM=xVmVDDQxDeviceOperationsDDRSDRAMtAOtAON,maxF,min激活待机模式下的ODT时序CKCKCKETTTTTTtIStISTtISODTInternalTermResVIH(AC)VIL(AC)tAONDtAON,mintAOFDRTTtAOF,max下电模式下的ODT时序TTTTTTTCKCKCKEtIStISODTInternalTermResVIH(AC)tAONPD,mintAONPD,maxVIL(AC)tAOFPD,minRTTtAOFPD,maxDeviceOperationsDDRSDRAM进入下电模式时的ODT时序模式变法TTTTTTTCKCKtANPDTTTCKE进入慢速结束激活下电模式或预充电下电模式tIStISODTInternalTermResVIL(AC)tAOFDRTT激活待机模式时序tISODTInternalTermResVIL(AC)tAOFPDmaxRTT下电模式时序tISODTInternalTermResODTInternalTermResVIH(AC)VIH(AC)tIStAONDtAONPDmaxRTTRTT激活待机模式时序下电模式时序DeviceOperationsDDRSDRAM结束下电模式时的ODT时序模式变化TTTTTTTTTTCKCKtIStAXPDCKEVIH(AC)进入慢速结束激活下电模式或预充电下电模式激活待机模式时序下电模式时序ODTInternalTermResODTVIL(AC)tISVIL(AC)tIStAOFDRTTInternalTermResRTTtAOFPDmaxtIS激活待机模式时序下电模式时序ODTInternalTermResODTVIH(AC)tISVIH(AC)tAONDRTTInternalTermRestAONPDmaxRTTDeviceOperationsDDRSDRAM簇激活命令通过在时钟上升沿时保证CAS和WE为高CS和RAS为低即可发布簇激活命令。簇地址BA和BA选定希望激活哪一簇。行地址A到A决定要激活该簇的哪些行在执行读写命令之前必须先执行簇激活命令。在簇激活命令发布之后,DDRSDRAM在下一个时钟周期就可以接受读或者写命令。如果RW命令不能满足tRCD最小值的规格,那么在编程时一定要在RW命令后加上附加延迟。附加延迟的值必须满足tRCD最小值的要求。附加延迟的值可以是,,,,。一旦某一个簇被激活了那么在下一个簇激活命令应用到这一个簇之前要先对其预充电。簇激活和预充电时间被分别定义为tRAS和tRP。对同一个簇的两个成功的簇激活命令的时间间隔由芯片的RAS周期时间来决定(tRC)。T簇激活命令之间的最小时间间隔是tRRD为了保证簇的芯片的瞬时电流不会超过簇芯片的电流供应能力,针对簇的芯片在操作上有一定的限制。有两条规则第一条是连续可以发布激活命令条数的显示另一个是对于裕充电所有簇命令允许更多的RAS裕充电时间。详细的描述如下:•簇芯片的连续的醋激活命令的约束:在一个滚动的tFAW窗内最多可以激活个簇。转化为时钟个数就是将tFAW除以tCK,得到的数取相邻的大的整数。举一个滚动窗的实例如果(tFAWtCK)达到,并且一个簇激活命令在第N个时钟发布那么在N到N个时钟内最多只能发布个簇激活命令。•簇芯片最大能力预充电:tRPforaPrechargeAllcommandforanBankdevicewillequaltotRP*tCK,wheretRPisthevalueforasinglebankprecharge簇激活命令周期:tRCD=,AL=,tRP=,tRRD=,tCCD=TTTTTnTnTnTnCKCK内部lRASCAS延迟(>=tRCDmin)BankABankABankBBankBBankABankBBankAADDRESSRowAddrColAddrRowAddrColAddrrAddrRowAddrRCD=CASCAS延迟时间(tCCD)额外潜在延迟(AL)读开始AddRASRAS延迟时间(>=tRRD)COMMANDBankAActivatePostCASReadABankBActivatePostCASReadBBankAPrechargeBankBPrechargeBankAActive:“H”or“L”簇激活(>=tRAS)簇预充电时间(>=tRP)RAS周期时间(>=tRC)读写访问模式簇激活命令之后就可以执行读或者写周期了。通过在时钟上升沿设置RAS为高,CS和CAS为低同时还必须定义WE的值以决定访问动作是读还是写(WE为高表示读操作WE为低表示写操作。)DDRSDRAM提供了一种快速的列访问操作。单个的读或者写命令会导致在接下来的时钟周期中进行一系列的读或者写操作。突发周期的边界被严格限制到指定页的详细位置。例如,MbitxIOxBank的芯片一页的大小是位(由CACA,CA所定义)每一页的位依据突发长度被分成或个可寻址的片段,突发长度为位时是个,突发长度是位是个。一个位或位的突发访问将对一页的或分之一进行完全的访问访问的开始地址就是在读或者写命令中的CACA,CA随后的此片段的第二个第三个和第四个地址也被被访问。突发的顺序由之前的寄存器来定义。新的突发访问操作不可以中断正在进行的突发长度为的存取操作。然而如果正在进行的是突发长度为的操作那么在两种情况下可以对其中断。第一种情况是正在进行的是读操作而中断它的也是读操作。第二种情况是正在进行的是写操作而中断它的是突发长度为的写操作。最小的CAS到CAS的延迟被定义做tCCD,对于读或者写命令来说至少要个时钟。任何的系统或者应用都必须设计为能够随机的对内存芯片进行操作或测试如果过多的对某些特定的地址进行读或者写可能会导致缩短产品的使用寿命。DeviceOperationsDDRSDRAM登记CAS登记CAS操作命令可以使DDRSDRAM的数据线有效的保持足够的带宽。在此操作中,DDRSDRAM允许在RAS簇激活命令之后立即发布一个CAS读或者写命令(或者是在RASCAS延迟时间tRCD周期内的任意时间)。在真正在芯片内部发布之前命令要被锁定一个附加延迟时间(AL)。读延迟(RL)等于AL和CAS延迟(CL)的和。因此如果用户选择在tRCD最小值之前发布读或者写命令的话AL(大于)一定要先写进EMR()。写延迟(WL)始终都被定义成RL(读延迟)这里读延迟被定义为附加延迟和CAS延迟的和(RL=ALCL)。使用AL的读或者写操作允许无缝的突发(参考在读突发和写突发的章节的无缝操作时序图的示例)登记CAS操作实例例针对同一簇读命令后紧跟写命令AL=andCL=,RL=(ALCL)=,WL=(RL)=,BL=CKCKCMDActiveABankReadABankAL=WriteABankCL=WL=RL=DQSDQS>=tRCDRL=ALCL=DQDoutDoutDoutDoutDinDinDinDinExample针对同一簇读命令后紧跟写命令AL=andCL=,RL=(ALCL)=,WL=(RL)=,BL=CKCKCMDActiveABankAL=ReadABankWriteABankCL=WL=RL=DQSDQS>=tRCDRL=ALCL=DQDoutDoutDoutDoutDinDinDinDinDeviceOperationsDDRSDRAM突发模式操作突发操作可以向存储器的地址中提供一种恒定的数据流(写周期),或者从存储区中得到一种恒定的数据流(读周期)寄存器的参数定义了突发模式包括突发长度和突发顺序。DDRSDRAM支持位突发和位突发模式。对于位突发模式支持全间隔地址顺序然而基于执行的方便通常使用连续的地址顺序。突发类型或者是间隔的或者是连续的,由MRS寄存器的第位的值决定这一点同DDRSDRAM的操作相似。同样也支持无缝的突发读或者写操作。同DDR器件不同在BL=时中断操作是被禁止的。然而当BL=时,在两种情况下读命令可以中断读操作写命令可以中断写操作。因此DDRSDRAM并不支持突发中断命令。突发长度和顺序:BL=突发长度开始地址(AA)连续地址(进制)间隔地址(进制),,,,,,,,,,,,,,,,,,,,,,,,BL=突发长度开始地址(AAA)连续地址(进制)间隔地址(进制),,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,注意:页长度是一种IO组织和列地址的功能。突发读命令在系统时钟的上升沿保持CS和CAS低电平和RAS和WE高电平既发布了突发读命令同时的地址输入决定了突发操作开始的列地址。从命令开始到第一个数据出现在输出端的延迟时间叫做读延迟(RL)。在数据脚DQ给出有效数据前一个时钟周期DQS脚被拉低。第一位有效数据将同DQS信号的上升沿同步。以后依次出现的有效数据输出都同DQS脚保持源同步模式。RL等于附加延迟(AL)和CAS延迟(CL)的和。CL的值由模式寄存器设定(MRS),同SDR和DDRSDRAMs相似。AL的值有扩展模式寄存器设定()(EMRS())。DDRSDRAM管脚时序或者是单端的或者是差分的这一点由扩展模式寄存器的EMRS的“激活DQS”模式位来决定。在系统设计时差分模式有它的优点。测量DDRSDRAM管脚时序的方法根据是单端的还是差分的而不同。在单端模式下时序关系在DQS下降或上升到VREF的时候测量。在差分模式下时序关系在DQS和DQS相交的时候测量。这种时序上的差别在设计和描述的时候都要考虑到。注意当差分数据选通模式被EMRS禁止的时候DQS脚必须连一个K欧姆大小的电阻并接地以确保DDR的正确工作。tCHtCLCKCKDQSDQSDQtRPREQtDQSQmaxtRPSTQQQtDQSQmaxtQHtQH数据输出(读)时序XuYingxin线条XuYingxin线条DeviceOperationsDDRSDRAM突发读操作:RL=(AL=,CL=,BL=)TTTTTTTTTCKCKCMDDQSDQSPostedCASREADANOPNOPNOPNOPNOPNOPNOPNOP=<tDQSCKDQsAL=RL=CL=DoutADoutADoutADoutA突发读操作:RL=(AL=andCL=,BL=)TTTTTTTTTCKCKCMDREADANOPNOPNOPNOPNOPNOPNOPNOPDQSDQSDQsCL=RL==<tDQSCKDoutADoutADoutADoutADoutADoutADoutADoutA突发读操作后面跟突发写操作:RL=,WL=(RL)=,BL=TTTnTnTnTnTnTnTnCKCKCMDPostCASNOPNOPREADAPostCASWRITEANOPNOPNOPNOPNOPDQSDQSRL=tRTW(ReadtoWriteturnaroundtime)WL=RL=DQsDoutADoutADoutADoutADINADoutADoutADoutA从突发读命令到突发写命令的最小时间被定义为读到写的转换时间在BL=时是个时钟在BL=时是个时钟。无缝突发读操作:RL=,AL=,andCL=,BL=TTTTTTTTTCKCKCMDDQSDQSDQsPostCASREADANOPAL=PostCASREADBRL=NOPCL=NOPNOPNOPNOPNOPDoutADoutADoutADoutADoutBDoutBDoutB无缝的突发读操作可以通过在每隔一个时钟(BL=)或两个时钟(BL=)发布一个读命令来实现。只要簇被激活这种操作允许在同一簇内或不同的簇之间动作。DeviceOperationsDDRSDRAMDDQ读命令中断读操作突发的读操作只可以被另一个突发长度为位的突发读命令中断。任何其它的情况都不可以被中断。突发读中断时序示例:(CL=,AL=,RL=,BL=)CKCKCMDDQSDQSREADANOPREADBNOPNOPNOPNOPNOPNOPNOPDQsAAAABBBBBBBB注意:读突发中断只是在突发长度为时允许突发长度为时是禁止的。长度为个读突发操作只可以被另一个读命令所中断。读突发是不可以被写命令或者预充电命令所中断的。读突发中断只可以发生在从前的读命令发布了个时钟周期之后。任何其它的时序都是错误的。读突发中断可以发生在DRAM内的任何簇内。带自动预充电的读突发操作是不可以被中断的。读突发操作可以被另一个在自动预充电的读突发操作所中断。突发长度由模式寄存器来设定他们不一定就是实际的情况。例如,最小的读到预充电的时间是ALBL这里BL是在模式寄存器中设定的突发长度而不是实际的突发长度(实际的短因为被中断了)。突发写操作通过在时钟上升沿时保持CS,CAS和WE为低并且RAS为高可以发布突发写命令。同时的地址输入决定了突发操作开始的列地址。写延迟(WL)被定义为读延迟(RL)减区等于(ALCL)也就是从命令发布到第一个DQS上升沿的时钟数目。在数据脚DQ给出有效数据前一个时钟周期DQS脚被拉低。tDQSS的大小必须满足DQS的每一个上升沿同时钟周期的上升沿相关联。随后的数据都在DQS上升沿采样知道达到突发的长度(或者)。当突发结束之后任何加到DQ脚上的数据都将被忽略。突发操作结束之后的所有DQ信号都被忽略。从完成突发写操作到下一次的簇预充电命令被称做写恢复时间(WR)。DDRSDRAM管脚时序或者是单端的或者是差分的这一点由扩展模式寄存器的EMRS的“激活DQS”模式位来决定。在系统设计时差分模式有它的优点。测量DDRSDRAM管脚时序的方法根据是单端的还是差分的而不同。在单端模式下时序关系在DQS下降或上升到VREF的时候测量。在差分模式下时序关系在DQS和DQS相交的时候测量。这种时序上的差别在设计和描述的时候都要考虑到。注意当差分数据选通模式被EMRS禁止的时候DQS脚必须连一个K欧姆大小的电阻并接地以确保DDR的正确工作。DQSDQSDQSDQStDQSHtDQSLtWPREtWPSTVIH(ac)DVIL(ac)DVIH(dc)DVIL(dc

职业精品

(汽车)产品营销策划书范文.doc

HH牙膏营销方案策划书.doc

加班管理人力资源考勤管理系统方案.doc

物品采购管理制度-正式.doc

用户评论

0/200
    暂无评论
上传我的资料

精彩专题

相关资料换一换

资料评价:

/ 47
所需积分:5 立即下载

意见
反馈

返回
顶部