AD9834_cn官方中文版

Rev. C Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Speci�cations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2003–2011 Analog Devices, Inc. All rights reserved. 功能框图 12 ΣMUX MUX COMPARATOR MSB CAP/2.5VDVDDAGNDAVDD MCLK AD9834 FSYNC SCLK SDATA COMP IOUT IOUTB DGND REGULATOR REFOUT FS ADJUST VIN FSELECT 12-BIT PHASE0 REG 12-BIT PHASE1 REG SLEEP RESETPSELECT MUX MUX MUX SIGN BIT OUT VCC 2.5V ON-BOARD REFERENCE 16-BIT CONTROL REGISTER FULL-SCALE CONTROL 10-BIT DAC DIVIDED BY 2 SIN ROM PHASE ACCUMULATOR (28-BIT) 28-BIT FREQ0 REG 28-BIT FREQ1 REG SERIAL INTERFACE AND CONTROL LOGIC 02 70 5- 00 1 图1 20 mW功耗、2.3 V至5.5 V、 75 MHz的完整DDS AD9834 产品特性 窄带SFDR > 72 dB 2.3 V至5.5 V电源供电 输出频率高达37.5 MHz 正弦波输出/三角波输出 片上集成比较器 三线式SPI®接口 扩展温度范围：-40℃至+105℃ 省电选项 功耗：20 mW(3 V时) 20引脚TSSOP 应用 频率激励/波形发生 频率相位调谐和调制 低功耗RF/通信系统 液体和气流测量 传感器应用：接近度、运动和缺陷检测 测试与医疗设备 概述 AD9834是一款75 MHz、低功耗DDS器件，能够产生高性能正 弦波和三角波输出。其片内还集成一个比较器，支持产生 方波以用于时钟发生。当供电电压为3 V时，其功耗仅为 20 mW，非常适合对功耗要求严格的应用。 ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD9834提供相位调制和频率调制功能。频率寄存器为28 位；时钟速率为75 MHz，可以实现0.28 Hz的分辨率。同 样，时钟速率为1 MHz时，AD9834可以实现0.004 Hz的分 辨率。影响频率和相位调制的方法是通过串行接口加载寄 存器，然后通过软件或FSELECT/PSELECT引脚切换寄存 器。 AD9834通过一个三线式串行接口写入数据。该串行接口 能够以最高40 MHz的时钟速率工作，并且与DSP和微控制 器 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 兼容。 该器件采用2.3 V至5.5 V电源供电。模拟和数字部分彼此独 立，可以采用不同的电源供电；例如，AVDD可以是5 V， 而DVDD可以是3 V。 AD9834具有控制休眠的引脚(SLEEP)，支持从外部控制断 电模式。器件中不用的部分可以断电，以将功耗降至最 低。例如，在产生时钟输出时，可以关断DAC。 该器件采用20引脚TSSOP封装。 Administrator 矩形 Rev. C | Page 2 of 36 AD9834 目录 产品特性 ........................................................................................... 1 应用.................................................................................................... 1 概述.................................................................................................... 1 功能框图 ........................................................................................... 1 修订历史 ........................................................................................... 3 技术规格 ........................................................................................... 4 时序特性...................................................................................... 6 绝对最大额定值.............................................................................. 7 ESD警告....................................................................................... 7 引脚配置和功能描述 ..................................................................... 8 典型工作特性 ................................................................................ 10 术语.................................................................................................. 14 工作原理 ......................................................................................... 15 电路描述 ......................................................................................... 16 数控振荡器和相位调制器 ..................................................... 16 SIN ROM.................................................................................... 16 数模转换器(DAC) .................................................................. 16 比较器 ........................................................................................ 16 调节器 ........................................................................................ 17 输出顺从电压 ........................................................................... 17 功能描述 ......................................................................................... 18 串行接口.................................................................................... 18 AD9834上电 .............................................................................. 18 延迟 ............................................................................................ 18 控制寄存器 ............................................................................... 18 频率和相位寄存器 .................................................................. 20 写入频率寄存器....................................................................... 21 写入相位寄存器....................................................................... 21 RESET功能 ................................................................................ 21 SLEEP功能................................................................................. 21 SIGN BIT OUT引脚................................................................. 22 IOUT和IOUTB引脚 ................................................................ 22 应用信息 ......................................................................................... 23 接地和布局布线............................................................................ 26 与微处理器接口............................................................................ 27 AD9834与ADSP-21xx的接口................................................. 27 AD9834与68HC11/68L11的接口 .......................................... 27 AD9834与80C51/80L51的接口 ............................................. 28 AD9834与DSP56002的接口 ................................................... 28 评估板 ............................................................................................. 29 系统开发平台 ........................................................................... 29 AD9834与SPORT的接口 ........................................................ 29 XO与外部时钟 ......................................................................... 29 电源 ............................................................................................ 29 评估板原理图 ........................................................................... 30 评估板布局布线....................................................................... 32 外形尺寸 ......................................................................................... 35 订购指南.................................................................................... 35 Rev. C | Page 3 of 36 AD9834 修订历史 2011年2月—修订版B至修订版C 更改 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 1参数IDD............................................................................. 5 更改表4的FS ADJUST描述 ........................................................... 8 增加“输出顺从电压”部分 ........................................................... 17 更改图31 ......................................................................................... 23 更改图32 ......................................................................................... 24 删除“使用AD9834评估板”部分和“原型设计区域”部分 ...... 28 增加“系统开发平台”部分、“AD9834与SPORT的接口”部分、 图39和图40；重新排序 ............................................................... 29 更改“XO与外部时钟”部分和“电源”部分 ................................ 29 删除表19“材料 清单 安全隐患排查清单下载最新工程量清单计量规则下载程序清单下载家私清单下载送货清单下载 ”；重新排序 .............................................. 30 增加“评估板原理图”部分和图41 .............................................. 30 增加图42 ......................................................................................... 31 增加“评估板布局布线”部分和图43.......................................... 32 增加图44 ......................................................................................... 33 增加图45 ......................................................................................... 34 更改“订购指南” ............................................................................ 35 2010年4月—修订版A至修订版B 更改“比较器”部分 ........................................................................ 15 增加图28 ......................................................................................... 16 更改“串行接口”部分 .................................................................... 17 2006年8月—修订版0至修订版A 更新 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 .....................................................................................通篇 更改75 MHz完整DDS ..............................................................通篇 更改“特性”部分............................................................................... 1 更改表1 ............................................................................................. 4 更改表2 ............................................................................................. 6 更改表3 ............................................................................................. 8 增加图10；图号重新排序 ............................................................ 9 增加图16和图17；图号重新排序 ............................................. 10 更改表6 ........................................................................................... 19 更改“写入频率寄存器”部分....................................................... 20 更改图29 ......................................................................................... 21 更改表19 ......................................................................................... 30 更改图38 ......................................................................................... 28 2003年2月—修订版0：初始版 Rev. C | Page 4 of 36 表1. B级、C级1 参数2 最小值 典型值 最大值 单位 测试条件/注释 信号DAC规格 分辨率 10 Bits 更新速率 75 MSPS IOUT满量程 3 3.0 mA VOUT最大值 0.6 V VOUT最小值 30 mV 输出顺从电压4 0.8 V 直流精度 积分非线性 ±1 LSB 差分非线性 ±0.5 LSB DDS规格 动态规格 信噪比 55 60 dB fMCLK = 75 MHz, fOUT = fMCLK/4096 总谐波失真 −66 −56 dBc fMCLK = 75 MHz, fOUT = fMCLK/4096 无杂散动态范围(SFDR) 宽带(0至奈奎斯特频率) −60 −56 dBc fMCLK = 75 MHz, fOUT = fMCLK/75 窄带(±200 kHz) B级 −78 −67 dBc fMCLK = 50 MHz, fOUT = fMCLK/50 C级 −74 −65 dBc fMCLK = 75 MHz, fOUT = fMCLK/75 时钟馈通 −50 dBc 唤醒时间 1 ms 比较器 输入电压范围 1 V p-p 内部交流耦合 输入电容 10 pF 输入高通滤波器截止频率 4 MHz 输入直流电阻 5 MΩ 输入漏电流 10 输出缓冲 输出上升/下降时间 12 ns 使用15 pF负载 输出抖动 120 ps rms 3 MHz正弦波，0.6 V p-p 基准电压源 内部基准电压 1.12 1.18 1.24 V REFOUT输出阻抗5 1 kΩ 基准电压源温度系数 100 ppm/°C 逻辑输入 输入高电压VINH 1.7 V 2.3 V至2.7 V电源 2.0 V 2.7 V至3.6 V电源 2.8 V 4.5 V至5.5 V电源 输入低电压VINL 0.6 V 2.3 V至2.7 V电源 0.7 V 2.7 V至3.6 V电源 0.8 V 4.5 V至5.5 V电源 输入电流IINH/IINL 10 µA 输入电容CIN 3 pF AD9834 技术规格 除非另有说明，VDD = 2.3 V至5.5 V，AGND = DGND = 0 V，TA = TMIN至TMAX，RSET = 6.8 kΩ，RLOAD = 200 Ω(对于IOUT和IOUTB)。 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Administrator 高亮 Rev. C | Page 5 of 36 电源 AVDD 2.3 5.5 V fMCLK = 75 MHz, fOUT = fMCLK/4096 DVDD 2.3 5.5 V IAA6 3.8 5 mA IDD6 B级 2.0 3 mA 与IDD代码相关(见图8) C级 2.7 3.7 mA 与IDD代码相关(见图8) IAA + IDD6 B级 5.8 8 mA C级 6.5 8.7 mA 低功耗休眠模式 B级 0.5 mA DAC关断，MCLK运行 C级 0.6 mA DAC关断，MCLK运行 RSET 6.8kΩ IOUT12 10-BIT DAC 20pF FS ADJUST AD9834 REGULATOR 100nF CAP/2.5V 10nF REFOUT COMP 10nF AVDD SIN ROM RLOAD 200Ω ON-BOARD REFERENCE FULL-SCALE CONTROL 02 70 5- 00 2 图2. 用于测试规格的测试电路 AD9834 B级、C级1 参数2 最小值 典型值 最大值 单位 测试条件/注释 1 B级：MCLK = 50 MHz；C级：MCLK = 75 MHz。对于未指定器件等级的技术规格，相关值同时适用于这两种等级器件。 2 工作温度范围如下：B、C版本：−40°C至+105℃；典型规格在25℃条件下测得。 3 为了符合合规要求，指定负载为200 Ω时，IOUT满量程不应超过4 mA。 4 通过设计保证。 5 REFOUT为源电流时适用。REFOUT为吸电流时阻抗更高。 6 在数字输入处于静态且等于0 V或DVDD时测得。 Administrator 高亮 Administrator 高亮 Rev. C | Page 6 of 36 表2. 参数1 在TMIN至TMAX时的限值 单位 测试条件/注释 t1 20/13.33 ns(最小值) MCLK周期：50 MHz/75 MHz t2 8/6 ns(最小值) MCLK高电平持续时间：50 MHz/75 MHz t3 8/6 ns(最小值) MCLK低电平持续时间：50 MHz/75 MHz t4 25 ns(最小值) SCLK周期 t5 10 ns(最小值) SCLK高电平持续时间 t6 10 ns(最小值) SCLK低电平持续时间 t7 5 ns(最小值) FSYNC到SCLK下降沿建立时间 t8 MIN 10 ns(最小值) FSYNC到SCLK保持时间 t8 MAX t4 − 5 ns(最大值) t9 5 ns(最小值) 数据建立时间 t10 3 ns(最小值) 数据保持时间 t11 8 ns(最小值) MCLK上升沿之前FSELECT、PSELECT建立时间 t11A 8 ns(最小值) MCLK上升沿之后FSELECT、PSELECT建立时间 t12 5 ns(最小值) SCLK高电平到FSYNC下降沿建立时间 1 通过设计保证，但未经生产测试。 时序图 MCLK t1 t3 t2 02 70 5- 00 3 图3. 主时钟 FSELECT, PSELECT VALID DATA VALID DATA VALID DATA MCLK t11At11 02 70 5- 00 4 图4. 控制时序 D0 SCLK FSYNC SDATA D15 D14 D2 D1 D15 D14 t12 t7 t6 t8 t5 t4 t9 t10 02 70 5- 00 5 图5. 串行时序 AD9834 时序特性 除非另有说明，DVDD = 2.3 V至5.5 V，AGND = DGND = 0 V。 Administrator 高亮 Administrator 矩形 Administrator 椭圆 Administrator 高亮 Administrator 高亮 Administrator 矩形 Administrator 高亮 Rev. C | Page 7 of 36 表3. 参数 额定值 AVDD至AGND −0.3 V至+6 V DVDD至DGND −0.3 V至+6 V AVDD至DVDD −0.3 V至+0.3 V AGND至DGND −0.3 V至+0.3 V CAP/2.5V 2.75 V 数字I/O电压至DGND −0.3 V至DVDD + 0.3 V 模拟I/O电压至AGND −0.3 V至AVDD + 0.3 V 工作温度范围 工业(B级) −40°C至+105°C 存储温度范围 −65°C至+150°C 最高结温 150°C TSSOP封装 θJA热阻 143°C/W θJC热阻 45°C/W 引脚温度，焊接(10秒) 300°C IR回流焊峰值温度 220°C 回流焊(无铅) 峰值温度 260°C (+0/–5) 峰值温度时间 10秒至40秒 AD9834 绝对最大额定值 除非另有说明，TA = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 Rev. C | Page 8 of 36 引脚配置和功能描述 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 REFOUT COMP AVDD DGND CAP/2.5V DVDD FS ADJUST IOUT AGND VIN SCLK FSYNC SIGN BIT OUT PSELECT FSELECT MCLK RESET SLEEP SDATA IOUTB AD9834 TOP VIEW (Not to Scale) 02 70 5- 00 6 图6. 引脚配置 表4. 引脚功能描述 引脚编号 引脚名称 描述 模拟信号和基准电压源 1 FS ADJUST IOUT FULL SCALE = 18 × FSADJUST/RSET FSADJUST = 1.15 V(标称值)，RSET = 6.8 kΩ(典型值)。 2 REFOUT 基准电压输出。AD9834通过此引脚提供1.20 V内部基准电压源。 3 COMP DAC偏置引脚。此引脚用于对DAC偏置电压进行去耦。 17 VIN 19, 20 IOUT, IOUTB 电源 4 AVDD 模拟部分的正电源。AVDD的值范围为2.3 V至5.5 V。应在AVDD和AGND之间连接一个0.1 μF去耦电容。 5 DVDD 6 CAP/2.5V 7 DGND 数字地。 18 AGND 模拟地。 数字接口和控制 8 MCLK 9 FSELECT 10 PSELECT 11 RESET 12 SLEEP AD9834 满量程调整控制。此引脚和AGND之间连接一个电阻(RSET)，从而决定满量程DAC电流的幅度。RSET与满量程电 流之间的关系如下： 比较器输入。可利用比较器从正弦DAC输出产生方波。DAC输出应经过适当滤波，然后再施加于比较器，以 改善抖动性能。当控制寄存器中的Bit OPBITEN和Bit SIGN/PIB置1时，比较器输入端连接到VIN。 电流输出。这是高阻抗电流源。应在IOUT和AGND之间连接一个标称值为200 Ω的负载电阻。IOUTB最好应通 过一个大小为200 Ω的外部负载电阻连接到AGND，但也可直接与AGND相连。此外还建议通过一个20 pF电容 连接到AGND，以防止出现时钟馈通。 数字部分的正电源。DVDD的值范围为2.3 V至5.5 V。应在DVDD和DGND之间连接一个0.1 μF去耦电容。 数字电路采用2.5 V电源供电。当DVDD超过2.7 V时，此2.5 V利用片内调节器从DVDD产生。该调节器需要在 CAP/2.5 V至DGND之间连接一个典型值为100 nF的去耦电容。如果DVDD小于或等于2.7 V，则CAP/2.5 V应与 DVDD直接相连。 数字时钟输入。DDS输出频率是MCLK频率的一个分数，分数的分子是二进制数。输出频率精度和相位噪声均 由此时钟决定。 频率选择输入。FSELECT控制相位累加器中使用的具体频率寄存器(FREQ0或FREQ1)。可使用引脚FSELECT或Bit FSEL来选择要使用的频率寄存器。使用Bit FSEL来选择频率寄存器时，FSELECT引脚应与CMOS高电平或低电平 相连。 相位选择输入。PSELECT控制将增加到相位累加器输出的具体相位寄存器(PHASE0或PHASE1)。可使用引脚 PSELECT或Bit PSEL来选择要使用的相位寄存器。当相位寄存器由Bit PSEL控制时，PSELECT引脚应与CMOS高电 平或低电平相连。 高电平有效数字输入。RESET可使相应的内部寄存器复位至0，以提供中间电平的模拟输出。RESET不影响任 何可寻址寄存器。 高电平有效数字输入。当此引脚处于高电平时，DAC关断。此引脚功能与控制位SLEEP12相同。 Rev. C | Page 9 of 36 引脚编号 引脚名称 描述 13 SDATA 串行数据输入。16位串行数据字施加于此输入。 14 SCLK 串行时钟输入。数据在每个SCLK下降沿逐个输入AD9834。 15 FSYNC 16 SIGN BIT OUT AD9834 低电平有效控制输入。这是输入数据的帧同步信号。当FSYNC变为低电平时，即告知内部逻辑，正在向器件 中载入新数据字。 逻辑输出。比较器输出通过此引脚提供，或者可通过此引脚输出NCO的MSB。通过将控制寄存器中的Bit OPBITEN置1，可使能此输出引脚。Bit SIGN/PIB确定通过该引脚输出的是比较器输出还是NCO的MSB。 Administrator 高亮 Rev. C | Page 10 of 36 典型性能参数 MCLK FREQUENCY (MHz) 4.0 0 0 75 5V 3V TA = 25°C I D D ( m A ) 3.5 3.0 2.5 2.0 1.5 1.0 0.5 15 30 45 60 02 70 5- 00 7 图7. 典型功耗(IDD)与MCLK频率的关系 4.0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 fOUT (Hz) I D D ( m A ) TA = 25°C 5V 3V 100 1k 10k 100k 1M 10M 100M 02 70 5- 00 8 图8. 典型IDD与fOUT的关系(fMCLK = 50 MHz) MCLK FREQUENCY (MHz) S F D R ( d B c) –65 –60 –90 –70 –75 –80 –85 AVDD = DVDD = 3V TA = 25°C SFDR dB MCLK/50 SFDR dB MCLK/7 0 15 30 45 60 75 02 70 5- 00 9 图9. 窄带SFDR与MCLK频率的关系 0 –10 –20 –30 –40 –50 –60 –70 –80 MCLK FREQUENCY (MHz) S F D R ( d B c) 0 10 20 30 40 50 60 70 fOUT = 1MHz SFDR dB MCLK/7 AVDD = DVDD = 3V TA = 25°C 02 70 5- 01 0 图10. 宽带SFDR与MCLK频率的关系 S F D R ( d B c) 0 –40 –80 –50 –60 –70 –10 –20 –30 50MHz CLOCK 30MHz CLOCK AVDD = DVDD = 3V TA = 25°C fOUT/fMCLK 0.001 0.01 0.1 1.0 10 100 02 70 5- 01 1 图11. 不同MCLK频率条件下宽带SFDR与fOUT/fMCLK的关系 MCLK FREQUENCY (MHz) S N R ( d B ) –60 –65 –70 –50 –55 –40 –45 1.0 5.0 10.0 12.5 25.0 50.0 TA = 25°C AVDD = DVDD = 3V fOUT = MCLK/4096 02 70 5- 01 2 图12. SNR与MCLK频率的关系 AD9834 Administrator 高亮 Rev. C | Page 11 of 36 500 1000 700 650 600 550 850 750 800 900 950 5.5V 2.3V TEMPERATURE (°C) –40 25 105 W A K E -U P T IM E ( µ s) 02 70 5- 01 3 图13. 唤醒时间与温度的关系 1.150 1.125 1.100 1.175 1.200 1.250 1.225 TEMPERATURE (°C) V (R E F O U T ) (V ) LOWER RANGE UPPER RANGE –40 25 105 02 70 5- 01 4 图14. VREFOUT与温度的关系 FREQUENCY (Hz) (d B c/ H z) –150 –110 –100 –120 –130 –140 –160 AVDD = DVDD = 5V TA = 25°C 100 1k 10k 100k 200k 02 70 5- 01 5 图15. 输出相位噪声(fOUT = 2 MHz，MCLK = 50 MHz) 0.20 0 –40 –20 0 20 40 60 80 100 02 70 5- 03 7 TEMPERATURE (°C) D V D D ( V ) 0.18 0.16 0.14 0.12 0.10 0.08 0.06 0.04 0.02 DVDD = 3.3V DVDD = 5.5V DVDD = 2.3V 图16. SIGN BIT OUT低电平(ISINK = 1 mA) 5.5 1.5 –40 –20 0 20 40 60 80 100 02 70 5- 03 8 TEMPERATURE (°C) D V D D ( V ) 5.0 4.5 4.0 3.5 3.0 2.5 2.0 DVDD = 2.3V DVDD = 2.7V DVDD = 3.3V DVDD = 4.5V DVDD = 5.5V 图17. SIGN BIT OUT高电平(ISINK = 1 mA) FREQUENCY (Hz) (d B ) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 RWB 100 ST 100 SECVWB 30 0 100k 02 70 5- 01 6 图18. fMCLK = 10 MHz；fOUT = 2.4 kHz，频率字 = 000FBA9 AD9834 Rev. C | Page 12 of 36 FREQUENCY (Hz) (d B ) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 0 5M RWB 1k ST 50 SECVWB 300 02 70 5- 01 7 图19. fMCLK = 10 MHz；fOUT = 1.43 MHz = fMCLK/7， 频率字 = 2492492 FREQUENCY (Hz) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 50 M RWB 1k ST 50 SECVWB 300 (d B ) 02 70 5- 01 8 图20. fMCLK = 10 MHz；fOUT = 3.33 MHz = fMCLK/3， 频率字 = 5555555 FREQUENCY (Hz) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 0 160k RWB 100 ST 200 SECVWB 30 (d B ) 02 70 5- 01 9 图21. fMCLK = 50 MHz；fOUT = 12 kHz，频率字 = 000FBA9 FREQUENCY (Hz) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 10 RWB 100 ST 200 SECVWB 300 .6M (d B ) 02 70 5- 02 0 图22. fMCLK = 50 MHz；fOUT = 120 kHz，频率字 = 009D496 FREQUENCY (Hz) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 20 RWB 1k ST 200 SECVWB 300 5M (d B ) 02 70 5- 02 1 图23. fMCLK = 50 MHz；fOUT = 1.2 MHz，频率字 = 0624DD3 FREQUENCY (Hz) (d B ) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 0 25M RWB 1k ST 200 SECVWB 300 02 70 5- 02 2 图24. fMCLK = 50 MHz；fOUT = 4.8 MHz，频率字 = 189374C AD9834 Rev. C | Page 13 of 36 FREQUENCY (Hz) (d B ) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 0 25M RWB 1k ST 200 SECVWB 300 02 70 5- 02 3 图25. fMCLK = 50 MHz；fOUT = 7.143 MHz = fMCLK/7， 频率字 = 2492492 FREQUENCY (Hz) (d B ) 0 –20 –50 –90 –100 –80 –70 –60 –40 –30 –10 0 25M RWB 1k ST 200 SECVWB 300 02 70 5- 02 4 图26. fMCLK = 50 MHz；fOUT = 16.667 MHz = fMCLK/3， 频率字 = 5555555 AD9834 Rev. C | Page 14 of 36 AD9834 术语 积分非线性(INL) 转换结果编码偏离通过其传递函数端点的直线的最大偏 差。传递函数端点是指，在零点位置比第一个编码的跃变 点低0.5 LSB的点(000 … 00至000 … 01)，以及在满刻度位置 比最后一个编码的跃变点高0.5 LSB的点(111..10到111..11)。 误差用LSB表示。 差分非线性(DNL) DNL指DAC中两个相邻码之间所测得变化值与理想的1 LSB 变化值之间的差异。最大±1 LSB的额定DNL可确保单调性。 输出顺从电压 输出顺从电压是指保证规格要求情况下可在DAC的输出端 产生的最大电压。当产生的电压大于输出顺从电压额定值 时，AD9834可能无法达到数据手册所述的额定性能。 无杂散动态范围(SFDR) DDS器件的输出中不仅有目标频率，而且有基波频率的谐 波和这些频率的镜像。SFDR与目标频段中存在的最大杂 散或谐波相关。宽带SFDR指0 Hz至奈奎斯特带宽范围内的 最大谐波或杂散的幅度与基波频率的幅度之比。窄带 SFDR指±200 kHz带宽范围内最大杂散或谐波的幅度相对于 基波频率幅度的衰减程度。 总谐波失真(THD) THD指所有谐波均方根和与基波均方根值的比值。对于 AD9834，THD定义为 其中：V1是基波幅度的均方根值；V2、V3、V4、V5和V6是 二次谐波到六次谐波的幅度均方根值。 信噪比(SNR) SNR指输出信号测量结果的均方根值与奈奎斯特频率以下 除谐波和直流外的所有其它频谱成分的均方根和之比，用 分贝(dB)表示。 时钟馈通 从MCLK输入到模拟输出会出现一些馈通。时钟馈通是指 AD9834输出频谱中MCLK信号的幅度与基波频率之比。 Administrator 高亮 Administrator 高亮 Administrator 下划线 Rev. C | Page 15 of 36 MAGNITUDE PHASE +1 0 –1 2p 0 2π