北京工业大学耿丹学院
信息工程系
课设实验
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
学期 2010-2011第1学期
课程名称 数字逻辑电路
专 业 计算机科学与技术
班 级 计科09-3 班
学生姓名 吴晓骁
学生学号 090201305
学生成绩
指导教师 许怡生
四路多路智能抢答器
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
前言
关于这次设计的用于多人竞赛抢答的器件,在现实生活中很常见,尤其是在随着各种智益电视节目的不断发展,越来越多的竞赛抢答器被用在了其中,这种抢答器的好处是不仅能够锻炼参赛选手的反应能力,而且能增加节目现场的紧张、活跃气氛,让观众看得更有情趣。可见抢答器在现实生活中确实很实用,运用前景非常广泛。
在知识竞赛中,特别是做抢答题时,在抢答过程中,为了知道哪一组或哪一位选手先答题,必须要有一个系统来完成这个任务。如果在抢答中,只靠人的视觉是很难判断出哪组先答题。这次设计就是用几个触发器以及三极管巧妙的设计抢答器,使以上问题得以解决,即使两组的抢答时间相差几微秒,也可分辨出哪组优先答题。本文主要介绍了抢答器的工作原理及设计,以及它的实际用途。
目录
前言 2
一、实验目的 3
二、实验要求 4
三、设计思路 4
四、电路设计 4
五、电路分析 6
方案
气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载
一(采用) 6
1.抢答器 6
2.计时器 6
方案二(未采用) 7
1. 抢答电路的设计 7
2.定时电路的设计 8
3. 时序控制电路的设计 10
4.整机电路 11
五、安装与调试 12
六、收获 12
一、实验目的
1.学习智力竞赛抢答器电路的工作原理。
2.学习综合数字电子电路的设计、实现和调试方法。
二、实验要求
1.课题名称。
2.设计任务和要求。
3.设计方案的选择(多个方案比较)、各单元电路的原理和它们工作的原理以及计算说明。元器件的参数,使用方法,引脚等加以说明。
4.重点
总结
初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf
调试过程中出现的问题、现象及分析故障的原因。并采取解决问题的方法和手段。整理记录的数据,分析结果。
5、收获体会存在问题呵进一步的改进意见等。
三、设计思路
可将整个系统分为三个主要模块:抢答鉴别模块QDJB;抢答计时模块JSQ,如图所示:
JSXS1
JSXS0
四、电路设计
电路设计要求
1. 抢答器参加者分为4组,每组序号分别为1、2、3、4,按键sb0~sb3份别对应4个组,抢答者按动本组按钮,组号立即在led显示器上显示,同时封锁其他组的按键信号。
2. 系统设置外部清除器,按动清除器,led显示器自动清零灭灯。
3. 抢答器具有数据锁存和显示功能。抢答开始后,若有选手按动抢答器,该组选手编号立即锁存,并在抢答器上显示该编号,同时扬声器给吃音响提示,封锁输入编号电路,禁止其他选手抢答。抢答选手的标号一直保持到主持人将系统清零为止。
4. 抢答器具有定时功能抢答的功能,当主持人按下开始按钮后,定时器开始计时,显示时间,若无人抢答,记时到30秒时,扬声器发出声响,声响持续一秒。若参赛选手在30秒内有人抢答,扬声器响起,同时led灯亮,并保持到主持人将系统清零。
5. 可用555定时器呵一定数值的电阻 和电容产生1KHz的脉冲,作为触发器的clk信号。在经分频器输出秒脉冲作为定时计数器的clk信号。
五、电路分析
方案一(采用)
1.抢答器
1、 抢答器原理:
这个电路由两个74ls74组成,有4个开关k1~k4作为抢答,k5作为主持人控制键,其工作原理是:当主持人控制开关处于“清除”位置时,触发器的R端为低电平,输出端(k1~k4)全部为低电平。当主持人控制开关处于“开始”位置时,
无人抢答时,,在555定时器电路产生时钟脉冲作用下此时送给CLK端不再有脉冲信号,其他抢答者再按下按钮也不起作用,从而实现了抢答。
2.计时器
计时器原理:
当主持人拨到“开始”时,计数器开始减法计数工作,并将时间显示在数码显示管上,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时到“0”时,输出低电平到时序控制电路,控制报警电路报警,同时以后选手抢答无效。
3.完整电路
方案二(未采用)
1. 抢答电路的设计
抢答电路的功能有两个:一是能分辨出选手按键的先后,并锁存优先抢答者的编号,供译码显示电路用;二是要使其他选手的按键操作无效。这里选用优先编码器74LS148和RS锁存器74LS279完成上述功能,其电路图如图2所示。
图2 抢答电路
其工作原理是:当主持人控制开关处于“清除”位置时,RS触发器的R端为低电平,输出端(4Q~1Q)全部为低电平。于是74LS48的BI=0,显示器灭灯;74LS148的选通输入端ST=0,74LS148处于工作状态,此时锁存电路不工作,当主持人开关拨到“开始”位置时,优先编码电路和锁存电路同时处于工作状态,即抢答器处于等待状态,等待输入端I7~~I0输入信号,当有选手将键按下时(如按下S4),74LS148的输出Y2Y1Y0=011,YEX=0,经RS锁存器后,CTR=1,BI=1,74LS279处于工作状态,4Q3Q2Q=100,经74LS48译码后,显示器显示出“4”,此外,CTR=1,使74LS148
ST端为高电平,74LS148处于禁止工作的状态,封锁的其他按键的输入。当按下的键松开后,74LS148的YEX为高电平,但由于CTR维持高电平不变,所以74LS148仍处于禁止工作状态,其他按键的输入信号不会被接受,这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后,有主持人操作控制开关S,使抢答电路复位,进行下一轮的抢答
2.定时电路的设计
节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟有秒脉冲电路提供。计数器是一个用以实现计数功能的时序逻辑部件,它不仅可以用来对脉冲进行计数,还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分有:同步计数器和异步计数器;根据计数进制的不同分为:二进制、十进制和任意进制计数器 ;根据计数的增减趋势分为:加法、减法和可逆计数器;还有可预置数和可编程功能计数器等。目前,TTL和CMOS集成计数器都有较齐全的品种。使用者只需借助于器件手册提供的功能表和引脚排列图,就能正确地运用这些器件。
74LS192是同步十进制可逆计数器,其逻辑符号和引脚排列如图3(a)、(b)所示。
图3 74LS192芯片引脚
74LS192具有下述功能:
①异步清零:CR=1,Q3Q2Q1Q0=0000
②异步置数:CR=0,=0,Q3Q2Q1Q0=D3D2D1D0
③保持: CR=0,=1,CPU=CPD=1,Q3Q2Q1Q0保持原态
④加计数:CR=0, =1,CPU=CP,CPD=1,Q3Q2Q1Q0按加法规律计数
⑤减计数:CR=0, =1,CPU=1,CPD= CP,Q3Q2Q1Q0按减法规矩。
利用集成计数器芯片可方便地构成任意(N)进制计数器。
方法:①反馈归零法:是利用计数器清零端的清零作用,截取数过程中的某一个中间状态控制清零端,使计数器由此状态返到零重新开始计数。把模数大的计数器改成模数小的计数器。
关键:是清零信号的选择与芯片的清零方式有关。异步清零方式以N作为清零信号或反馈识别码,其有效循环状态为0~N-1;同步清零方式以N-1作为反馈识别码,其有效循环状态为0~N-1。还要注意清零端的有效电平,以确定用与门还是与非门来引导。
②反馈置数法:是利用具有置数功能的计数器,截取从Nb到Na之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到Na时,由Na构成的反馈信号提供置数指令,由于事先将并行置数数据输入端置成了Nb的状态,所以置数指令到来时,计数器输出端被置成Nb,再来计数脉冲,计数器在Nb基础上继数直至Na,又进行新一轮置数、计数。
关键:是反馈识别码的确定与芯片的置数方式有关。异步置数方式为Na =Nb+N作为反馈识别码,其有效循环状态为Nb~Na;同步置数方式以Na =Nb+N-1作为反馈识别码,其有效循环状态为Nb~Na。还要注意置数端的有效电平,以确定用与门还是与非门来引导。
原理及设计:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图7所示。两块74LS192实现减法计数,通过译码电路74LS48显示到数码管上,其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数,由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路
对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。按键弹起后,计数器开始减法计数工作,并将时间显示在共阴极七段数码显示管DPY_7-SEG 上,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到时, 输出低电平到时序控制电路,控制报警电路报警,同时以后选手抢答无效。下面结合图7具体讲一下标准秒脉冲产生电路的原理。结合图7,图中电容C的放电时间和充电时间分别为1秒 。
于是从NE555的3端输出的脉冲的频率为 50HZ,结合我们的实际经验及考虑到元器件的成本,我们选择的电阻值为R1=15K,R2=68K,C=10uF,代入到上式中即得 ,即秒脉冲。
3. 时序控制电路的设计
时序控制电路是抢答器设计的关键,它要完成以下三项功能:
①主持人将控制开关拨到"开始"位置时,抢答电路和定时电路进人正常抢答工作状态。
②当在规定时间内有选手抢答,此时要求抢答器停止工作并封锁输入,并显示抢答时间,即74HC390停止计数,此时用抢答电路中的1Q输出信号通过定时电路的控制电路控制CPD时钟信号的输入。
③规定时间到,抢答部分无效,74LS148封锁输入,这里用锁存的BO低电平信号通过抢答电路的控制电路控制74LS148的ST端,使ST=1;同时定时电路停止计数并显示数字0。
根据图2与定时器的功能要求,下面是具体的控制电路部分:
(其中W是图2中的锁存输出信号)
图5 定时和抢答电路的时序控制电路
其工作原理是:主持人控制开关从“清除”位置拨到“开始”位置时,来自抢答电路中RS锁存器的输出1Q=0,经G3反相,A=1,则从555输出端来的时钟信号CP能加到74HC390的CP0时钟输入端,定时电路进行加计时。同时,在定时时间未到时,则W=1,门G2的输出 =0,使 74LS148处于正常工作状态,从而实现功能①的要求。当选手在定时时间内按动抢答键时,1Q=1,经 G3反相, A=0,封锁 CP信号,定时器处于保持工作状态;同时,门G2的输出 =1,74LS148处于禁止工作状态,从而实现功能②的要求。当定时时间到时,则"定时到信号"为0,经图5锁存W =1,74LS148处于禁止工作状态,禁止选手进行抢答。同时, 门G1处于关门状态,封锁 CP信号,使定时电路保持0状态不变,实现了功能③。
4.整机电路
五、安装与调试
本设计先采用分块调试法,再使用整机调试法。按照功能,本电路可分为3个模块,按照信号流向,依次为:脉冲发生器、预置定时电路、抢答电路。时序电路则贯穿整个方案。由于单元电路是分别由个人负责完成的,所以首先进行各个模块的调试。
1.调试准备—检查电路
在通电调试之前,必须认真检查电路连线是否正确,对照电路图按照一定顺序逐级检测,特别要注意电源是否接错,电源与地是否有短接,二极管是否接反,轻轻拨一拨元器件,
2.通电观察
一定要调试好电源值为5V,才能给电路通电。电源接通后首先保证安全,观察电路中是否有冒烟、起火等现象。如果有,应立即断电,故障排除后继续通电,并注意观察各器件引脚电压是否正常。
5.整机调试
整机调试实际是分块调试的一部分,主要检查时序电路是否能正常工作。将各部分电路连接起来,时序电路的各个输入端与相应模块的输出端相连。注意接线不得有误,接入电源,使脉冲发生电路正常工作,预置定时电路的输入端输入预置时间,超过预置时间后看报警电路能否正常工作。在抢答电路中按下按钮,再按下另一按钮,看总体电路的工作情况。观察发光二极管是否按要求进行亮暗变化。如不能顺利完成以上功能,则应认真检查时序逻辑电路的连接及功能设计是否有误并作出相应调整。
六、收获
通过一段时间的抢答器的设计,增长了许多的知识,知道了做好一件事是并不是想象中那么简单,不是知道了书本中老师教的东西就可以做好,事实不是想象中那样的完美,在现实中有许多预料不到的困难在等着你,有时候都令人崩溃了,某些时候都无离头似的瞎忙活,不过从中间学会了坚持。
在这一个学期里,把整本《数字电子技术》的知识都融进了抢答器的设计中,让零散的东西变成了一个有机的整体。
在这一个学期里,我了解了实际动手操作和理论相结合的重要性,在老师的耐心帮助下,自己的认真努力下,最终得到圆满。
经过这次的课程设计让我受益匪浅!
其一,我们必须掌握一些必备的常识,比如,三极管引脚的判定以及电阻值的判定。
其二,我们必须用科学的态度对待我们在实验中所遇到的问题不能以“人品之类”话而敷衍过,应该以作为一个工程人员应用的素质去面对,发现问题,解决问题。在实验时应保持冷静,测试有条理。遵循物质客观规律,不随便改写实验数据。
其三,自己平时要多动手、多动脑,这样当问题来临时你就不会手忙脚乱。该多画就多画些,比如,那些PCB板的制作就应该多画些。以便能增加你对该软件的熟练度。用起来称心如意,这样就不会浪费时间。再如,在焊接导线时,应区别不同类型的导线用不同类型的焊接方法及焊接的先与后顺序。如果你不懂那些,你就会出现很大笑话。
其四,要注意试验安全,不要轻易地尝试不安全接法。在做设计时必须讲求产品的实用性及美观性。这就要求我们对所需器件进行合理布置。
团结就是力量,在做设计的过程中我们必须讲究团队精神,各施其职。这样就能起到事半功倍的作用,毕竟一根筷子易折断,一个巴掌拍不响。面对一个课题必须严肃而认真地对待,作为一名电类专业的学生必须多参加一些动手制作活动来提高自己的动手能力。