单片机学习注意

单片机学习注意 你将来准备要做什么，你的目标是什么。] 其实从事什么行业不重要，重要的是你能否成为这个行业的精英～～ 如果这个问题解决了， 那你的人生已经成功了一半。记住先解决目标: 因为你不知道自己努力的方向，加油是没有用的。人的潜能是无限的， 但人的精力是有限的，不可能所有的事情你都去尝试一下～～也没那个 必要～～ 其实大家所谓的 “研发”，通常是基于技术，即我掌握什么技术， 然后基于此项技术来做产品。而不是通过市场调研-顾客需求分析-产品 定位-产品研发-产品化-商业化，这是不太适合未来趋势的。也就是现在 市场上恶性竞争，企业亏损的主要原因之一。对于你个人来讲重要的是 你自己的定位，如果你真的很想在技术方面发展，还是要定一个方向，一个领域。电子领域太宽了，不可能学的全的，至少我个人认为。 就具体技术来讲: 1、51架构你必须非常、非常、非常的熟悉，我指的不是会用，而是真正 的精通～～～～～ 因为所有的微处理器、控制器都是一通百通的东西，熟悉其中一种，其他 便很快上手。 2、模拟电路方面通常是大家的弱项，但电源电路、小信号放大电路、小信号处理电路一定要掌握。 3、系统和现场干扰处理方面要重点花精力，可以建立你的优势。 4、语言方面不用学习太多的东西，非常熟悉 c 语言和某种汇编即可，万不可求新～～ 5、软件方面建议你用一下 ucos ，自己亲手移植一下，重点是理解其运行机制 和系统架构。不建议用wince、vxworks或qnx入门～～ 6、工具方面:protel 要非常熟悉，我指的是每一个模块，不只是 sch 和 pcb。 uml工具要关注一下，其他用到什么学什么即可。不必求新～～ 7、器件方面:arm 尤其要关注一下，模块:lcd方面要熟悉，至少单色、伪彩 和TFT～～ 其他常规器件最好能记住功能和常规参数。 8、项目管理方面平时要多积累、多总结一下，抽时间了解一下市场营销方面和管理方面。 9、忘掉学校里学的东西，开启你的大脑，发挥你的想象～～～脚踏实地，创新、创新再创新～～ 10、其他:凝聚你的焦点，保持你的热情，生活、工作、学习，。。。。。。 高速板4层以上布线总结 1、 3点以上连线,尽量让线依次通过各点,便于测试,线长尽量短,如下图:按前一种:: 2、 引脚之间尽量不要放线,特别是集成电路引脚之间和周围。 3、 不同层之间的线尽量不要平行,以免形成实际上的电容。 4、 布线尽量是直线,或45度折线,避免产生电磁辐射。 5、 地线、电源线至少10-15mil以上:对逻辑电路:。 6、 尽量让铺地多义线连在一起,增大接地面积。线与线之间尽量整齐。 7、 注意元件排放均匀,以便安装、插件、焊接操作。文字排放在当前字符层,位置合理,注意朝向,避免被遮挡,便于生产。 8、 元件排放多考虑结构,贴片元件有正负极应在封装和最后标明,避免空间冲突。 9、 目前印制板可作4—5mil的布线,但通常作6mil线宽,8mil线距,12/20mil焊盘。布线应考虑灌入电流等的影响。 10、功能块元件尽量放在一起,斑马条等LCD附近元件不能*之太近。 11、过孔要涂绿油:置为负一倍值:。 12、电池座下最好不要放置焊盘、过空等,PAD和VIL尺寸合理。 13、布线完成后要仔细检查每一个联线:包括NETLABLE:是否真的连接上:可用点亮法:。 14、振荡电路元件尽量*近IC,振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。 15、多考虑加固、挖空放元件等多种方式,避免辐射源过多。 16、设计流程:A:设计原理图;B:确认原理;C:检查电器连接是否完全;D:检查是否封装所有元件,是否尺寸正确;E:放置元件;F:检查元件位置是否合理:可打印1:1图比较:;G:可先布地线和电源线;H:检查有无飞线:可关掉除飞线层外其他层:;I:优化布线;J:再检查布线完整性;K:比较网络表,查有无遗漏;L:规则校验,有无不应该的错误标号;M:文字说明整理;N:添加制板标志性文字说明;O:综合性检查。 年初到现在，接触DSP已经半年了，由于公司没有人指导，做了这么久都没出什么大的成果，也走了不少的弯路。以前做单片机用C编过一些程序，个人觉得还可 以。现在看来也只是在吃以前在学校里面一些C语言皮毛的老本，加上一些网上说的所谓的技巧什么的结合以前汇编的经验做了一些针对处理器的优化而已，实在 “鸡肋”得很。很多东西都没有接触应用到。 直到接触到DSP，由于使用TI的库文件例程的缘故，对结构体，联合体等有了进一步的了解，也对一个工程变量的使用有了更深的认识。下面对谈谈对DSP C刚入门者的一些建议: 1.DSP 程序的定位配置,,,CMD文件，要求熟悉DSP的存储器结构。这一部分对接触硬件多一些的新手很容易，其实也就是配置一般的C语言编译器的一部分，比如 AVR单片机的头文件，cpu选择等在DSP中就是这一部分完成。另外还要注意TI例程中对加密位，看门狗的处理。 2.当然是C语言的一些基础了:运算符，优先级，几个基本流程控制语句。这些无论是什么C平台运行都一样的，基础中的基础。但是也很容易因为这些基础的简单的问题，导致一些很郁闷的结果。也是因为对这些基础的概念的理解深入程度影响你的软件思想。 3.结构体，联合体，位域的运用，最好能有一个对比，了解运用的场合及优缺点。有了这些基础，就很容易明白TI例程的一些基本结构。 4.变量的作用域以及生存期，这样才能从最初的单个的C文件过渡到C工程，才能更好地了解模块化编程地基本要素，实现基础。 5.Q格式等的应用，因为大多数DSP都是定点的，而做运算处理的很多时候都不可避免要用到浮点数。使用Q格式才能更好的发挥dsp高速的特性。所以有人说“不会使用Q格式的DSP程序员不是优秀的程序员”～ 6. 另外我觉得如果用DSP参与控制的话，最好能熟悉一些面向对象的程序语言，比如C++。要能了解用C实现面向对象的方法。为什么呢,一是面向对象我个人觉 得在写程序方面模块化等要好一些，特别是控制领域，我看过一些高手的PLC程序也是采用的面向对象的思想构件模块的，从那以后我的单片机程序才开始这样靠 拢，也确实发现了一些好处。比如对那些c流程中多次要操作的资源，有时候会出现一些共用操作的位置错误。二是TI的例程中有好多地方用到了这些思想，要明 白这些东西，你才能更容易理解那些例程。这一部分我推荐一本书《DSP C2000程序员高手进阶》。 7.数据结构知识，DSP要做运算，肯定要涉及到一些好的数据结构。才能更好的优化算法。 8.matlab的运用。matlab提供了强大的数学运算能力，还能对DSP结合CCS进行仿真。可以把程序员从繁琐的底层编程中解放出来。个人感觉matlab给编程思想和底层程序提供了一个连接，一个平台。 电感是储能元件，而磁珠是能量转换(消耗)器件 電感多用于电源滤波回路，磁珠多用于信号回路，用于EMC对策磁珠主要用于抑制电磁辐射干扰，而电感用于这方面则侧重于抑制传导性干扰。两者都可用于处理EMC、EMI问题。磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路(DDR SDRAM，RAMBUS等)都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过错50MHZ。地的连接一般用电感，电源的连接也用电感，而对信号线则采用磁珠, 但实际上磁珠应该也能达到吸收高频干扰的目的啊,而且电感在高频谐振以后都不能再起电感的作用了,先必需明白EMI的两个途径，即:辐射和传导，不同的途径采用不同的抑制方法。前者用磁珠，后者用电感。对于扳子的IO部分，是不是基于EMC的目的可以用电感将IO部分和扳子的地进行隔离，比如将USB的地和扳子的地用10uH的电感隔离可以防止插拔的噪声干扰地平面,电感一般用于电路的匹配和信号质量的控制上。在模拟地和数字地结合的地方用磁珠。在模拟地和数字地结合的地方用磁珠。数字地和模拟地之间的磁珠用多大,磁珠的大小(确切的说应该是磁珠的特性曲线),取决于你需要磁珠吸收的干扰波的频率,为什么磁珠的单位和电阻是一样的呢,,都是欧姆～～磁珠就是阻高频嘛，对直流电阻低，对高频电阻高，不就好理解了吗， 比如1000R@100Mhz就是说对100M频率的信号有 1000欧姆的电阻,因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。一般以100MHz为 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 ，比如2012B601，就是指在100MHz的时候磁珠的Impedance为600欧姆。 在很多产品中，交换机的两个地用电容连接起来，为什么不用电感, 我估计(以下全部估计，有错请指点) 如果用磁珠或者直接相连的话， 人体静电等意外电平会轻易进入交换机的地， 这样交换机工作就不正常了。 但如果它们之间断开，那么遭受雷击或者其他高压的时候，两个地之间的电火花引起起火„„ 加电容则避免这种情况。 对于加电容的解释我也觉得很勉强呵呵， 交换机的地，是通过两个地之间的之间的电容去消除谐波。就像高阻抗的变压器一样，他附加了一个消除谐波的通路～我自己认为～请指正～ 铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使得线上的损耗很小。在高频情况下，他们主要呈电抗特性比并且随频率改变。实际应用中，铁氧体材料是作为射频电路的高频衰减器使用的。实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由他的电阻特性决定的。 线圈，磁珠 有一匝以上的线圈习惯称为电感线圈，少于一匝(导线直通磁环)的线圈习惯称之为磁珠。用途由起所需电感量决定。 请教:对于骅讯的USB声卡 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 中，在UBS电源端与地端也分别接有一个磁珠，不知是否有人清楚，但是在实际生产中也有些工程把磁珠用电感去代替了，请问这样可以吗, 那里的磁珠是起什么作用哟,作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了 0欧姆电阻的作用大概有以下几个功能:?做为跳线使用。这样既美观，安装也方便。?在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。这样做的好处就是，地线被分成了两个网络，在大面积铺铜等处理时，就会方便得多。附带提示一下，这样的场合，有时也会用电感或者磁珠等来连接。?做保险丝用。由于PCB上走线的熔断电流较大，如果发生短路过流等 故障时，很难熔断，可能会带来更大的事故。由于0欧电阻电流承受能力比较弱(其实0欧电阻也是有一定的电阻的，只是很小而已)，过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了。?为调试预留的位置。可以根据需要，决定是否安装，或者其它的值。有时也会用*来标注，表示由调试时决定。?作为配置电路使用。这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。 典型ASIC设计主要流程 典型ASIC设计具有下列相当复杂的流程: 1) 、结构及电气规定。 2)、RTL级代码设计和仿真测试平台文件准备。 3)、为具有存储单元的模块插入BIST(Design For test 设计)。 4)、为了验证设计功能,进行完全设计的动态仿真。 5)、设计环境设置。包括使用的设计库和其他一些环境变量。 6)、使用 Design Compiler工具,约束和综合设计,并且加入扫描链(或者JTAG)。 7)、使用 Design Compiler自带静态时序分析器,进行模块级静态时序分析。 8)、使用 Formality工具,进行 RTL级和综合后门级网表的 Formal Verification。 9)、版图布局布线之前,使用PrimeTime工具进行整个设计的静态时序分析。 10)、将时序约束前标注到版图生成工具。 11)、时序驱动的单元布局,时钟树插入和全局布线。 12)、将时钟树插入到DC的原始设计中。 13)、使用 Formality,对综合后网表和插入时钟树网表进行 Formal Verification。 14)、从全局布线后的版图中提取出估算的时间延时信息。 15)、将估算的时间延时信息反标注到Design Compiler或者 Primetime。 16)、在Primetime中进行静态时序分析。 17)、在Design Compiler中进行设计优化。 18)、设计的详细布线。 19)、从详细布线的设计中提取出实际时间延时信息。 20)、将提取出的实际时间延时信息反标注到Design Compiler或者Primetime中。 21)、使用Primetime进行版图后的静态时序分析。 22)、在 Design Compiler中进行设计优化(如果需要)。 23)、进行版图后带时间信息的门级仿真。 24)、 LVS和DRC验证,然后流片。 典型ASIC设计主要流程 典型ASIC设计具有下列相当复杂的流程: 1) 、结构及电气规定。 2)、RTL级代码设计和仿真测试平台文件准备。 3)、为具有存储单元的模块插入BIST(Design For test 设计)。 4)、为了验证设计功能,进行完全设计的动态仿真。 5)、设计环境设置。包括使用的设计库和其他一些环境变量。 6)、使用 Design Compiler工具,约束和综合设计,并且加入扫描链(或者JTAG)。 7)、使用 Design Compiler自带静态时序分析器,进行模块级静态时序分析。 8)、使用 Formality工具,进行 RTL级和综合后门级网表的 Formal Verification。 9)、版图布局布线之前,使用PrimeTime工具进行整个设计的静态时序分析。 10)、将时序约束前标注到版图生成工具。 11)、时序驱动的单元布局,时钟树插入和全局布线。 12)、将时钟树插入到DC的原始设计中。 13)、使用 Formality,对综合后网表和插入时钟树网表进行 Formal Verification。 14)、从全局布线后的版图中提取出估算的时间延时信息。 15)、将估算的时间延时信息反标注到Design Compiler或者 Primetime。 16)、在Primetime中进行静态时序分析。 17)、在Design Compiler中进行设计优化。 18)、设计的详细布线。 19)、从详细布线的设计中提取出实际时间延时信息。 20)、将提取出的实际时间延时信息反标注到Design Compiler或者Primetime中。 21)、使用Primetime进行版图后的静态时序分析。 22)、在 Design Compiler中进行设计优化(如果需要)。 23)、进行版图后带时间信息的门级仿真。 24)、 LVS和DRC验证,然后流片。 专家:雷震子先生 职务:硬件及通信系统设计 专家观点:硬件开发的基本准则 以下我将以一个实际的硬件设计项目为例，和大家一同探讨硬件开发的基本准则和思想，同时欢迎大家积极提出自己的问题和观点。 1 充分了解各方的设计需求，确定合适的解决方案 启动一个硬件开发项目，原始的推动力会来自于很多方面，比如市场的需要，基于整个系统架构的需要，应用软件部门的功能实现需要，提高系统某方面能力的需要等等，所以作为一个硬件系统的设计者，要主动的去了解各个方面的需求，并且综合起来，提出最合适的硬件解决方案。比如A项目的原始推动力来自于公司内部的一个高层软件小组，他们在实际当中发现原有的处理器板IP转发能力不能满足要求，从而对于系统的配置和使用都会造成很大的不便，所以他们提出了对新硬件的需求。根据这个目标，硬件方案中就针对性的选用了两个高性能网络处理器，然后还需要深入的和软件设计者交流，以确定内存大小，内部结构，对外接口和调试接口的数量及类型等等细节，比如软件人员喜欢将控制信令通路和数据通路完全分开来，这样在确定内部数据走向的时候要慎重考虑。项目开始之初是需要召开很多的讨论会议的，应该尽量邀请所有相关部门来参与，好处有三个，第一可以充分了解大家的需要，以免在系统设计上遗漏重要的功能，第二是可以让各个部门了解这个项目的情况，提早做好时间和人员上协作的准备，第三是从感情方面讲，在设计之 初各个部门就参与了进来，这个项目就变成了大家共同的一个心血结晶，会得到大家的呵护和良好合作，对完成工作是很有帮助的。 2 原理图设计中要注意的问题 原理图设计中要有“拿来主义”，现在的芯片厂家一般都可以提供参考设计的原理图，所以要尽量的借助这些资源，在充分理解参考设计的基础上，做一些自己的发挥。当主要的芯片选定以后，最关键的外围设计包括了电源，时钟和芯片间的互连。 电源是保证硬件系统正常工作的基础，设计中要详细的分析:系统能够提供的电源输入;单板需要产生的电源输出;各个电源需要提供的电流大小;电源电路效率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压，要求精度在，5%- ,3%之间，电流需要12A左右，根据这些要求，设计中采用5V的电源输入，利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路，精度要求决定了输出电容的ESR选择，并且为防止电流过大造成的电压跌落，加入了远端反馈的功能。 时钟电路的实现要考虑到目标电路的抖动等要求，A项目中用到了GE的PHY器件，刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz时钟，结果GE链路上出现了丢包，后来换成简单的时钟Buffer器件就解决了丢包问题，分析起来就是内部的锁相环引入了抖动。 芯片之间的互连要保证数据的无误传输，在这方面，高速的差分信号线具有速率高，好布线，信号完整性好等特点，A项目中的多芯片间互连均采用了高速差分信号线，在调试和测试中没有出现问题。 3 PCB设计中要注意的问题 PCB设计中要做到目的明确，对于重要的信号线要非常严格的要求布线的长度和处理地环路，而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括:电源的分割;内存的时钟线，控制线和数据线的长度要求;高速差分线的布线等等。 A项目中使用内存芯片实现了1G大小的DDR memory，针对这个部分的布线是非常关键的，要考虑到控制线和地址线的拓扑分布，数据线和时钟线的长度差别控制等方面，在实现的过程中，根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求，比如同一组内的数据线长度相差不能超过多少个mil，每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了，如果设计中所有的重要布线要求都明确了，可以转换成整体的布线约束，利用CAD中的自动布线工具软件来实现PCB设计，这也是在高速PCB设计中的一个发展趋势。 4 检查和调试 当准备调试一块板的时候，一定要先认真的做好目视检查，检查在焊接的过程中是否有可见的短路和管脚搭锡等故障，检查是否有元器件型号放置错误，第一脚放置错误，漏装配等问题，然后用万用表测量各个电源到地的电阻，以检查是否有短路，这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态，遇见问题是非常正常的，要做的就是多做比较和分析，逐步的排除可能的原因，要坚信“凡事都是有办法解决的” 和“问题出现一定有它的原因”，这样最后一定能调试成功。 5 一些总结的话 现在从技术的角度来说，每个设计最终都可以做出来，但是一个项目的成功与否，不仅仅取决于技术上的实现，还与完成的时间，产品的质量，团队的配合密切相关，所以良好的团队协作，透明坦诚的项目沟通，精细周密的研发安排，充裕的物料和人员安排，这样才能保证一个项目的成功。 一个好的硬件工程师实际上就是一个项目经理，他/她需要从外界交流获取对自己设计的需求，然后汇总，分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系，从中挑选出合适的方案，当原理图完成后，他/她要组织同事来进行配合评审和检查，还要和CAD工程师一起工作来完成PCB的设计。与此同时，还要准备好BOM清单，开始采购和准备物料，联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试，配合测试工程师一起解决测试中发现的问题，等到产品推出到现场，如果出现问题，还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力，面对压力的调节能力，同一时间处理多个事务的协调和决断能力和良好平和的心态等等。 还有细心和认真，因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失，比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起，PCB板制造完毕后又没有检查直接上生产线贴装，到测试的时候才发现短路问题，但是元器件已经都焊接到板上了，结果造成了几十万的损失。所以细心和认真的检查，负责任的测试，不懈的学习和积累，才能使得一个硬件设计人员持续不断的进步，而后术业有所小成。 数字电路 1、同步电路和异步电路的区别是什么,(仕兰微电子) 2、什么是同步逻辑和异步逻辑,(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、,，,,或,,,的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟,,,，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求,(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现(漏极或者集电极开路)，由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。(线或则是下拉电阻) 4、什么是Setup 和Holdup时间,(汉王笔试) 5、setup和holdup时间,区别.(南山之桥) 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知) 7、解释setup和hold time violation，画图说明，并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。(仕兰微 电子) 9、什么是竞争与冒险现象,怎样判断,如何消除,(汉王笔试) 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项，二是在芯片外部加电容。 10、你知道那些常用逻辑电平,TTL与COMS电平可以直接互连吗,(汉王笔试) 常用逻辑电平:12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之 间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需 要在输出端口加一上拉电阻接到5V或者12V。 cmos的高低电平分别为:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD. ttl的为:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v. 用cmos可直接驱动ttl;加上拉后,ttl可驱动cmos. 11、如何解决亚稳态。(飞利浦,大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 解决方法: 1 降低系统时钟 2 用反应更快的FF 3 引入同步机制，防止亚稳态传播 4 改善时钟质量，用边沿变化快速的时钟信号 关键是器件使用比较好的工艺和时钟周期的裕量要大。 12、IC设计中同步复位与异步复位的区别。(南山之桥) 同步复位在时钟沿采复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。 异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。 13、MOORE 与 MEELEY状态机的特征。(南山之桥) Moo re 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化. Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有关, 这 14、多时域设计中,如何处理信号跨时域。(南山之桥) 不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿 检测 工程第三方检测合同工程防雷检测合同植筋拉拔检测方案传感器技术课后答案检测机构通用要求培训 和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。 跨时域的信号要经过同步器同步，防止亚稳态传播。例如:时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。 如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。 15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。(飞利浦,大唐笔试) Delay < period - setup – hold 16、时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min。组合逻辑 电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。(华 为) T3setup>T+T2max,T3hold>T1min+T2min 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决 定最大时钟的因素，同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题) T+Tclkdealy>Tsetup+Tco+Tdelay; Thold>Tclkdelay+Tco+Tdelay; 18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题) 静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。 动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题; 19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。(威盛VIA 2003.11.06 上海笔试试题) 关键:将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 使得输出依赖于关键路径。(未知) 21、逻辑方面数字电路的卡诺图化简，时序(同步异步差异)，触发器有几种(区别，优 点)，全加器等等。(未知) 22、卡诺图写出逻辑表达使。(威盛VIA 2003.11.06 上海笔试试题) 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛) 卡诺图化简:一般是四输入，记住00 01 11 10顺序， 0 1 3 2 4 5 7 6 12 13 15 14 8 9 11 10 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威 盛笔试题circuit design-beijing-03.11.09) 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大,(仕兰微电子) 和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等 27、用mos管搭出一个二输入与非门。(扬智电子笔试) 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。(威盛笔试题circuit design-beijing-03.11.09) 29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。(Infineon笔 试) 30、画出CMOS的图，画出tow-to-one mux gate。(威盛VIA 2003.11.06 上海笔试试题) 31、用一个二选一mux和一个inv实现异或。(飞利浦,大唐笔试) input a,b; output c; assign c="a"?(~b):(b); 32、画出Y="A"*B+C的cmos电路图。(科广试题) 33、用逻辑们和cmos电路实现ab+cd。(飞利浦,大唐笔试) 34、画出CMOS电路的晶体管级电路图，实现Y="A"*B+C(D+E)。(仕兰微电子) 以上均为画COMS电路图，实现一给定的逻辑表达式， 。 35、利用4选1实现F(x,y,z)=xz+yz'。(未知) x,y作为4选1的数据选择输入，四个数据输入端分别是z或者z的反相，0，1 36、给一个表达式f="xxxx"+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化 简)。 化成最小项之和的形式后根据~(~(A*B)*(~(C*D)))=AB+CD 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。 (Infineon笔试) 思路:得出逻辑表达式，然后根据输入计算输出 38、为了实现逻辑(A XOR B)OR (C AND D)，请选用以下逻辑中的一种，并说明为什 么,1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知) 39、用与非门等设计全加法器。(华为) 40、给出两个门电路让你分析异同。(华为) 41、用简单电路实现，当A为输入时，输出B波形为…(仕兰微电子) 写逻辑表达式，然后化简 42、A,B,C,D,E进行投票，多数服从少数，输出是F(也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0)，用与非门实现，输入数目没有限制。(未知) 写逻辑表达式，然后化简 43、用波形表示D触发器的功能。(扬智电子笔试) easy 44、用传输门和倒向器搭一个边沿触发器。(扬智电子笔试) 45、用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题) 46、画出DFF的结构图,用verilog实现之。(威盛) 47、画出一种CMOS的D锁存器的电路图和版图。(未知) 48、D触发器和D锁存器的区别。(新太硬件面试) 49、简述latch和filp-flop的异同。(未知) 50、LATCH和DFF的概念和区别。(未知) 51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 (南山之桥) latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符 合同 劳动合同范本免费下载装修合同范本免费下载租赁合同免费下载房屋买卖合同下载劳务合同范本下载 步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源。 52、用D触发器做个二分频的电路.又问什么是状态图。(华为) 53、请画出用D触发器实现2倍分频的逻辑电路,(汉王笔试) 54、怎样用D触发器、与或非门组成二分频电路,(东信笔试) 直接D触发器Q反相输出接到数据输入 55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频, 4 56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出 carryout和next-stage. (未知) 57、用D触发器做个4进制的计数。(华为) 58、实现N位Johnson Counter,N="5"。(南山之桥) 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢,(仕兰 微电子) 60、数字电路设计当然必问Verilog/VHDL，如设计计数器。(未知) 61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥) 非阻塞赋值:块内的赋值语句同时赋值，一般用在时序电路描述中 阻塞赋值:完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述中 62、写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 63、用D触发器实现2倍分频的Verilog描述, (汉王笔试) module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要，请问:a) 你所知道的可编程逻辑器 件有哪些, b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。(汉王笔试) PAL，GAL，PLD，CPLD，FPGA。 module dff8(clk , reset, d, q); input clk; input reset; input[7:0] d; output[7:0] q; reg[7:0] q; always @ (posedge clk or posedge reset)//异步复位，高电平有效 if(reset) q <= 0; else q <= d; endmodule 65、请用HDL描述四位的全加法器、5分频电路。(仕兰微电子) 66、用VERILOG或VHDL写一段代码，实现10进制计数器。(未知) 67、用VERILOG或VHDL写一段代码，实现消除一个glitch。(未知) 68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差，很容易误解 的)。(威盛VIA 2003.11.06 上海笔试试题) 69、描述一个交通信号灯的设计。(仕兰微电子) 70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。(扬智电子笔试) 71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 数。 (1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计 的要求。(未知) 72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零:(1) 画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求;(3)设计 工程中可使用的工具及设计大致过程。(未知) 73、画出可以检测10010串的状态图,并verilog实现之。(威盛) 74、用FSM实现101101的序列检测模块。(南山之桥) a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。 例如a: 0001100110110100100110 b: 0000000000100100000000 请画出state machine;请用RTL描述其state machine。(未知) 75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦,大唐 笔试) 76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。(飞利浦,大唐笔试) reg[N-1:0] memory[0:M,1]; 定义FIFO为N位字长容量M 八个always模块实现，两个用于读写FIFO，两个用于产生头地址head和尾地址tail，一个产生counter计数，剩下三个根据counter的值产生空，满，半满信号产生空，满，半满信号 77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能:y="lnx"，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假 设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。(仕兰微 电子) 78、sram，flash memory，及dram的区别,(新太硬件面试) sram:静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM 需要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE) 记忆体使用 flash:闪存，存取速度慢，容量大，掉电后数据不会丢失 dram:动态随机存储器，必须不断的重新的加强(REFRESHED) 电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。 79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 ,14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。(降低温 度，增大电容存储容量)(Infineon笔试) 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? (威盛笔试题 circuit design-beijing-03.11.09) 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO)。 动态随机存储器的英文缩写(DRAM)。 名词解释，比如PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散 傅立叶变换)或者是中文的，比如:a.量化误差 b.直方图 c.白平衡 PCI:Peripheral Component Interconnect(PCI)， DDR:DoubleDataRate ECC:Error Checking and Correcting 印刷电路板是以铜箔基板( Copper-clad Laminate 简称CCL )做为原料而制造的电器或电子的重要机构组件,故从事电路板之上下游业者必须对基板有所了解:有那些种类的基板,它们是如何制造出来的,使用于何种产品, 它们各有那些优劣点,如此才能选择适当的基板.表3.1简单列出不同基板的适用场合. 基板工业是一种材料的基础工业， 是由介电层(树脂 Resin ，玻璃纤维 Glass fiber )，及高纯度的导体 (铜箔 Copper foil )二者所构成的复合材料( Composite material)，其所牵涉的理论及实务不输于电路板本身的制作。 以下即针对这二个主要组成做深入浅出的探讨. 3.1介电层 3.1.1树脂 Resin 3.1.1.1前言 目前已使用于线路板之树脂类别很多,如酚醛树脂( Phonetic )、环氧树脂( Epoxy )、聚亚醯胺树脂( Polyamide )、聚四氟乙烯(Polytetrafluorethylene，简称PTFE或称TEFLON)，B一三氮树脂(Bismaleimide Triazine 简称 BT )等皆为热固型的树脂(Thermosetted Plastic Resin)。 3.1.1.2 酚醛树脂 Phenolic Resin 是人类最早开发成功而又商业化的聚合物。是由液态的酚(phenol)及液态的甲醛( formaldehyde 俗称formalin )两种便宜的化学品， 在酸性或碱性的催化条件下发生立体架桥( Crosslinkage )的连续反应而硬化成为固态的合成材料。其反应化学式见图3.1 1910 年有一家叫 Bakelite 公司加入帆布纤维而做成一种坚硬强固，绝缘性又好的材料称为 Bakelite，俗名为电木板或尿素板。 美国电子制造业协会(NEMA-Nationl Electrical M anufacturers Association) 将不同的组合冠以不同的编号代字而为业者所广用, 现将酚醛树脂之各产品代字列表，如表 NEMA 对于酚醛树脂板的分类及代码 表中纸质基板代字的第一个 "X" 是表示机械性用途，第二个 "X" 是表示可用电性用途。 第三个 "X" 是表示可用有无线电波及高湿度的场所。 "P" 表示需要加热才能冲板子( Punchable )，否则材料会破裂， "C" 表示可以冷冲加工( cold punchable )，"FR" 表示树脂中加有不易着火的物质使基板有难燃 (Flame Retardent) 或抗燃(Flame resistance) 性。 纸质板中最畅销的是XXXPC及FR-2(前者在温度25 ? 以上,厚度在.062in以下就可 以冲制成型很方便，后者的组合与前完全相同，只是在树脂中加有三氧化二锑增加其难燃性。以下介绍几个较常使用纸质基板及其特殊用途: A 常使用纸质基板 a. XPC Grade:通常应用在低电压、低电流不会引起火源的消费性电子产品， 如玩具、手提收音机、电话机、计算器、遥控器及钟表等等。UL94对XPC Grade 要求只须达到HB难燃等级即可。 b. FR-1 Grade:电气性、难燃性优于XPC Grade，广泛使用于电流及电压比XPC Grade稍高的电器用品，如彩色电视机、监视器、VTR、家庭音响、洗衣机及吸尘器等等。UL94要求FR-1难燃性有V-0、V-1与V-2不同等级，不过由于三种等级板材价位差异不大，而且考虑安全起见，目前电器界几乎全采用V-0级板材。 c. FR-2 Grade:在与FR-1比较下，除电气性能要求稍高外，其它物性并没有特别之处，近年来在纸质基板业者努力研究改进FR-1技术，FR-1与FR-2的性质界线已渐模糊,FR-2等级板材在不久将来可能会在偏高价格因素下被FR-1 所取代。 B. 其它特殊用途: a. 铜镀通孔用纸质基板 主要目的是 计划 项目进度计划表范例计划下载计划下载计划下载课程教学计划下载 取代部份物性要求并不高的FR-4板材，以便降低PCB的成 本. b. 银贯孔用纸质基板 时下最流行取代部份物性要求并不很高的FR-4作通孔板材，就是银贯孔用纸质基板印刷电路板两面线路的导通，可直接借由印刷方式将银胶(Silver Paste) 涂布于孔壁上，经由高温硬化，即成为导通体，不像一般FR-4板材的铜镀通 孔，需经由活化、化学铜、电镀铜、锡铅等繁杂手续。 b-1 基板材质 1) 尺寸安定性: 除要留意X、Y轴(纤维方向与横方向)外，更要注意Z轴(板材厚度方向)，因热胀冷缩及加热减量因素容易造成银胶导体的断裂。 2) 电气与吸水性: 许多绝缘体在吸湿状态下，降低了绝缘性，以致提供金属在电位差趋动力下 发生移行的现象，FR-4在尺寸安性、电气性与吸水性方面都比FR-1及XPC 佳，所以生产银贯孔印刷电路板时，要选用特制FR-1及XPC的纸质基板 .板材。 b.-2 导体材质 1) 导体材质 银及碳墨贯孔印刷电路的导电方式是利用银及石墨微粒镶嵌在聚合体内， 藉由微粒的接触来导电，而铜镀通孔印刷电路板，则是借由铜本身是连贯的 结晶体而产生非常顺畅的导电性。 2) 延展性: 铜镀通孔上的铜是一种连续性的结晶体，有非常良好的延展性，不会像银、 碳墨胶在热胀冷缩时，容易发生界面的分离而降低导电度。 3) 移行性: 银、铜都是金属材质，容易发性氧化、还原作用造成锈化及移行现象，因电位差的不同，银比铜在电 位差趋动力下容易发生银迁移(Silver Migration)。 c. 碳墨贯孔(Carbon Through Hole)用纸质基板. 碳墨胶油墨中的石墨不具有像银的移行特性，石墨所担当的角色仅仅是作简单的讯号传递者，所以PCB业界对积层板除了碳墨胶与基材的密着性、翘 曲度外，并没有特别要求.石墨因有良好的耐磨性，所以Carbon Paste最早期 是被应用来取代Key Pad及金手指上的镀金，而后延伸到扮演跳线功能。碳墨贯孔印刷电路板的负载电流通常设计的很低，所以业界大都采用XPC 等级，至于厚度方面，在考虑轻、薄、短、小与印刷贯孔性因素下，常通选用0.8、1.0或1.2mm厚板材。 d. 室温冲孔用纸质基板 其特征是纸质基板表面温度约40?以下，即可作Pitch为1.78mm的IC密 集孔的冲模，孔间不会发生裂痕，并且以减低冲模时纸质基板冷却所造成线 路精准度的偏差，该类纸质基板非常适用于细线路及大面积的印刷电路板。 e. 抗漏电压(Anti-Track)用纸质基板 人类的生活越趋精致，对物品的要求且也就越讲就短小轻薄，当印刷电路板的线路设计越密集，线距也就越小，且在高功能性的要求下，电流负载变大 了，那么线路间就容易因发生电弧破坏基材的绝缘性而造成漏电，纸质基板业界为解决该类问题，有供应采用特殊背胶的铜箔所制成的抗漏电压 用纸质基板 2.1.2 环氧树脂 Epoxy Resin 是目前印刷线路板业用途最广的底材。在液态时称为清漆或称凡立水(Varnish) 或称为 A-stage，玻璃布在浸胶半干成胶片后再经高温软化液化而呈现黏着性而用于双面基板制作或多层板之压合用称 B-stage prepreg ,经此压合再硬化而无法回复之最终状态称为 C-stage。 2.1.2.1传统环氧树脂的组成及其性质 用于基板之环氧树脂之单体一向都是Bisphenol A 及Epichlorohydrin 用 dicy 做为架桥剂所形成的聚合物。为了通过燃性试验(Flammability test), 将上述仍在液态的树脂再与Tetrabromo-Bisphenol A 反应而成为最熟知FR-4 传统环氧树脂。现将产品之主要成份列于后: 单体 --Bisphenol A, Epichlorohydrin 架桥剂(即硬化剂) -双氰 Dicyandiamide简称Dicy 速化剂 (Accelerator)--Benzyl-Dimethylamine ( BDMA ) 及 2- Methylimidazole ( 2-MI ) 溶剂 --Ethylene glycol monomethy ether( EGMME ) Dimethy formamide (DMF) 及稀释剂 Acetone ,MEK。 填充剂(Additive) --碳酸钙、硅化物、 及氢氧化铝 或 化物等增加难燃效果。 填充剂可调整其Tg. A. 单体及低分子量之树脂 典型的传统树脂一般称为双功能的环气树脂 ( Difunctional Epoxy Resin),见图3.2. 为了达到使用安全的目的，特于树脂的分子结构中加入溴原子，使产生部份碳溴之结合而呈现难燃的效果。也就是说当出现燃烧的条件或环境时，它要不容易被点燃，万一已点燃在燃烧 环境消失后，能自己熄灭而不再继续延烧。见图3.3.此种难燃材炓在 NEMA 规范中称为 FR-4。(不含溴的树脂在 NEMA 规范中称为 G-10) 此种含溴环氧树脂的优点很多如介电常数很低，与铜箔的附着力很强，与玻璃纤维结合后之挠性强度很不错等。 B. 架桥剂(硬化剂) 环氧树脂的架桥剂一向都是Dicey,它是一种隐性的 (latent) 催化剂 , 在高温160?之下才发挥其架桥作用，常温中很安定，故多层板 B-stage 的胶片才不致无法储存。 但 Dicey的缺点却也不少，第一是吸水性 (Hygroscopicity)，第二个缺点是难溶性。溶不掉自然难以在液态树脂中发挥作用。早期的基板商并不了解下游电路板装配工业问题，那时的 dicey 磨的不是很细，其溶不掉的部份混在底材中，经长时间聚集的吸水后会发生针状的再结晶, 造成许多爆板的问题。当然现在的基板制造商都很清处它的严重性,因此已改善此点. C. 速化剂 用以加速 epoxy 与 dicey 之间的架桥反应， 最常用的有两种即BDMA 及 2-MI。 D. Tg 玻璃态转化温度 高分子聚合物因温度之逐渐上升导致其物理性质渐起变化，由常温时之无定形或部份结晶之坚硬及脆性如玻璃一般的物质而转成为一种黏滞度非常高,柔软如橡皮一般的另一种状态。传统 FR4 之 Tg 约在115-120?之间，已被使用多年，但近年来由于电子产品各种性能要求愈来愈高,所以对材料的特性也要求日益严苛，如抗湿性、抗化性、抗溶剂性、抗热性 ,尺寸安定性等都要求改进,以适应更广泛的用途, 而这些性质都与树脂的 Tg 有关, Tg 提高之后上述各种性质也都自然变好。例如 Tg 提高后, a.其耐热性增强， 使基板在 X 及 Y 方向的膨胀减少，使得板子在受热后铜线路与基材之间附着力不致减弱太多，使线路有较好的附着力。 b.在 Z 方向的膨胀减小后，使得通孔之孔壁受热后不易被底材所拉断。c. Tg 增高后，其树脂中架桥之密度必定提高很多使其有更好的抗水性及防溶剂性，使板子受热后不易发生白点或织纹显露，而有更好的强度及介电性.至于尺寸的安定性,由于自动插装或表面装配之严格要求就更为重要了。因而近年来如何提高环氧树脂之 Tg 是基板材所追求的要务。 E. FR4 难燃性环氧树脂 传统的环氧树脂遇到高温着火后若无外在因素予以扑灭时，会不停的一直燃烧下去直到分子中的碳氢氧或氮燃烧完毕为止。若在其分子中以溴取代了氢的位置，使可燃的碳氢键化合物一部份改换成不可燃的碳溴键化合物则可大大的降低其可燃性。此种加溴之树脂难燃性自然增强很多，但却降低了树脂与铜皮以及玻璃间的黏着力，而且万一着火后更会放出剧毒的溴气，会带来的不良后果。 3.1.2.2高性能环氧树脂(Multifunctional Epoxy) 传统的 FR4 对今日高性能的线路板而言已经力不从心了， 故有各种不同的树脂与原有的环氧树脂混合以提升其基板之各种性质， A. Novolac 最早被引进的是酚醛树脂中的一种叫 Novolac 者 ,由 Novolac 与环氧氯丙烷所形成的酯类称为 Epoxy Novolacs，见图3.4之反应式. 将此种聚合物混入 FR4 之树脂， 可大大改善其抗水性、抗化性及尺寸安定性, Tg 也随之提高，缺点是酚醛树脂本身的硬度及脆性都很高而易钻头，加之抗化性能力增强,对于因钻孔而造成的胶渣 (Smear) 不易除去而造成多层板PTH制程之困扰。 B. Tetrafunctional Epoxy 另一种常被添加于 FR4 中的是所谓 " 四功能的环氧树脂 " (Tetrafunctional Epoxy Resin ).其与传统 " 双功能 " 环氧树脂不同之处是具立体空间架桥 ,见图3.5，Tg 较高能抗较差的热环境，且抗溶剂性、抗化性、抗湿性及尺寸安定性也好很多，而且不会发生像 Novolac那样的缺点。最早是美国一家叫 Polyclad 的基板厂所引进的。四功能比起 Novolac来还有一种优点就是有更好的均匀混合。为保持多层板除胶渣的方便起见，此种四功能的基板在钻孔后最好在烤箱中以 160 ?烤 2-4 小时, 使孔壁露出的树脂产生氧化作用，氧化后的树脂较容易被蚀除，而且也增加树脂进一步的架桥聚合,对后来的制程也有帮助。因为脆性的关系, 钻孔要特别注意. 上述两种添加树脂都无法溴化,故加入一般FR4中会降低其难燃性. 3.1.2.3 聚亚醯胺树脂 Polyimide(PI) A. 成份 主要由Bismaleimide 及Methylene Dianiline 反应而成的聚合物,见图3.6. B. 优点 电路板对温度的适应会愈来愈重要，某些特殊高温用途的板子，已非环氧树脂所能胜任，传统式 FR4 的 Tg 约 120? 左右，即使高功能的 FR4 也只到达 180-190 ?，比起聚亚醯胺的 260 ? 还有一大段距离.PI在高温下所表现的良好性质,如良好的挠性、铜箔抗撕强度、抗化性、介电性、尺寸安定性皆远优于 FR4。钻孔时不容易产生胶渣，对内层与孔壁之接通性自然比 FR4 好。 而且由于耐热性良好，其尺寸之变化甚少，以X 及 Y方向之变化而言，对细线路更为有利，不致因膨胀太大而降低了与铜皮之间的附着力。就 Z 方向而言可大大的减少孔壁铜层断裂的机会。 C. 缺点: a.不易进行溴化反应，不易达到 UL94 V-0 的难燃要求。 b.此种树脂本身层与层之间，或与铜箔之间的黏着力较差，不如环氧树脂那么强，而且挠性也较差。 c.常温时却表现不佳，有吸湿性 (Hygroscopic), 而黏着性、延性又都很差。 d.其凡立水(Varnish,又称生胶水,液态树脂称之)中所使用的溶剂之沸点较高，不易赶完，容易 产生高温下分层的现象。而且流动性不好,压合不易填满死角 。 e.目前价格仍然非常昂贵约为 FR4 的 2-3倍，故只有军用板或 Rigid- Flex 板才用的起。 在美军规范MIL-P-13949H中, 聚亚醯胺树脂基板代号为GI. 3.1.2.4 聚四氟乙烯 (PTFE) 全名为 Polyterafluoroethylene ,分子式见图3.7. 以之抽丝作PTFE纤维的商品名为 Teflon 铁弗龙 ,其最大的特点是阻抗很高 (Impedance) 对高频微波 (microwave) 通信用途上是无法取代的，美军规范赋与 "GT"、"GX"、及 "GY" 三种材料代字,皆为玻纤补强type，其商用基板是由3M 公司所制，目前这种材料尚无法大量投入生产，其原因有: A. PTFE 树脂与玻璃纤维间的附着力问题;此树脂很难渗入玻璃束中，因其抗化性特强，许多湿式制程中都无法使其反应及活化，在做镀通孔时所得之铜孔壁无法固着在底材上，很难通过 MILP-55110E 中 4.8.4.4 之固着强度试验。 由于玻璃束未能被树脂填满，很容易在做镀通孔时造成玻璃中渗铜 (Wicking) 的出现，影响板子的可信赖度。 B. 此四氟乙烯材料分子结构，非常强劲无法用一般机械或化学法加以攻击， 做蚀回时只有用电浆法. C. Tg 很低只有 19 度 c, 故在常温时呈可挠性， 也使线路的附着力及尺寸安定性不好。 表为四种不同树脂制造的基板性质的比较. 3.1.2.5 BT/EPOXY树脂 BT树脂也是一种热固型树脂，是日本三菱瓦斯化成公司(Mitsubishi Gas Chemical Co.) 在1980年研制成功。是由Bismaleimide及Trigzine Resin monomer二者反应聚合而成。其反应式见图3.8。BT树脂通常和环氧树脂混合而制成基板。 A. 优点 a. Tg点高达180?，耐热性非常好，BT作成之板材，铜箔的抗撕强度(peel Strength)，挠性强度亦非常理想钻孔后的胶渣(Smear)甚少 b. 可进行难燃处理，以达到UL94V-0的要求 c. 介质常数及散逸因子小，因此对于高频及高速传输的电路板非常有利。 d. 耐化性，抗溶剂性良好 e. 绝缘性佳 B. 应用 a. COB设计的电路板 由于wire bonding过程的高温，会使板子表面变软而致打线失败。 BT/EPOXY高性能板材可克服此点。 b. BGA ,PGA, MCM-Ls等半导体封装载板 半导体封装测试中，有两个很重要的常见问题，一是漏电现象，或称 CAF(Conductive Anodic Filament),一是爆米花现象(受湿气及高温冲 击)。这两点也是BT/EPOXY板材可以避免的。 3.1.2.6 Cyanate Ester Re sin 1970年开始应用于PCB基材，目前Chiba Geigy有制作此类树脂。其反应式如图3.9。 A. 优点 a. Tg可达250?，使用于非常厚之多层板 b. 极低的介电常数(2.5~3.1)可应用于高速产品。 B. 问题 a. 硬化后脆度高. b. 对湿度敏感，甚至可能和水起反应. 3.1.2玻璃纤维 3.1.2.1前言 玻璃纤维(Fiberglass)在PCB基板中的功用，是作为补强材料。基板的补强材料尚有其它种，如纸质基板的纸材， Kelvar(Polyamide聚醯胺)纤维，以及石英(Quartz)纤维。本节仅讨论最大宗的玻璃纤维。 玻璃(Glass)本身是一种混合物，其组成见表它是一些无机物经高温融熔合而成，再经抽丝冷却而成一种非结晶结构的坚硬物体。此物质的使用，已有数千年的历史。做成纤维状使用则可追溯至17世纪。真正大量做商用产品，则 是由Owen-Illinois及Corning Glass Works两家公司其共同的研究努力后，组合成Owens-Corning Fiberglas Corporation于1939年正式生产制造。 3.1.2.2 玻璃纤维布 玻璃纤维的制成可分两种，一种是连续式(Continuous)的纤维另一种则是不连续式(discontinuous)的纤维前者即用于织成玻璃布 (Fabric)，后者则做成片状之玻璃席(Mat)。FR4等基材，即是使用前者，CEM3基材，则采用后者玻璃席。 A. 玻璃纤维的特性 原始融熔态玻璃的组成成份不同，会影响玻璃纤维的特性，不同组成所呈现的差异，表中有详细的区别，而且各有独特及不同应用之处。按组成的不同(见表)，玻璃的等级可分四种商品:A级为高碱性，C级为抗化性，E级为电子用途，S级为高强度。电路板中所用的就是E级玻璃，主要是其介电性质优于其它三种。 ,玻璃纤维一些共同的特性如下所述: a.高强度:和其它纺织用纤维比较，玻璃有极高强度。在某些应用上，其强度/重量比甚至超过铁丝。 b.抗热与火:玻璃纤维为无机物，因此不会燃烧 c.抗化性:可耐大部份的化学品，也不为霉菌，细菌的渗入及昆虫的功击。 d.防潮:玻璃并不吸水，即使在很潮湿的环境，依然保持它的机械强度。 e.热性质:玻纤有很低的熬线性膨胀系数，及高的热导系数，因此在高温环境下有极佳的表现。 f.电性:由于玻璃纤维的不导电性，是一个很好的绝缘物质的选择。 PCB基材所选择使用的E级玻璃，最主要的是其非常优秀的抗水性。因此在非常潮湿，恶劣的环境下，仍然保有非常好的电性及物性一如尺寸稳定度。 ,玻纤布的制作: 玻璃纤维布的制作，是一系列专业且投资全额庞大的制程本章略而不谈( 3.2 铜箔(copper foil) 早期线路的设计粗粗宽宽的,厚度要求亦不挑剔,但演变至今日线宽3,4mil,甚至更细(现国内已有工厂开发1 mil线宽),电阻要求严苛.抗撕强度,表面Profile等也都详加规定.所以对铜箔发展的现况及驱势就必须进一步了解. 3.2.1传统铜箔 3.2.1.1辗轧法 (Rolled-or Wrought Method) 是将铜块经多次辗轧制作而成，其所辗出之宽度受到技术限制很难达到标准尺寸基板的要求 (3 呎*4呎) ,而且很容易在辗制过程中造成报废，因表面粗糙度不够,所以与树脂之结合能力比较不好，而且制造过程中所受应力需要做热处理之回火轫化(Heat treatment or Annealing), 故其成本较高。 A. 优点. a. 延展性Ductility高,对FPC使用于动态环境下,信赖度极佳. b. 低的表面棱线Low-profile Surface,对于一些Microwave电子应用是一利基. B. 缺点. a. 和基材的附着力不好. b. 成本较高. c. 因技术问题,宽度受限. 3.2.1.2 电镀法 (Electrodeposited Method) 最常使用于基板上的铜箔就是ED铜.利用各种废弃之电线电缆熔解成硫酸铜镀液，在殊特深入地下的大型镀槽中，阴阳极距非常短,以非常高的速度冲动镀液，以 600 ASF 之高电流密度，将柱状 (Columnar) 结晶的铜层镀在表面非常光滑又经钝化的 (passivated) 不锈钢大桶状之转胴轮上(Drum)，因钝化处理过的不锈钢胴轮上对铜层之附着力并不好，故镀面可自转轮上撕下，如此所镀得的连续铜层,可由转轮速度，电流密度而得不同厚度之铜箔，贴在转胴之光滑铜箔表面称为光面(Drum side ), 另一面对镀液之粗糙结晶表面称为毛面 (Matte side) .此种铜箔: A. 优点 a. 价格便宜. b. 可有各种尺寸与厚度. B. 缺点. a. 延展性差, b. 应力极高无法挠 曲又很容易折断. 3.2.1.3 厚度单位 一般生产铜箔业者为计算成本, 方便订价，多以每平方呎之重量做为厚度之计算单位， 如1.0 Ounce (oz)的定义是一平方呎面积单面覆盖铜箔重量1 oz (28.35g)的铜层厚度.经单位换算 35 微米 (micron)或1.35 mil. 一般厚度1 oz 及1/2 oz而超薄铜箔可达 1/4 oz,或更低. 3.2.2 新式铜箔介绍及研发方向 3.2.2.1 超薄铜箔 一般所说的薄铜箔是指 0.5 oz (17.5 micron ) 以下，表三种厚度则称超薄铜箔 3/8 oz 以下因本身太薄很不容易操作故需要另加载体 (Carrier) 才能做各种操作(称复合式copper foil),否则很容易造成损伤。所用之载体有两类，一类是以传统 ED 铜箔为载体,厚约2.1 mil.另一类载体是铝箔,厚度约3 mil.两者使用之前须将载体撕离. 超薄铜箔最不易克服的问题就是 " 针孔 " 或 " 疏孔 "(Porosity)，因厚度太薄,电镀时无法将疏孔完全填满.补救之道是降低电流密度,让结晶变细. 细线路,尤其是5 mil以下更需要超薄铜箔,以减少蚀刻时的过蚀与侧蚀. 3.2.2.2 辗轧铜箔 对薄铜箔超细线路而言，导体与绝缘基材之间的接触面非常狭小，如何能耐得住二者之间热膨胀系数的巨大差异而仍维持足够的附着力，完全依赖铜箔毛面上的粗化处理是不够的，而且高速镀铜箔的结晶结构粗糙在高温焊接时容易造成 XY 的断裂也是一项难以解决的问题。辗轧铜箔除了细晶之外还有另一项长处那就是应力很低 (Stress)。ED 铜箔应力高，但后来线路板业者所镀上的一次铜或二次铜的应力就没有那么高。于是造成二者在温度变化时使细线容易断制.因此辗轧铜箔是一解决之途。若是成本的考量,Grade 2,E-Type的 high-ductility或是Grade 2,E-Type HTE铜箔也是一种选择. 国际制造铜箔大厂多致力于开发ED细晶产品以解决此问题. 3.2.2.3 铜箔的表面处理 A 传统处理法 ED铜箔从Drum撕下后，会继续下面的处理步骤: a. Bonding Stage,在粗面(Matte Side)上再以高电流极短时间内快速镀上铜， 其长相如瘤，称"瘤化处理""Nodulization"目的在增加表面积，其厚度约 2000~4000A b. Thermal barrier treatment s-瘤化完成后再于其上镀一层黄铜(Brass，是Gould 公司专利，称为JTC处理)，或锌(Zinc是Yates公司专利，称为TW处理)。也是镀镍处理其作用是做为耐热层。树脂中的Dicy于高温时会攻击铜面而 生成胺类与水份，一旦生水份时，会导致附着力降底。此层的作用即是防止上述反应发生，其厚度约500~1000A c. Stabilization,耐热处理后，再进行最后的"铬化处理"(Chromation)，光面与粗面同时进行做为防污防锈的作用，也称"钝化处理"(passivation)或"抗氧化 处理"(antioxidant) B新式处理法 a. 两面处理(Double treatment) 指光面及粗面皆做粗化处理，严格来说，此法的应用己有20年的历史，但今日为降低多层板的COST而使用者渐多( 在光面也进行上述的传统处理方式，如此应用于内层基板上，可以省掉压膜前的铜面理处理以及黑/棕化步骤。 美国一家Polyclad铜箔基板公司，发展出来的一种处理方式，称为DST 铜箔，其处理方式有异曲同工之妙。该法是在光面做粗化处理，该面就压 在胶片上，所做成基板的铜面为粗面，因此对后制亦有帮助。 b. 硅化处理(Low profile) 传统铜箔粗面处理其Tooth Profile (棱线) 粗糙度 (波峰波谷)，不利于细 线路的制造( 影响just etch时间,造成over-etch)，因此必须设法降低棱线的高度。上述Pol yclad的DST铜箔，以光面做做处理，改善了这个问题， 另外，一种叫"有机硅处理"(Organic Silane Treatment)，加入传统处理 方式之后，亦可有此效果。它同时产生一种化学键，对于附着力有帮助。 3.3.3 铜箔的分类 按 IPC-CF-150 将铜箔分为两个类型，TYPE E 表电镀铜箔，TYPE W 表辗轧铜箔,再将之分成八个等级， class 1 到 class 4 是电镀铜箔，class 5 到 class 8 是辗轧铜箔.现将其型级及代号分列于表 3.4 PP(胶片 Prepreg)的制作 "Prepreg"是"preimpregnated"的缩写，意指玻璃纤维或其它纤维浸含树脂，并经部份聚合而称之。其树脂此时是B-stage。 Prepreg又有人称之为"Bonding sheet" 3.4.1胶片制作流程 3.4.2制程品管 制造过程中，须定距离做Gel time, Resin flow, Resin Content的测试，也须做Volatile成份及Dicy成份之分析，以确保品质之稳定。 3.4.3 储放条件与寿命 大部份EPOXY系统之储放温度要求在5?以下，其寿命约在3~6个月，储放超出此时间后须取出再做3.3.2的各种分析以判定是否可再使用。而各厂牌prepreg可参照其提供之Data sheet做为作业时的依据。 3.4.4常见胶片种类，其胶含量及Cruing后厚度关系，见表 3.4基板的现在与未来 趋使基板不断演进的两大趋动力(Driving Force)，一是极小化(Miniaturization)，一是高速化(或高频化)。 3.4.1极小化 如分行动电话，PDA，PC卡，汽车定位及卫星通信等系统。 美国是尖端科技领先国家，从其半导体工业协会所预估在Chip及Package 方面的未来演变-见表(a)与(b)，可知基板面临的挑战颇为艰辛。 3.4.2高频化 从个人计算机的演进，可看出CPU世代交替的速度愈来愈快，消费者应接不应暇，当然对大众而言是好事。但对PCB的制作却又是进一步的挑戢。因为高频化, 须要基材有更低的Dk与Df值。最后，表归纳出PCB一些特性的现在与未来演变的指标。 一、数字电源的定义 数字电源或数字控制电源有几种不同的含义。 最简单的定义是通过数字接口控制开关稳压器，这可能包括通过I2C或类似的数字总线控制输出电压、开关频率或多通道电源的排序，?动、裕度控制、加电和断电排序等等都可以通过一个或多个数字信号控制。实际上，目前市场上的很多电源管理集成电路都以这种方式工作?通过数字接口控制模拟开关稳压器。 第二个是给前面定义加上所谓的数字遥测。在这种情况下，提供额外的控制功能以监视开关电源的状态，如温度、输出电流、输入电流、输入电压、输出电压等，并根据需求或周期性地向主机报告。ID标记、故障状态信息甚至时间标记事件等其他信息也可以存储在片 上非易失性存储器中，并在将来某个时间报告这些信息，具有大量数字集成电路的高端系统是这类数字电源的目标市场，而较低成本的消费类产品可能不需要这样的信息。 第三个也是最野心勃勃的数字电源含义是，用数字电路彻底取代开关稳压器中的所有模拟电路。据说这样将使开关稳压器更容易设计、配置、稳定、调节和销售。更进一步的理由是，通过编写几行简单的代码，一个核心数字电源集成电路就可以配置成升压稳压器、降压稳压器、负输出、SEPIC、反激式或正激式转换器。正是数字电源的这个含义最难以理解，因为从根本上来说，电源是模拟的。甚至用ADC和DSP取代误差放大器和脉冲宽度调制器的数字开关稳压器也仍然需要电压基准、电流检测电路和开关或FET驱动器。此外，电感器或变压器和电容器在实现数字电源时也是不能没有的。 二、数字电源与模拟电源的区别 数字电源与模拟电源的区别主要集中在控制与通信部分。在简单易用、参数变更要求不多的应用场合，模拟电源产品更具优势，因为其应用的针对性可以通过硬件固化来实现，而在可控因素较多、实时反应速度更快、需要多个模拟系统电源管理的、复杂的高性能系统应用中，数字电源则具有优势。 此外，在复杂的多系统业务中，相对模拟电源，数字电源是通过软件编程来实现多方面的应用，其具备的可扩展性与重复使用性使用户可以方便更改工作参数，优化电源系统。通过实时过电流保护与管理，它还可以减少外围器件的数量。 数字电源有用DSP控制的，还有用MCU控制的。相对来讲，DSP控制的电源采用数字滤波方式，较MCU控制的电源更能满足复杂的电源需求、实时反应速度更快、电源稳压性能更好。 数字电源有什麽好处它首先是可编程的，比如通讯、检测、遥测等所有功能都可用软件编程实现。另外，数字电源具有高性能和高可靠性，非常灵活。 三、数字电源的发展 数字电源是一种新技术，现阶段其发展受到人们对它的一些误解而比较难推广? 1、数字电源成本高得吓人 过去，一说到“数字”，人们就认为成本高于传统的模拟解决方案??较之数字解决方案具有的其他优点，譬如尺寸缩小、具有灵活性与适应性、可测试性增强、诊断功能及扩展 功能，成本高是一大负面因素。不过与使用所占空间较大的专有技术制造的模拟反馈回路相比，利用市场上现有的CMOS技术实现数字反馈回路所需成本较少。另外，采用真正数字电源的解决方案整体成本比其他现有方案低得多。 2、数字电源复杂得多 人们有一种观点，认为电源设计人员天生就是模拟技术设计人员，因而不想处理编程带来的复杂性。数字电源管理的支持者提出，我们不但对力求创新的设计人员 (他们并没有受到兴起的数字电源的威胁)没有给予足够重视，而且实际上，编程并不是意味著编写代码，其实只是处理向导程序驱动的图形用户界面(GUI)，以获得各种系统级优点，其中包括? (1)通过实时遥测技术简化了系统级温度管理; (2)通过实时遥测技术提高了在故障出现前事先预测的可靠性; (3)通过在最终模块或者主板测试阶段完全自动化的检查和可变电阻器微调等功能提高可制造性。 实际上，数字电源迟迟得不到接受是因为顾客认为数字技术未得到证明、技术复杂及成本高昂。这不足为奇，因为业界在70年代末遇到了相似的情况?当时电源从线性改为开关式，而最初开关式也被认为价格昂贵、不可靠(输出噪音大)。不过，一旦顾客认识到开关式电源所具有的优点(性能更高、尺寸更小)，并且学会了如何实施新的开关式电源技术，线性电源很快就被淘汰了。几年後，随著顾客熟悉其具有的优点、市场上出现更多的提供商和解决方案、看到无需额外成本就能带来的比模拟解决方案更好的效果，数字技术会出现类似的转型。 从目前情况看iWatt、TI德州仪器、凌特公司(Linear Technology)等大公司纷纷推出自己的数字电源IC，这表面业界对数字电源的前景是看好的。据iSuppli和雷曼兄弟公司的报告表明，整个数字电源市场将在2006年实现创收1.68亿美元左右，并且很快会成为电源市场非常重要的一部分;业界估计年复合增长率(CAGR)在今後几年将超过 100%。 焊盘的内孔一般不小于0.6mm，因为小于0.6mm的孔开模冲孔时不易加工，通常情况下以金 属引脚直径值加上0.2mm作为焊盘内孔直径，如电阻的金属引脚直径为0.5mm时，其焊盘内 孔直径对应为0.7mm，焊盘直径取决于内孔直径，如下表: 孔直径(mm) 0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0 焊盘直径(mm) 1.5 1.5 2 2.5 3.0 3.5 4 对于超出上表范围的焊盘直径可用下列公式选取: 直径小于0.4mm的孔:D,d,0.5,3 直径大于2mm的孔:D,d,1.5,2 式中:(D,焊盘直径，d,内孔直径) 焊盘内孔边缘到印制板边的距离要大于1mm ，这样可以避免加工时导致焊盘缺损。 焊盘的开口:有些器件是在经过波峰焊后补焊的，但由于经过波峰焊后焊盘内孔被锡封住 使器件无法插下去，解决办法是在印制板加工时对该焊盘开一小口，这样波峰焊时内孔就 不会被封住，而且也不会影响正常的焊接。 焊盘补泪滴:当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这 样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。 相邻的焊盘要避免成锐角或大面积的铜箔，成锐角会造成波峰焊困难，而且有桥接的危险 大面积铜箔因散热过快会导致不易焊接。