桂林电子科技大学
EDA技术及应用 实验
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
实验名称：加法器和数码显示译码器设计
生命与环境科学学院
生物医学
工程
路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理
专业
作者：
学号：
实验日期：2012年9月23日
实验目的
掌握软件Quartus Ⅱ9.0软件的基本使用方法
掌握GW48_PK2/4 EDA实验开发系统的基本使用方法
了解程序VHDL程序的基本结构
实验内容
采用VHDL程序语言设计8位加法器显示译码器，其
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
达式为：cin+a+b=cout+s；其中，cin为进位输入，a为被加数，b为加数，cout为进位输出，s为输出和：
进行仿真，显示波形
将程序下载至硬件，显示结果并验证。
实验设计及步骤
打开软件建立工程于文件夹D：\add8
单击file中的new project wizard,选择工程所在位置D:\add8，再给工程取名add.单击finish.（注意工程名必须与程序代码中的实体名一致）
新建VHDL文件
单击file中的new，选择design file中的VHLD file，输入程序
源程序：
LIBRARY IEEE; --声明库
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL; --声明用到的程序包
ENTITY ADD IS --实体
PORT( --外部端口说明
CIN:IN STD_LOGIC;
A:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
S:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
COUT:OUT STD_LOGIC
);
END ADD;
ARCHITECTURE ARCHI OF ADD IS --结构体
SIGNAL SINT:STD_LOGIC_VECTOR(8 DOWNTO 0);
SIGNAL AA,BB:STD_LOGIC_VECTOR(8 DOWNTO 0); --定义内部逻辑矢量
BEGIN --以下是程序逻辑部分
AA<='0'&A;
BB<='0'&B;
SINT<=AA+BB+CIN;
S<=SINT(7 DOWNTO 0);
COUT<=SINT(8);
END ARCHI;
工程名字为：ADD
仿真
新建建立仿真文件，file中的new，在 中选择，出现
双击name下方的空白处，单击出现的Insert Node or Bus中的Node Finder.出现Node Finder对话框，单击list，在Nodes Found里面选择A和B及S到右边的selected nodes里面。Ok再ok..选择A（其背景变成蓝色），单击，给A进行计数赋值，如图
对B同样的做法。（signed decimal表示有符号十进制）
选择S，右键，单击properties（属性）。
保存文件，再点击进行仿真
仿真结果如下：
实验电路结构图：
其中：
PIO3~PIO0
接
A[3..0],键1输入，对应引脚号12,11,10,8
PIO7~PIO4
接
A[7..4],键2输入，对应引脚号30,15,14,13
PIO11~PIO8
接
B[3..0],键3输入，对应引脚号35,34,33,31
PIO15~PIO12
接
B[7..4],键4输入，对应引脚号41,40,39,37
PIO49
接CIN，键8输入，对应引脚号128
PIO19~PIO16
接
S[3..0],数码管5显示，对应引脚号46,45,44,43
PIO23~PIO20
接
S[7..4],数码管6显示，对应引脚号57,56,48,47
PIO32
接COUT，发光管D1显示，对应引脚101
硬件逻辑验证：
锁定管脚之后，点击，在弹出的
对话框中勾选，再点击，选择下面的内容，close。单击，开始下载。
实验箱选择模式一，按复位键，随意输入数据进行验证：
说明：（被加数：第二位对应“键二”，第一位对应“键一”
加数：第二位对应“键四”，第一位对应“键三”
数码管显示：第二位对应“数码管6”，第一位对应“数码管5”）
实验结果
和
加数
被加数
数码管6
数码管5
键4
键3
键2
键1
3
4
2
3
1
1
1
8
0
E
0
A
实验总结
浙公网安备 33021202002483