基于DSP的语音信号采集系统的设计

收稿日期: 2004-12-14 基金项目: 太原科技大学青年科技研究基金资助项目 ( 200307)。 作者简介: 乔建华 ( 1975- ), 女,讲师, 主要从事信号处理和计算机控制的研究。 第 26卷 � 第 2期 太 原 科 技 大 学 学 报 Vo .l 26� No. 2 2005年 6月 JOURNAL OF TA IYUAN UN IVERSITY OF SC IENCE AND TECHNOLOGY Jun. 2005 文章编号: 1673- 2057( 2005) 02- 0107- 04 基于 DSP的语音信号采集系统的设计 乔建华,张井岗,李临生 (太原科技大学电子信息工程学院,太原 030024) � � 摘 � 要:设计了一种基于 16位定点 DSP TM S320VC5410的语音信号采集系统, 该系 统应用了集 ADC和 DAC于一体的 SIGMA-DELTA型单片模拟接口芯片 TLC320AD50C, 采用 FIFO技术进行缓存, CPLD实现控制逻辑, EZ-USB外围接口器件实现串行通信。主 要介绍了系统的硬件结构和软件编程思想及实现方法。经测试, 对语音信号回放人耳感 觉不到失真。 � � 关键词:数据采集; DSP; TLC320AD50C; FIFO 中图分类号: TN7� � 文献标识码: A � � 数据采集技术是一项基本的实用性技术, 已被 广泛地应用于测量、监测、控制、诊断、科学试验等 各个领域。近二十年来,数据采集技术由于采用了 微机等一系列新技术, 得到了飞速的发展。由于数 据采集技术涉及的领域广, 采集信号的动态范围 宽,处理的数据量大, 对系统实时性能 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 高, 所以 对数据采集和处理系统提出了严格的要求,许多新 产品、新技术也就在数据采集系统中大量涌现。近 年来, 随着 DSP的功能日益增强, 性能价格比不断 上升,开发手段不断改进, DSP在数据采集系统的应 用也在不断完善。本文着重介绍了应用 TI公司生 产的 16位定点 DSP TM S320VC5410, 以及 SIGMA- DELTA型单片模拟接口芯片 TLC320AD50C组成的 语音信号采集系统,该系统的重要器件还包括 F IFO 存储器、CPLD AS IC、USB外围接口器件等, 并介绍 了实现语音信号采集和回放的软件设计方法。 图 1� 系统总体方案框图 Fig. 1 System b lock d iagram 1� 系统硬件结构 该系统以 DSP TMS320VC5410 (以下简称 C5410)为核心, 语音信号经前端调理电路后, 进入 TLC320AD50C进行模 /数 (A /D )转换,由于 A /D转 换的速度要比 DSP的运行速度慢得多, 所以先进入 FIFO存储器进行缓存,采集到一定量数据后再进入 DSP进行分析处理, 处理后的数据放到二级缓存 SRAM中, 然后要输出的信号再经 TLC320AD50C进 行数模转换, 还原成声音信号, 经音箱功率放大电 路放大输出, 实现语音信号回放。对 SRAM、FIFO、 A /D、D /A等的控制, DSP所需各种状态信息的获 取,以及与主机的各种通信, 都通过复杂可编程逻 辑器件 CPLD实现。并且使用了 EZ-USB外围接口 芯片, 可以通过 USB口方便地和主机通信。系统总 体方案框图如图 1所示。 1�1� 系统核心芯片 TMS320VC5410 数字信号处理器是整个硬件系统的核心, 它不 但控制着整个数据采集系统的工作 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 ,还负责与 PC机以及外部系统之间的数据通信。本系统采用 了 TI公司近年来推出的低功耗、高性价比的 16位 定点 DSP芯片 TM S320VC5410, 适用于语音、通信等 实时嵌入应用场合。T I公司的 DSP芯片在基本哈 佛结构的基础上做了改进, 一是允许数据存放在程 序存储器中, 并被算术指令直接使用, 增强了芯片 的灵活性;二是指令存储在高速缓冲器 ( C ache)中, 当执行此指令时, 不需要再从存储器中读取指令, 可以节约一个周期的时间。C5410的工作频率为 100MH z,提供了丰富的片内存储器资源: 64Kx16位 片上 RAM, 16Kx16位片上 ROM,程序空间最多可扩 展到 8M x16位, 还有多种片内外设资源 [ 1]。 C5410 高速的数据处理能力和丰富的片内资源完全能满 足本系统对语音信号的采集与处理的要求。并且 C5000 系 列 DSP 可 使 用 JTAG 接 口 (按 照 IEEE1149. 1 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 )进行调试,可完全控制 DSP上的 所有资源, 使用方便可靠。 1�2� 模拟接口芯片 TLC320AD50C TLC320AD50C (以下简称 AD50)是 T I生产的 SIGMA-DELTA型单片模拟接口芯片, 它集成了 16 位 A /D和 D /A转换器, 采样速率最高可达 22. 05 KH z,其采样速率可通过 DSP编程来设置。在 AD50 内部 ADC之后有抽样滤波器,以提高输入信号的信 噪比, 在 DAC之前有插值滤波器, 以保证输出信号 平滑。AD50内部有 7个数据和控制寄存器, 用于 编程设置它们的工作状态。由于语音信号的频率 范围在 200H z-3400H z之间, 采样率一般设定为 8 kH z,所以用 AD50做 AD转换器非常合适。 AD50的工作方式和采样频率均通过串口编程 来实现。由于转换的数据和控制数据是通过同一 串行口进行传输的,所以 AD50中有首次通信和二 次通信 [ 2]。首次通信专用于转换数据的传送,其时 序如图 2所示。二次通信则用来设置和读出寄存器 的值, 所有的寄存器都在二次通信时编程。启动二 次通信有两种方法,一种是在 FC上加高电平,第二 种是将 15位方式在首次通信的 DIN的 LSB位置为 1。AD50完成语音信号采集后, 在 DSP中进行相应 的处理算法,语音信号经处理再从 AD50输出。 注: D IN在 SCLK的下降沿锁存, DOUT在 SCLK的上升沿输出。 NOTE: D IN is latched at the fa lling edge of SCLK � � DOUT is sent out a t the r ising edge o f SCLK 图 2� 首次串行通信时序 Fig. 2 Prim ary serial commun ication tim ing 1�3� F IFO存储器 IDT72V02 在一般的高速数据采集中,系统核心芯片 DSP 的运行速度与前端 A /D转换器的运行速度往往是 不同步的, 为了协调、控制它们之间的工作,需要在 两者之间加入数据缓存器。 108 � � � � � 太 原 科 技 大 学 学 报 � � � � � � � � � � � 2005年 本系统采用了高速先进先出存储器 IDT 72V02L25J作为一级缓存器来缓存 A /D转换器得 到的数据。 IDT72V02的供电电压仅为 3. 3 V [ 3] , 工 作时的最大功耗为 180mW,访问时间为 15 ns, 可以 进行异步或同步的读写操作。在本系统中, 因为 DSP的工作速度远远高于 A /D转换器的转换速率, 如果 FIFO的读写操作用同一时钟, 则会降低 DSP 的工作效率,使得 DSP只有在数据接收完毕后, 才 能进行其他操作,所以将 72V02设置为异步工作方 式。72V02 FIFO存储器的状态标志有全空 ( Emp- ty) ,全满 ( Fu ll), 半满 (H al-f Fu ll)来 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示。并且可以 工作在单片模式,深度扩展模式,双向操作模式, 数 据串流模式 [ 3]。本系统由于一方面要将 AD50进行 AD转换的数据送给 FIFO缓冲, 另一方面, DSP处 理后的数据也要通过 FIFO送给 AD50进行 DAC,所 以采用双向操作模式。结构框图如图 3示。 图 3� 双向 FIFO模式 Fig. 3 Bid irectional FIFO mode 1�4� CPLD的控制逻辑 本系统中的控制逻辑是应用 X ILINX公司的 XC9536XL CPLD来形成的。XC9536XL 是一个高 性能的 CPLD,供电电压仅为 3. 3 V, 系统频率达到 178MH z, 管脚至管脚的延迟为 5 ns,内部有 36个宏 单元, 800个可用的门电路 [ 4]。对 CPLD器件的编 程,可以在 A lteraMAX + PLUS II开发环境下,运用 原理图或 VHDL( V ery H igh Speed IC Hardw are D e- script ion Language)超高速集成电路硬件描述语言或 两者结合起来完成设计。 本系统中采用 CPLD实现串行 A /D和 D /A与 并行的 FIFO之间的数据传输匹配。为此, 设计了 一个串并转换器和两个并串转换器, 分别为: s in _ pout、pin_sout、w_contro l。串并转换器将 AD50的串 行输出数据 DOUT 转换成并行数据, 送到 FIFO存 储。分析两芯片的时序知: A /D在帧同步信号 FS 为低时,在移位时钟 SCLK的上升沿将模数转换结 果输出,故在 SCLK的下降沿, 将输出的数据读入串 入并出移位寄存器 sin_pou,t当 16位数据完全送入 串入并出移位寄存器后, 即 FS变高时, 将移位寄存 器中的并行数据输出, 若此时, F IFO芯片的 HF引 脚为高 (表示 FIFO未半满 ) , 则产生写信号 w将数 据写入 F IFO, 完成一次转换数据的写入。当 FIFO 中的数据达到半满,则向 DSP请求中断, 由 DSP以 DMA方式将数据读入到数据存储器的指定单元中。 两个并串转换器用来将并行数据转化为串行数据。 其中 w_contro l用来将 DSP输出的并行控制字转化 为串行数据,送至 AD50的串行数据输入端 DIN,以 初始化 AD50的控制字。当 TLC320AD50C处于工 作状态时, 若 F IFO中的数据满, 就开始向 D /A送数 据进行回放, 此时, F IFO与 D /A的接口就用到了 pin_sou,t实现数据的并串转换, 在移位时钟 SCLK 及帧同步信号 FS的控制下, 将数据串行输出到 D / A的 DIN脚。串行数据在 SCLK下降沿锁存, 十六 位数据传送完后开始数模转换。 2� 软件设计 系统的软件设计主要包括 DSP编程和 PC编 程,要完成的功能是通过麦克风接口采集语音信 号,经处理后实时地通过扬声器接口回放出来, 并 在 PC机上对所采集的语音信号进行波形显示、频 谱分析等处理。DSP编程的主要任务是初始化、管 理板上的资源和完成语音处理的算法。 PC编程重 点则是完成与 DSP的串行通信, 用户使用系统界面 和对信号的存储分析显示等功能。本软件设计以 TI提供的功能强大的 CCS( Code Composer Stud io ) 为集成开发环境。 C5410控制着整个系统的工作流程和运行状 态,系统上电 CPU复位后, 首先由 C5410完成自身 的初始化, 包括配置 RAM块,设置数据页指针、中 109第 26卷第 2期 � � � � � � � 乔建华,等:基于 DSP的语音信号采集系统的设计 图 4� 中断服务程序流程图 Fig. 4 F low char t of interrup tion service program 图 5� 主程序流程图 Fig. 5M ain program flow char t 断和 I /O模式, 设置中断屏蔽位和等待状态位, 设 置定时器模式、初值、串行口等 [ 5] , 然后开始启动 AD,等待中断。AD50负责信号采集,并将转换的数 据存入到一级缓存器 FIFO中。当 FIFO达到半满 时,向 C5410提出中断 申请 关于撤销行政处分的申请关于工程延期监理费的申请报告关于减免管理费的申请关于减租申请书的范文关于解除警告处分的申请 , C5410响应中断, 读取 采样数据, 进行压缩编码、频谱分析等处理后,存入 二级缓冲器 SRAM中, 并通过 EZ-USB与 PC机连 接,可以在 PC机上进行频谱分析、加窗处理、存储 示波显示、波形实时显示等。要输出的数据再送入 AD50进行模数转换, 实现声音回放。主程序和中 断服务程序流程框图如图 4、图 5示。 3� 结束语 本文设计了一种高精度的语音信号采集系统。 该系统既有 A /D又有 D /A,构成一个闭环,可自发 自收, 而算法则集中在 DSP芯片内进行模块化处 理,这给系统的设计和调试带来了很大的方便。本 系统还可以应用于数字信号处理、静态图像处理、 TM S320C5000开发教学等频率在 10 KH z以内的信 号的采集与处理。经试验,在该系统上对语音信号 进行实时采集与回放,人耳感觉不到失真。 参考文献: [ 1] � Texas Instrum ents Inc. TMS320VC5410 F ixed-Po in t D ig ital S igna l P rocess Data M anual[ EB /OL ] . Oct Inc. http: / /www. t.i com, 1998- Rev ised 2000. [ 2] � Texas Instrum ents Inc. TLC320AD54C / ITLC320AD52C S igm a-De lta Ana log Interface C ircuitW ithM aster-S lave Function Da ta M anua l[ EB /OL ]. Inc. h ttp: / /www. t.i com 2000-03-01. [ 3] � Integrated Dev ice Techno logy. 3. 3Vo lt CMOS Aysnch ronous F IFO IDT72V01-72V06 Data Shee t[ EB /OL ]. Inc. http: / /www. idt. com, 2003-01-08� [ 4] � X ilin, Inc. XC9536XL H igh Per fo rm ance CPLD [ EB /OL ], http: / /www. x ilinx. com, 2003-08-21. [ 5] � 王念旭. DSP基础与应用系统设计 [M ]. 北京:北京航空航天大学出版社, 2001. (下转第 114页, Cont inued in page 114) 110 � � � � � 太 原 科 技 大 学 学 报 � � � � � � � � � � � 2005年 Application Research of Synthetic EvaluationM ethods of Engineers Technology Based on NNA LIW e-i dong ( Shanx i Serv ice Center of Technic ians, Ta iyuan 030001 , China) Abstract: The princ iple of neutral netw ork is app lied in synthet ic evaluation o f eng ineering techn icians. The syn- thetic eve luationmode l is established based onNN, the counterpart algor ithm is g iven and the imp lementert ion is re- alized by adopting C+ + programm ing. F ina lly, the reasonable synthetic evaluation resu lts are acqu ired and ver-i fied. KeyW ords: neural netwo rk, synthet ic evaluation, model (上接第 110页, Con tinued from page 110) Design of Speech SignalAcquisition System Based on DSP QIAO Jian-hua, ZHANG Jing-gang, L I L in-sheng ( Co llege of E lectronic& Inform ation Eng ineering, TaiyuanU niversity o f Sc ience and Techno lo ly, Taiyuan 030024, China) Abstract: A speech signal acquisit ion system based on the 16-b i,t f ixed-po in,t dig ita l signa l processo r ( DSP) TM S320VC5410 is designed. The system adopts sing le h igh-reso lution analog interface ch ip TLC320AD50C that in- tegrates sigma-delta dig ita-l to-ana log converterw ith ana log- to-d ig ital converter. Buffer and control log ic are rea lized by firs-t inpu-t firs-t output ( FIFO ) memory and comp lex programm ing log ic dev ice ( CPLD) separate ly. A high ly in- tegrated un iversa l serial bus (USB) peripheral interface deviceEZ-U SB is used in serial commun ication. The basic design pr incip les for hardw are and the program frame and realization methods for so ftw are are ana lyzed. The result of test show s d istortion a lmost canno t be sensed when utilizing the system to speech signal play ing back. Key words: data acquisit ion, DSP, TLC320AD50C, FIFO 114 � � � � � 太 原 科 技 大 学 学 报 � � � � � � � � � � � 2005年