单板硬件设计审查评审
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
评审人签字： 评审日期： 联系电话：
总评：
说明：概括
总结
初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf
该文档的优点、缺点及改进建议
1、可读性评价：
□很好 □较好 □一般 □较差
说明：文档是否表达清晰，逻辑条理分明，表达形式通用，使具有一定技 术背景的
工程师容易读懂。如：在难懂的地方增加注释，在适当时采用图文并茂的方式等。
选择认可的项打叉或打勾。
2、准确性评价：
□很好 □较好 □一般 □较差
说明：指文档是否对其中的技术内容能表达准确，对其中设计的测试方法有其操作
性，并且准确有实效，不应该有关键技术表达错误等。 选择认可的项打叉或打勾。
3、
规范
编程规范下载gsp规范下载钢格栅规范下载警徽规范下载建设厅规范下载
性评价：
□很好 □较好 □一般 □较差
说明：指文档的内容和形式是否是规范的，如：文档是否按模板来写；在特殊的情
况下不使用模板而写的文档其封面格式、字体、主要内容顺序是否和相应的文档模
板类型的要求是否一致等。 选择认可的项打叉或打勾。
4、完备性评价
完备性总评：
□很好 □较好 □一般 □较差
说明：指文档包含的测试项目是否完整（即：没有漏测现象等），本次测试总体上
对测试指导书的遵从程度和测试深度。可对照附录的内容进行判断。
所属单板名称：
文档作者： 文档完成时间： 项目经理：
文档编号： 文档名称：
附单板设计审查项目列表：
请参照此表，审查过的项目请打（9），未审查的项目请打（x），单板无此审查项目
可不填。
1.单元电路审查：
1.1滤波电路审查
1.审查电路中有无设计电源滤波器。 有无审查（）
2.审查电路中电源滤波器的形式是否有效，是否为单电
容型或单电感型，而未采用П形电源滤波器。 有无审查（）
3.对单板的П形电源滤波器参数进行审查。 有无审查（）
1.2ID电路审查
1.审查ID电路的形式是否符合规范电路的要求。 有无审查（）
2.审查ID电路的参数是否正确。 有无审查（）
3.审查ID电路是否有隔离电阻或隔离芯片。 有无审查（）
4.在沿用未能提供正确ID处理的旧母板时，单板是
否进行相应的处理。 有无审查（）
1.3主备倒换电路审查
1.审查主备倒换电路是否为主倒备型电路。 有无审查（）
2.主备电路设计中是否考虑到单板复位后一段时间
内该板一直设为备用，以更有效防止备抢主。 有无审查（）
3.电路中是否考虑在主板复位时，自动转为备板，两块
板同时复位时，自动将0号板设为主用，1号板设为备用。 有无审查（）
4.在备板插拔时，由于插针接触或脱离的次序先后
有别，会否导致备抢主现象。 有无审查（）
5.备板在插入的过程中，会否有可能导致主板的状态不正常。 有无审查（）
6.是否未将/Reset信号引入主备倒换电路，可否存在隐患。 有无审查（）
7.主备倒换电路能否在单板所有的故障状态下均
能进行正常的倒换，包括主板通讯中断时的自动倒
换，CPU故障时的自动倒换等情况。 有无审查（）
8.主备倒换电路与系统的时序配合能否满足系统实时倒换的要求。 有无审查（）
9.若单板有一一对应关系，有否考虑到相关单板的联动倒换。 有无审查（）
10.设计中是否考虑到本板通过光纤，双绞线输入的重要信号丢失
时的自动倒换. 有无审查（）
1.4复位、WDT电路审查
1.硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应
是单稳电路而非锁存电路。如果设计为可关闭的WDT，刷新时应
是关闭后立即开启，不可使watchdog处于长期关闭的状态。 有无审查（）
2.WDT设计中，坚决不可使用分离元件依靠电容充电实现WDT电路。 有无审查（）
3.在WDT设计中，计数时钟应尽量取用本板时钟。防止因为其他
单板倒换，插拔导致时钟不正常时，本板WDT电路工作失常。有无审查（）
4.上电时WDT计数器应可清零。 有无审查（）
5. 单板设计中有无手动复位开关。 有无审查（）
6.设计中有无为重要芯片设计供软件单独操作的复位口。 有无审查（）
7.复位电路中消抖电容的容值是否过大。 有无审查（）
8.审查WDT输出的复位信号是否接在MAX708的输入，通
过MAX708的输出对单板进行复位，而不是用WDT输出
的信号直接对单板进行复位。 有无审查（）
1.5匹配电路审查
1.审查高速信号长线传输中有无加入匹配。 有无审查（）
2.审查匹配形式的正确性，有效性。 有无审查（）
3.审查匹配参数的正确性。 有无审查（）
4.不可在同一信号线上同时进行终端并接与始端串接匹配。 有无审查（）
5.审查终端匹配时，信号输出芯片的驱动能力是否满足。 有无审查（）
6.审查时要结合PCB布线图进行审查。 有无审查（）
1.6信号时序审查
1.在不考虑延时的情况下，分析单板的输出信号之间的时序关系
是否满足整机时序指标，最好是符合理想的时序要求。 有无审查（）
2.不考虑延时的情况下，单板对输入时钟的利用是否合理，所用芯片
的输入信号的时序关系是满足专用芯片对输入信号时序的要求。 有无审查（）
3.CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能很好
支持CPU的读写时序和采用高速CPU时RAM、ROM等存储器件的
速度是否与CPU匹配。 有无审查（）
4.可编程逻辑器件接口逻辑设计是否能使输入信号可靠读入以及其
输出信号是否能满足 其它芯片的时序要求。在可编程器件选用
上，其速度是否与其他芯片匹配。 有无审查（）
5.总线三态时序设计时是否考虑到各控制信号之间有足够的
裕度，以防止总线冲突。 有无审查（）
1.7器件应用审查
1.审查所有芯片的外围电路的接法正确性 有无审查（）
2.审查对芯片无用脚的处理 有无审查（）
3.对芯片工作方式的审查 有无审查（）
1.8CPU应用审查
1.8.1MCS51系列
1.时钟审查 有无审查（）
2.控制信号审查 有无审查（）
3.I/O口用法审查 有无审查（）
4.外接存储器的速度匹配 有无审查（）
5.不用输入端的处理审查 有无审查（）
1.8.2186、188系列
1.与外围电路接法的正确性。 有无审查（）
2.对输入时钟的审查 。 有无审查（）
1.8.3 386审查
1.审查与外围器件的接法是否依照器件手册推荐。 有无审查（）
2.BS8#：输入，总线宽度，表明当前正寻址一个16位/ 8位
设备，审查该端是否有上拉（16位）或下拉（8位）电阻。 有无审查（）
3.CTS1#：清除发送SIO1，防止数据送到串口RXD1。与
EOP#复用，需要外部上拉电阻。 有无审查（）
4.中断输入口：NMI（不可屏蔽中断请求）、SMI#（系统管理
中断请求）等中断输入口，不管使用与否都应有上拉或下拉电阻。 有无审查（）
5.FLT# ：浮空（强迫除TDO 以外所有的双向信号及输出信
号为高阻），如果不用应接上拉电阻。 有无审查（）
6.并行I/O 口：386有三个8 位的通用的I/O 端口，审查I/O口
的驱动能力。P1口和P2口提供8mA的驱动能力，P3口提供16mA。 有无审查（）
7.TAP（测试访问端口）：审查所有的TAP输入端
口（TCK / TDI / TMS ）是否有上拉电阻，/ TRST#是否接下
拉电阻或悬空。 有无审查（）
8.WDT：如果用WDT信号作为中断源，应将中断触发方式设为
边沿触发查与外围器件的接法是否依照器件手册推荐。 有无审查（）
1.8.4DSP审查
1.与外围接口器件的连接 有无审查（）
2.与外围接口器件的速度匹配 有无审查（）
3.MP/ MC：Microprocessor/ microcomputer 方式选择端，当采用
外部存储器时，应通过上拉电阻接VCC；当采用内部存储器
或BOOT时，应通过下拉电阻接地。 有无审查（）
4.BOOT实现：DSP程序引导共有多种方式，如果采用BOOT，审
查实现程序引导的接口方法是否正确。 有无审查（）
5.HOLD：总线占用请求，不用时应接上拉电阻。 有无审查（）
6.中断输入端：INT1、INT2、INT3、INT4、NMI，不用时
应接上拉电阻。 有无审查（）
7.测试/仿真端口：审查EMU0、EMU1是否接上拉电阻，TAP输
入端口（TCK / TDI / TMS ）是否有上拉电阻； TRST#（内部
有下拉电阻）是否接下拉或悬空。 有无审查（）
8.其它无用输入端是否有上拉电阻或下拉电阻/ 接地。 有无审查（）
1.8.5 MC68360审查
1.审查MC68360的电源系统 有无审查（）
2.审查MC68360的时钟 有无审查（）
3.审查MC68360中断体系 有无审查（）
4.审查内存控制器的时序 有无审查（）
5. 审查通信控制处理模块 有无审查（）
1.8.6 MPC860审查
1.电源和地的审查。 有无审查（）
2.审查MPC860的时钟模式引脚及配置字。 有无审查（）
3.审查MPC860的时钟。 有无审查（）
4.注意MPC860总线的排列顺序正好与X86的相反。 有无审查（）
5.审查MPC860中断体系。 有无审查（）
6.审查内存控制器的时序。 有无审查（）
7 审查通信控制处理模块。 有无审查（）
1.9系统常用接口审查
1.9.1差分接口电路
1. 如果是远距离点对点通讯，接口的保护非常重要，应是审查的重点。 有无审查（）
2. .近距离点对点接口方式，审查接口电路的参数。 有无审查（）
3. 一点对多点接口方式，审查接口电路的参数。 有无审查（）
1.9.2光电耦合电路
1. 直流电气参数审查。 有无审查（）
2. 审查光耦的反向电压和驱动能力是否满足要求。 有无审查（）
3. 对于单向输入的光电耦合器件，应在输入端并接反向二极管。 有无审查（）
4.光电耦合器件的电流传输比离散性很大，电路应保证在这个
参数范围内的所有光耦器件可正常的导通及截止。 有无审查（）
5. 对于大多数光电耦合器件，输出端提供了输出三极管的基
极，应将它通过一个1M
左右的电阻接地。 有无审查（）
6.交流电气参数审查。 有无审查（）
7.审查光耦合器件接口电路的响应速度是否满足系统要求。 有无审查（）
1.9.3变压器隔离电路
1.变压器的主要作用是电压、电流变换，原副边的变化
比（线圈匝数比）必须满足接口电路的要求。 有无审查（）
2.审查输入输出端的阻抗是否匹配。 有无审查（）
3.电路中应有隔直电容，电容的大小应保证既能很好的
隔离直流分量，有不对有用信号产生较大的衰减，也不
因此而带来阻抗的失配。 有无审查（）
4.变压器接口电路通常用于传输远距离信号，审查时应留
意电路中是否有保护电路，保护电路是否合理 有无审查（）
1.10分立元件参数审查
1.10.1电阻器审查
1.电阻器的阻值参数是否符合电路要求，通常使用电阻的数值与电
路理想的数值有偏差，审查在此偏差范围内能否保证电路功能正
常实现。 有无审查（）
2.电阻器的精度等级是否符合要求。在使用中，应考虑电阻的阻值的
偏差是否符合电路要求，在精度要求特别高或较高的地方，如测量
电路、倒相电路，应使用阻值偏差为2%以下的电阻器，一般的电路
可使用允许偏差为10%的电阻器。 有无审查（）
3.电阻器的额定功率是否符合要求。为满足可靠性的要求，应根据
具体的电路计算电阻实际消耗功率，选用电阻器的额定功率为实际
消耗功率的1.5~2倍。 有无审查（）
4 .电阻器的最高工作电压是否符合要求。允许加在电阻两端的最高
电压可由下式求得：工作电压= （电阻的额定功率*电阻值 ）平
方根值。 当电阻器两端的电压超过规定值时，电阻器内部会产
生火花、引起噪声、甚至损坏。 有无审查（）
1.10.2电容器审查
1.电容器的容量。审查电容器的容量数值是否合适。 有无审查（）
2.耐压及工作电压。在实际使用中工作电压应小于标称的耐压
数值，一般为工作电压为耐压的一半，以降低电容的故障率。 有无审查（）
3.极性审查。审查中考虑即使电压的平均值的极性符合要求，也还必
须叠加上交流和尖峰电压的负峰值后是否会出现反极性的现象。 有无审查（）
4.精度。中频变压器用的调谐电容，本机振荡用的垫整电容器，应
选用 I 级精度的电容，作耦合、旁路的电容器可任意选用。 有无审查（）
1.10.3稳压二极管
1.审查稳压管的稳定电压的值能否保证单元电路功能的正常实现。 有无审查（）
2.稳定电压随工作电流和温度的不同而有所改变，同一型
号的稳压管，其稳定电压的数值也不是固定的数值，审查误差
为电路带来的影响。 有无审查（）
1.11单板附加功能审查
1.单板有无自检功能。 有无审查（）
2.设备升级是否方便。 有无审查（）
3.单板维护是否方便。 有无审查（）
4.单板的可测试性。 有无审查（）
1.12插槽审查
1.HEADER使用接插件是否符合公司标准，应尽量选用
64PIN或96PIN欧式连接器。 有无审查（）
2.有两个HEADER接插件，上HEADER下边沿与下HEADER上边
沿垂直间距是否为 1975mil，是否关于母板水平中轴线对称。 有无审查（）
3.HEADER上未用管脚是否集中。 有无审查（）
4.业务线是否尽量集中且放在上HEADER的上部和下HEADER的下部。 有无审查（）
5.电源和地、电源和电源之间是否相邻，电源与地线引脚数是否
考虑单板用电量。 有无审查（）
6.调试串口是否占用HEADER管脚； 有无审查（）
7.引脚安排有没有考虑误插时可能导致的单板或器件损坏问题。 有无审查（）
1.13负载驱动能力的审查
1.审查各类集成电路的扇出能力是否满足电路的要求。 有无审查（）
2.审查开路门的上拉电阻是否满足相应驱动条件。 有无审查（）
3.审查各类不同集成电路间相互驱动时电流，电压驱动能力。 有无审查（）
4.可编程逻辑器件使用时须审查输出端和接口器件的电平配合。 有无审查（）
5.审查并行总线，串行总线的驱动能力。 有无审查（）
6.使用的超小型TQ继电器，应采用ULN2003（MC1413）驱动。 有无审查（）
7.其它专用器件必须使前级输出电流、电压极差值满足后级输入
电流、电压要求的极差值。 有无审查（）
1.14保护电路审查
1.14.1差分接口电路：
1.对不同机柜，不同电源系统和接地系统，或接地线之间的距
离较长的接口电路，必须具有保护措施。 有无审查（）
2.审查保护电路是否合理，保护元件的参数和布局是否正确。 有无审查（）
3.高速信号传输电路中，还要注意保护器件的电容特性是否
满足高速信号传输的要求。 有无审查（）
1.14.2变压器接口电路
1.PGND与GND一定要隔离，并有一定的距离；而且，变压器
的输入、输出端之间应保证电气上隔离，以使系统有很好的
抗共摸干扰能力，也避免因雷击、高压碰线等带来的输入端高
压串入逻辑电路中。 有无审查（）
2.热敏电阻必须安放在压敏电阻和防雷芯片的前面，才能能实现
其保护功能。 有无审查（）
3.压敏电阻应能对传输线对地过高的电压进行嵌位保护，以消
除接口线上的共摸电压。 有无审查（）
4.对大多数的接口电路来说，阻抗匹配是很重要的。由于PTC电
阻一般有5~30欧姆的冷态电阻，它的接入可能会影响接口电路
的阻抗匹配。审查时应把热敏电阻的冷态电阻计算进去。 有无审查（）
1.14.3触点开关电路
1.审查触点开关电路是否有保护电路，方法是否正确。 有无审查（）
2.对大电流情况，即使连接导线很短，但如果我们不清楚负载的
具体阻抗特性，开关两端都应该加保护电路。 有无审查（）
3.提倡对大电流开关，无论是触点开关还是无触点开关，都加上
限压保护电路。 有无审查（）
4.对已有保护电路的，审查时还应当注意保护器件的参数选择和
接入位置是否正确，是否靠近被保护器件，连线是否尽量短。 有无审查（）
5.在具有感性的电路开关时，如继电器控制线圈的电路中，有
否考虑到瞬间过压保护。 有无审查（）
6.审查保护器件尽量靠近被保护器件，保护电路的走线尽量
短，这也应是审查的重点。 有无审查（）
1.14.4电源保护电路：
1.确定单板和单元电路是否需要过流过压保护，以及保护电路
的类型，多电源系统是否需要自动同时掉电保护等。 有无审查（）
2.审查电路上是否正确使用了保护电路，保护电路的设计和
器件参数的选择是否满足上述要求。 有无审查（）
3.过压保护电路的位置，必须在保险管的后面。 有无审查（）
1.15其他审查项
1.审查单板设计时是否考虑易发热器件的散热问题。 有无审查（）
2.审查有无过流过压保护。 有无审查（）
3.审查单板是否做到输出口断电为高阻。 有无审查（）
4.审查单板复位时公用信号接口能否保持三态。 有无审查（）
5.审查单板中设计有两脚晶振，是否有镀锡铜线固定。 有无审查（）
2.逻辑审查
2.1设计中是否有意利用时延实现电路功能
1.设计原理图中是否明显存在用于时延的元件，如MAXPLUSII中
的LCELL、MCELL、Foundation中的BUF等，注意SOFT、BUF在
编译时可能会优化掉，要对这点进行确认。 有无审查（）
2.分析底层设计实现，看是否存在有意利用LE或连线调节时延的地方。 有无审查（）
2.2设计中是否存在组合逻辑输出作时钟、异步清0、置位信号
1.分析设计中是否存在逻辑冒险或功能冒险，存在冒险的信号
是否作为了触发器的时钟、异步清0、置位信号。 有无审查（）
2.输出给外部的等效于时钟的信号，如读写信号，是否由组合
逻辑产生，是否存在毛刺。 有无审查（）
3.触发器的异步置位、清0是否会存在同时有效的情况。 有无审查（）
2.3设计时序是否可靠
1.对于局部同步电路要分析主时钟的布线情况，分析最大时钟
偏差的大小，从而判断是否存在建立_保持时间问题。 有无审查（）
2.对于异步电路接口，要对其时序进行验证，看看触发器的
建立_保持时间是否满足器件要求。 有无审查（）
2.4设计实现与设计意图的一致性
1. 审查有无设计失误造成某一方面的功能不能实现，要根据电路
实际工作情况设计各种输入测试向量，通过仿真工具来对某个具
体电路实现的功能进行仿真测试，看它的输出功能是否正常，是
否达到了设计的目的。 有无审查（）
2.审查开发工具编译优化造成最终结果与设计意图不符。 要分析开发
工具编译完成后给出的
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
文件（如.RPT文件），分析开发工具在
编译时作了哪些优化，优化后的结果是否仍与设计意图一致，是否
会导致电路功能变化。 有无审查（）
3.如设计原理或器件选择不适当造成关键路径时延理论或实际上大
于该部分时序电路的时钟周期，电路在极限工作条件下可能不能可
靠工作。可通过分析同步电路设计中的最长延时路径，通过时延分
析工具确定它的时延大小，看最大时延是否超过了一个时钟周期。
若超过了一个时钟周期，则该部分电路的工作可靠性无法保证。 有无审查（）
3.PCB审查
3.1整体布局是否合理
1.模拟电路与数字电路占不同的区域，同一类数字器件尽可能分布
在一起，模数电路位于两者的交界处，使模拟部分的管脚位于模拟
地上方，数字部分的管脚位于数字地上方。在数模混合的单板上，
AD芯片的摆放位置应尽量先满足模拟部分的需求。 有无审查（）
2.把电路板分为不同的直流电压区域，如5VDC区、12VDC区等等；
同时使用多种电源的器件应该位于区域的交界处； 有无审查（）
3.接口器件靠近HEAD布置。 有无审查（）
4.时钟远离I/O电路，同时输入、输出回路应该尽量远离；特别是模
拟高频信号的发送和接收部分尽量分开，不宜交叉，最好将这两
部分的地线层分开，相应的信号在各自地线层上方走线。 有无审查（）
5.电压调整器这类器件应离易受干扰的模拟信号较远，以减少干扰。 有无审查（）
6.器件放置的方向应便于散热；高热器件均衡分布；温度敏感器件
如光模块远离高热器件。 有无审查（）
7.布局应该尽可能做到使关键的高速信号走线最短。 有无审查（）
3.2电源布线审查
1.几种不同类型的电源分开。 有无审查（）
2.模拟电路电源与数字电路电源分开。 有无审查（）
3.不同类型的数字电路（如TTL与PECL）电源分开。 有无审查（）
4.高频线路接口的收电路和发电路电源分开。 有无审查（）
5.HEAD头上的电源插针数应该满足最大电流的要求。 有无审查（）
6.电源引脚的物理位置定义，应注意安全性，不同种类的
电源引脚要分开一定间隔，特别是与地脚应有一定距离。 有无审查（）
7.不允许有任何电气上浮空的金属。 有无审查（）
8.不同种类电路的地最好分开，如果无法提供不同的地平面
的话,可以在同一地平面上分割地,成为一个个” 地岛” ,但是地岛
的分割不能过多，尽量不要出现条状的地岛，若不得以，则可
以将条状地放在PCB板的边缘。 有无审查（）
9.数字地和模拟地的开槽不宜过小，需严格做到单点接地。数字地
网和模拟地网本身应以网状连接，尽可能减小信号环路面积。 有无审查（）
10.防雷地和工作地在板上严格分开，防雷器件的接地应接PGND，
不能接GND。在隔离变压器内边的防护器件不应再接PGND，
不然将通过PGND将雷击信号反串电路，使隔离变压器失效。 有无审查（）
3.3附属器件的位置
1.去藕电容的位置应尽量靠近芯片电源引脚。 有无审查（）
2.终端匹配电阻接在最后一个负载处，且应尽可能靠近终端器件。 有无审查（）
3.某个集成芯片的外围器件应该紧靠该芯片，如锁相环外围鉴相
电容、电阻CPU的晶振等尽可能靠近相应的芯片。 有无审查（）
4.每个电源的滤波电路应该紧靠应用该电源的集成芯片处。 有无审查（）
5.I/O信号线的去耦器件应尽可能在接口处。 有无审查（）
3.4信号线的审查
3.4.1不同种类的信号线的分布应该分开：
1.高电压、大电流信号与低电压、小电流信号分开； 有无审查（）
2.模拟信号与数字信号分开； 有无审查（）
3.高频信号与低频信号分开； 有无审查（）
4.他们的地线也应该互相分开； 有无审查（）
3.4.2线的形状应该满足：
1.转折线(转折处用弧线)，少走过孔，线宽尽量保证一致； 有无审查（）
2.印制线的粗细应该能够承受最大电流； 有无审查（）
3.芯片的电源引线、地线引线，滤波电容接地和接电源引线
应尽量短且粗； 有无审查（）
4.高速差分线的两根走线尽可能一致(在长度上和位置上)； 有无审查（）
3.4.3线的走向应该满足：
1.重要信号线不要走插座脚间穿过； 有无审查（）
2.相邻层的走线方向应尽可能互相垂直，使串扰减至最小； 有无审查（）
3.动态信号线不能穿过滤波电路或位于其下方； 有无审查（）
4.尽可能把线走在同一层； 有无审查（）
5.并联匹配的信号线其分支长度必须短于1/4驱动器上升时
间代表的长度；即尽可能避免T型走线。 有无审查（）
6.高频信号与其回路构成的环路尽可能的小，多个环路不能
相互重叠； 有无审查（）
7.板间信号线与其回流地也应遵循前一条原则； 有无审查（）
8.平行走线的高频数字信号的间隔要拉开距离，减少串扰；必
要时用示波器实测验证。 有无审查（）
9.重要的信号线与数据线、地址线、时钟线最好不要共享返回
通路（对TTL和ECL是地线，对PECL是+5V电源线）； 有无审查（）
3.4.4是否采取其它提高布线质量的措施及其合理性
1.重要信号间，可采用地线隔离。该地线每75mm应与地层连接。差分
线的两线间不要隔地线，应该布在同一层，并且互相紧邻平行走线； 有无审查（）
2.当地平面必须断开时，应在重要信号的走线下面设置一根短而粗的地
线。另外设置一条地线不容易时，最好使信号线也沿着未断开的地平
面走线，这样同样可以减小信号回路面积。 有无审查（）
3.4.5专用芯片的特定布线要求
1.专用芯片的布线要求在其应用手册中都会给出。审查时只要参考手册
给出的特定布线要求，检验实际单板布线是否严格与之相符。 有无审查（）
4.EMC审查
4.1电路审查
4.1.1滤波审查
1.计算截止频率，作为低通滤波器而言截止频率一般需大于等于信号最
高频率分量，不然就会带来信号分量丢失引起的信号失真。信号最高
频率分量可按1/πTr来估算，截止频率可按fo=1/2 π√LC来计算。 有无审查（）
2. 滤波电路的选择与电路的源阻抗和负载阻抗有关。 有无审查（）
4.1.2去耦审查
4.1.2.1高速数字电路的去耦
1. 每个数字电路的电源脚都应加去耦电容 有无审查（）
2. 要计算去耦点容的大小，一般情况下最小去耦电容可按下式来计算：
Cmin=⊿I*⊿t/⊿V
其中： ⊿I是电流的变化量
⊿t是脉冲时间
⊿V是允许的电压变化量
去耦电容也不宜过大，一般取值在470pf 到1000pf之间。 有无审查（）
4.1.2.2 I/O线的去耦
1.I/O线是否有去耦电容，包括输入和输出。 有无审查（）
2.去耦电容的容量需要与信号匹配。 有无审查（）
3. 去耦电容的位置要紧靠接口处。 有无审查（）
4.1.2.3接口引线的分配原则
1.检查敏感信号是否紧靠干扰源。 有无审查（）
2.检查信号分配是否存在磁偶合，如 S S S S ...S G的方式。 有无审查（）
4.1.2.4滤波电容的选取
1.电容的类型选择要正确，不同的电容有不同的用途。 有无审查（）
2.电解电容一般都有极性要求，不可反接。 有无审查（）
3.选取电容要注意电容的耐压与工作电压匹配，一般不超过
额定值的1/2到2/3。 有无审查（）
4.1.2.5磁环、磁珠的应用
1.磁珠是否加在靠近干扰源处。 有无审查（）
2.磁珠是否紧扣在导线、电缆上。 有无审查（）
3.穿过磁珠的电流和是否为零。 有无审查（）
4.磁环的μ值随频率变化，应根据不同频段的μ值计算电感量。 有无审查（）
4.1.3器件速度的选择及高速时钟的驱动
1.器件的速度应适当，板级信号沿变不能太快或太慢。对EPLD或
FPGA电路应注意必要的SLEW RATE 控制。 有无审查（）
2.对于高速时钟信号，应避免使用一带多的驱动现象。其主要原因
是在一带多的情况下，高速时钟很难匹配，造成信号质量下降；就
算是在初始匹配良好的情况下，一旦某一路负载发生变化，则整个
匹配情况就可能劣化。 有无审查（）
4.2结构审查
4.2.1电源滤波器的位置
1. 滤波器要放置在最靠近电源输入的位置，输入引线最短。 有无审查（）
2. 滤波器的输入输出引线不可并行走线。 有无审查（）
3. 滤波器的接地非常重要，应在安装滤波器的地方就近接机箱。 有无审查（）
4.2.2屏蔽体的结构
1.屏蔽体上开槽应不切断涡流，具体方向应根据实际情况做具体分析。 有无审查（）
2.线圈应立装，以便保证良好的磁屏蔽效能。 有无审查（）
3.屏蔽盒螺钉之间的距离不应超过Λ/20。 有无审查（）
浙公网安备 33021202002483