首页 集成计数器实验报告

集成计数器实验报告

举报
开通vip

集成计数器实验报告集成计数器实验报告系:计算机系专业:计算机科学与技术年级:07级姓名:学号:实验课程:数字电子技术基础实验室号:___实验设备号:9实验时间:2008-12-16指导教师签字:成绩:实验五集成计数器1、学会用触发器构成计数器。2、熟悉集成计数器。3、掌握集成计数器的基本功能。计数器是数字系统中用的较多的基本逻辑器件,它的基本功能是统计时钟脉冲的个数,即实现计数操作,它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发...

集成计数器实验报告
集成计数器实验 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 系:计算机系专业:计算机科学与技术年级:07级姓名:学号:实验课程:数字电子技术基础实验室号:___实验设备号:9实验时间:2008-12-16指导教师签字:成绩:实验五集成计数器1、学会用触发器构成计数器。2、熟悉集成计数器。3、掌握集成计数器的基本功能。计数器是数字系统中用的较多的基本逻辑器件,它的基本功能是统计时钟脉冲的个数,即实现计数操作,它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如,计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,可分为同步计数器和异步计数器;按进位体制的不同,可分为二进制计数器、十进制计数器和任意进制计数器;按计数过程中数字增减趋势的不同,可分为加法计数器、减法计数器和可逆计数器;还有可预置数等等。1、用D触发器构成异步二进制加法/减法计数器图5-13位二进制异步加法器如上图5-1所示,是由3个上升沿触发的D触发器组成的3位二进制异步加法器。图中各个触发器的反相输出端与该触发器的D输入端相连,就把D触发器转换成为计数型触发器T。1将上图加以少许改变后,即将低位触发器的Q端与高一位的CP端相连,就得到3位二进制异步减法器,如下所示:图5-23位二进制异步减法器2、异步集成计数器74LS9074LS90为中规模TTL集成计数器,可实现二分频、五分频和十分频等功能,它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 如下所示:图5-374LS90的引脚排列图2表5-174LS90的功能表3、4位二进制同步计数器74LS161该计数器能同步并行预置数据,具有清零置数,计数和保持功能,具有进位输出端,可以串接计数器使用。它的管脚排列如图5-4所示:图5-474LS161管脚排列图它的功能表如下:表5-274LS161功能表MR从逻辑图和功能表可知,该计数器具有清零信号,使能信号CEP,CET,3置数信号PE,时钟信号CP和四个数据输入端P0~P3,四个数据输出端Q0~Q3,以及进位输出TC,且TC=Q0?Q1?Q2?Q3?CET。1、仪器双踪示波器,数字万用表,脉冲源(可取自信号源模块)。2、器件74LS74双上升沿D触发器2片74LS90异步集成计数器1片74LS1614位二进制同步计数器1片74LS248共阴极译码驱动器1片以下实验均在数字逻辑电路实验箱IC插座模块上进行,具体的芯片插法与前述实验相同,区别在于芯片的功能引脚不同,芯片之间的连接方法不同。1、用D触发器构成3位二进制异步加法计数器。?1按上图连线,清零脉冲CR接至逻辑电平开关输出插孔,将低位CP端接单次脉冲源,输出端Q2、Q1、Q0接逻辑开关电平显示插孔,各清零端和置位端PRPR、接高电平“1”。(这里的、与附录三74LS74的引脚图一致)CLRCLR?2清零后,逐个送入单次脉冲,观察并列表记录Q2~Q0的状态。?3将单次脉冲改为1Hz的连续脉冲,观察并列表记录Q2~Q0的状态。?4将1Hz的连续脉冲改为1KHz的连续脉冲,用示波器观察CP、Q2、Q1、Q0端的波形,描绘之。2、用D触发器构成3位二进制异步减法计数器。4实验方法及步骤同上,记录实验结果。3、测试74LS90的逻辑功能与别的芯片不同的是74LS90的第5脚接Vcc,第十脚接GND。参考表5-1和图5-3。MS1,MS2,MR1,MR2都接“0”,计数脉冲由单次脉冲源提供。有两种不同的计数情况:如果从CLK0端输入,从Q0端输出,则是二进制计数器;如果从CLK1端输入,从Q3,Q2,Q1输出。则是异步五进制加法计数器;当Q0和CLK1端相连,时钟脉冲从CLK0端输入,从Q3,Q2,Q1,Q0端输出,则是8421码十进制计数器;当CLK0端和Q3端相连,时钟脉冲从CLK1端输入,从Q3,Q2,Q1,Q0端输出,则是对称二—五混合十进制计数器。输出端Q3、Q2、Q1、Q0接一译码器74LS248,经过译码后接至数码管单元的共阴数码管。自拟表格记录这两组不同连接的实验结果。4、测试74LS161的逻辑功能具体的测试方法同实验内容2,3,只是74LS161的管脚分布不同,功能不同。同样需要将74LS161的输出经过译码后在数码管上显示出来,关于74LS161的功能及用法,74LS248的功能及用法请参考有关资料。1、用D触发器构成3位二进制异步加法计数器。2、用D触发器构成3位二进制异步减法计数器。它是由3个上升沿触发的D触发器组成的3位二进制异步加法器。图中各个触发器的5反相输出端与该触发器的D输入端相连,就把D触发器转换成为计数型触发器T。波形类似于减法计数器。3、测试74LS90的逻辑功能如下图为74LS90十进制计数器其输入输出为:4、测试74LS161的逻辑功能它的功能表如下:61、用D触发器构成3位二进制异步加法计数器。在构成二进制异步减法计数器时,也可以不改变进位信号,而改变触发器的时钟动作沿,用上升边沿动作的D触发器去取代下降边沿动作的D触发器。用上升边沿动作的D触发器Q构成的减法计数器。改变进位信号是取自Q端或端;或者改变触发器的动作沿,这两种方法只要改变其中一项就会改变异步计数器的时序。根据状态转换表可以做出三位二进制异步减法计数器的波形图。2、用D触发器构成3位二进制异步减法计数器,与加法计数器类似.7
本文档为【集成计数器实验报告】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_841159
暂无简介~
格式:doc
大小:182KB
软件:Word
页数:8
分类:理学
上传时间:2017-09-30
浏览量:698