首页 15存储器的层次结构

15存储器的层次结构

举报
开通vip

15存储器的层次结构15存储器的层次结构 1.5存储器的层次结构 1/2. 计算机存储器的设计目标:三个指标:价格,容量,访问时间 , 对以上3个M的设计目标的具体讨论:贪心的 2. 三个目标存在折衷;各个目标间的关系:矛盾 , 速度,价格 , 容量,价格 , 容量,速度 3. 设计者面临的困难:不可兼得性 4. 解决困难的方法:采用存储器层次结构: , 图示:Figure1.14 , 自上向下的分析 5. 后备的思想: , 理论依据:处理器访问存储器的频率递减 , 相关章节:本章Cache部分 and MM...

15存储器的层次结构
15存储器的层次结构 1.5存储器的层次结构 1/2. 计算机存储器的设计目标:三个指标:价格,容量,访问时间 , 对以上3个M的设计目标的具体讨论:贪心的 2. 三个目标存在折衷;各个目标间的关系:矛盾 , 速度,价格 , 容量,价格 , 容量,速度 3. 设计者面临的困难:不可兼得性 4. 解决困难的方法:采用存储器层次结构: , 图示:Figure1.14 , 自上向下的 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 5. 后备的思想: , 理论依据:处理器访问存储器的频率递减 , 相关章节:本章Cache部分 and MM部分 6. 举例: , Context介绍:假设CPU存取两级存储器:各自的容量和速度 , 定义:命中率:其起的作用: , Figure1.15 , 计算举例 7. 总结 初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf :条件a,d的满足 8. 局部性原理:含义描述:[就是上面理论依据的背景原因] 9. 应用了局部性原理的分层:通过层次组织,层次减访问比例减: , 后备的思想 10. Figure1.14的前3层:R,Cache,M , Cache对CPU不可见 , 半导体存储器:易失性;内部的 11. Figure1.14的后2层:二级存储器(辅助存储器): , 外部的,非易失性的存储器 , 相关章节:chap8 12. cache思想的应用:Disk Cache , 相关章节:chap11 , M中分配buffer , 相关技术 , 磁盘成族写 , Write的数据 13. 相关章节:附录1A:多层M的性能分析 1.6高速缓冲存储器 1.6.0 Pre 1. 引入:Cache对OS不可见 , Cache的思想 VS MM的思想:Cache的思想存在于多个地方 , 相关章节:chap8 1.6.1 动机 1. 引入cache: , 背景1:指令周期 VS M/总线周期:M/总线周期在拖后腿 , M速度 << CPU的速度 , 背景2:否定了成本高的一个 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 , 背景3:高速缓冲存储器存在的原因(局部性原理) 1.6.2 高速缓冲存储器原理 1. 高速缓冲存储器的原理 , 目的 , Figure1.16:cache的位置 , 理论依据:局部性原理 , 描述: , 检查顺序: , 检查结果: , If 在/命中时 , If 不在/没有命中时 2/3. 高速缓冲存储器/主存储器的系统结构 , Figrue1.17 , 原理描述: , 举例 4. 高速缓冲存储器读操作过程 , Figrue1.18 1.6.3 高速缓冲存储器设计 1. Cache设计时,需要考虑的问题(即使相关因素):5个 , 高速缓冲存储器的大小 , 块大小 , 映射函数 , 替换算法 , 写策略 2. 因素1:cache大小;因素2:块大小的影响 3/4. 因素3:映射函数,其要考虑的问题 , 替换方法要增大命中率, , 映射函数越灵活,所需要的逻辑电路越复杂 5. 因素4:替换算法 6. 因素5:写策略规定合适发生存储器写操作 1.7 I/O通信技术 1.7.0 Pre 1. 三种I/O操作的技术的概述:具体对应以下3节 1.7.1 可编程I/O 1. 可编程I/O的过程描述 , 特点:不中断处理器 2. 此时CPU需要完成的任务:I/O指令类型: , 控制、状态和传送。 3. 举例:Figure1.19(a) 4. 可编程I/O的缺点: 1.7.2 中断驱动I/O 1( Review:引入本节/本方法 2( 原理描述 3/4. 从两个角度理解过程:中断驱动I/O如何工作 , 从I/O模块角度描述 , 从处理器角度描述 , Figure 1.7 5. 举例: , Figure1.19(b) , 总结本方式的优缺点 6. 多个I/O模块所提出的需求 1.7.3 直接存储器访问 1. Review以上内容:中断驱动I/O和可编程I/O都存在的缺陷 , I/O传送速度受限于处理器测试设备和提供服务的速度 , 处理器忙于管理I/O传送的工作;处理器必须执行很多指令以完成I/O传送。 2/3 DMA介绍 , 实现方法:硬件模块 , 过程描述:Figure1.19(c) , 初始化 , CPU和DMA并行工作:处理器不需要参与实际的I/O , 完成后,DMA中断CPU 2. 处理器和DMA对总线的竞争:其影响
本文档为【15存储器的层次结构】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_496339
暂无简介~
格式:doc
大小:16KB
软件:Word
页数:0
分类:互联网
上传时间:2017-10-23
浏览量:16