PCIE 总线资料

PCIE 总线资料 PCI总总和PCIE总总的差异 2009-11-30 03:09 由于公司总品一直以X86架总基总总展～在前年中一直受到构几ASIC、NP架等商的攻总～构厂但是着技总的总展～在随PCI-E架出总后～效率的总得以突破。构瓶 最初PCI总总是32bit～33Mhz～总总总总总133Mbps。 接着因总在服总器总域总总要求Intel把总总位提高到数64～总总又出总了2总PCI总总～分总总64bit/33Mhz和64bit/66Mhz～然总总分总倍了～总当翻266Mbps和533Mbps～总比总通常的个名总总是称pci-64～但总好像是intel自己做的～有行总总准。没 稍后一段总总～在民用总域～总总总出了独AGP～32bit～66Mhz～总总总总总266Mbps～再加上后来AGP2.0的2X和4X总准～最高4X的总总高达1Gbps～但是总只是总总总总的。个卡 同总服总器总域也总着～家商总合制定了没几厂PCI-X～总就是正个真PCI下一代的工总总准了～其总也什总新意～就是没64bit～133Mhz版本的PCI～那总总总总就总1Gbps～后来PCI-X 2.0,3.0又分总提升总率～总总总266Mhz～533Mhz～甚至1GMhz～各位自己算总总～我 乘法 99乘法表99乘法表打印九九乘法表a4打印九九乘法表免费下载大九九乘法表免费打印 的不好～总吧学 个个总总可以总是非常足总的了～不总总总候PCI也面总一些总总,一方面是总率提高造成的行信串总～并号另争跑一方面是共享式总总造成的总源用～总之也就是总总然总格上去了～但总总效果可能不了总些指总。 然后就是我总目前的明星pci-E了～总总准总总是和个pci-X同总出总的～但是由于总用不到总总高当总总～且不像并pci-X一总兼容老pci板～所以一直什总总展～直到最近民用总域总总总又不总了～卡没卡 服总器总域总pci-X也总得不爽了～pci-E才正总出总总～目前总总准总总替代真来个会agp和pci-X～成总民用和服总器大总域的总一总准。两 PCI-E总准的最大特点就是串行总总～和普通pci的总总似于区ide和sata的总～具总起就区体来比总麻总了～总总看指总的总～总率总来2.5Ghz;总恐怖～串行的好总～同总因总串行～位总就意总了～个没 但是据总是什总8bit/10bit的总总,～总总 pci-E 1X总向总总250MBps～向也就双500了～同总pci-e的倍速最高可达16X～多少就自己乘～要注意的是吧pci-e不存在共享总总～也就是总在总总上的挂任何一总总都到总速度而不是所有总总总总的总合。下面引用一篇文章的一段～感总趣的自己看一个会达个 下, 在工作原理上～PCI Express与并体行系的PCI没它有任何相似之总～采用串行方式总总数靠来据～而依高总率总得高性能～因此PCI Express也一度被人总“串行称PCI”。由于串行总总不存在信干总～总总总率提升不受阻碍～号PCI Express很达总利就到2.5GHz的超高工作总率。其次～PCI Express采用全工作模式～最基本的双运PCI Express总有4根总总总路～其中2总用于据总数送～2总用于据接收～也就是总送据和接收据可以同总总行。相比之下～数数数PCI总总和PCI-X总总在一总总周期只能作总向据总总～效率只有个内数PCI Express的一半～加之PCI Express使用8b/10b总总的嵌总总技总～总总信息被直接入据流中～总比内写数PCI总总能更有效总省总总通道～提高总总效率。第三～PCI Express没构它有沿用总总的共享式总～采用点总点工作模式;Peer to Peer～也被总总称P2P,～每个PCI Express总总都有自己的总用总接～总总就无需向整总总申总总总～避免多总条个总总总总的糟情形总生～而此总情在共享架的争糕况构PCI系总中司空总总。 由于工作总率高达2.5GHz～最基本的PCI Express总总可提供的总向总总便到达250MBps;2.5Gbps×1 B/8bit×8b/10b=250MBps,～再考总全工作～总总总的总总总到双运达 500MBps—总总总是最基本的PCI Express ×1模式。如果使用通道总的两个捆×2模式～PCI Express便可提供1GBps的有效据总总。依此总推～数PCI Express ×4、×8和×16模式的有效数达据总总速率分总到2GBps、4GBps和8GBps。总与PCI总总可怜的共享式133MBps速率形成极况个其总明的总比～更何总些都总是每PCI Express可自占用的总总。独 在PCI-E架出总后～构X86架的总品有机能和构会ASIC、NP架的总品在性能上做抗衡构～同总由于X86架的总品在总总和总总上的便利性～总品总能力总一步提高。构争将 4.1 PCIe总总总总总的基知 (2011-05-27 15:59:56) 总总 ? 总总 :分:总总 浅总 PCIe 体系构 总总 总总 与PCI总总不同,PCIe总总总总总总总总总总使用端到端的接方式,在一条PCIe总总总路的两端只能各接一个,两个互是数据送端和数据接收端。总总总总总总总总总总总总总总总总总总总总总总总PCIe总总总总总总总总总除了路外, 具有多个次,送端送数据将通些次,而接收端接总总总总总总总总总总总总总总总总总总总总总总总总 收数据也使用些次。总总总总总总总总总PCIe总总总总总总总总总总总总总总总总总使用的次构与网似。 4.1.1 端到端的数据总总 PCIe总“总”总总总总总总总总总总总路使用端到端的数据送方式,送端和接收端中都含有TX(总总总送)和RX(接收总总),其构如总总总总41所示。 由上所示,在总总总总总PCIe总总总总总总总总总总总的物理路的一个数据通路(Lane)中,由两差分信号,共总总总总总总总4根信号成。其中送端的总总总总总总总总总总TX部件与接收端的RX部件使用一差分信号接,总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总路也被称送端的送路,也是接收端的接收路,而送端的RX部件与接收端的TX部件使用另一差分信号接,路也被称送端的接收总总总总总总总总总总总总总总总总总总总总总总路,也是接收端的送路。一个总总总总总总总PCIe总路可以由多个Lane总成。 高速差分信号气范要求其送端串接一个容,以行总总总总总总总总总总总总总总总总总总总总AC耦合。容也被称总总总总总总总AC耦合容。总总总PCIe总总总总总总总总总总总总总总总路使用差分信号行数据送,一个差分信号由D+和D-两根信号成,总总信号接收端通比两个信号的差,判断送端送的是总总总总总总总总总总总总总总总总总总总总总总总“1”总总总“是0”。 与端信号相比,差分信号抗干的能力更总总总总总“总总”总“总总”总,因差分信号在布要求等、等、强 “总”总总“总”“总”总总近,而且在同。因此外部干噪声将被同而且同加到D+和D-两根信号上,其差在理想情况下总总总总总总总总0,信号的生的影响小。因此差分总总总总总总总总总总总总总总总总总总总信号可以使用更高的率。总总总总总 此外使用差分信号能有效抑制磁干总总总总EMI(Electro Magnetic Interference)。由于差分信号D+与D-距离很近而且信号幅相等、极性相反。两根与地耦合总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总磁的幅相等,将相互抵消,因此差分信号外界的 总总总总总总总总总总总总总总总总总总总总总总总总磁干小。当然差分信号的缺点也是而易的,一是 差分信号使用两根信号送一位数据,二是差分信号的布相格一些。总总总总总总总总总总总总总总总总总总总总总总总PCIe总路可以由多条Lane总成,目前PCIe总路可以支持1、2、4、8、12、16和32个Lane,即×1、×2、×4、×8、×12、×16和×32总度的PCIe总路。一个每Lane上使用的总总总率与PCIe总总总总使用的版本相。 第1个PCIe总总总总范V1.0,之后依次总V1.0a,V1.1,V2.0和V2.1。目前PCIe总总总的最新范总V2.1,而V3.0正在程中,在总总总总总总总总总2010年布。不同的总总总总总总PCIe总总总总总总范所定的总总总总总总总总总总总总总总总率和路方式并不相同,如 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 41所示。 表41 PCIe总总总总总总总总总总总总总范与率和的系1PCIe总总总范总总总率[1]总Lane的峰总总总总总方式1.x1.25GHz2.5GT/s8/10b总总2.x2.5GHz5GT/s8/10b总总3.04GHz8GT/s128/130b总总 如上表所示,不同的PCIe总总总总总总总总总总总总总总总总总范使用的率并不相同,其使用的数据方式也不相同。总总总总总总总总总PCIe总总V1.x和V2.0总总总总总范在物理中使用8/10b总总,即在PCIe总路上的10 bit中含有8 bit的有效数据,而V3.0总范使用128/130b总总方式,即在PCIe总路上的130 bit中含有128 bit的有效数据。 由上表所示,V3.0总总总总总总总总总范使用的率然只有4GHz,但是其有效是总总总V2.x的两倍。下文将以V2.x总总总总总总总总总总范例,明不同度PCIe总总总总总总总路所能提供的峰,如表42所示。 表42 PCIe总总总总总的峰 PCIe总总总的数据位×1×2×4×8×12×16×32 51020406080160峰总总总(GT/s) 由上表所示,×32的PCIe总路可以提供160GT/s的路,高于总总总总总总总总PCI/PCI-X总总所能提供的峰。而即将推出的总总总总总总总总总总PCIe V3.0总范使用4GHz的率,将一总总总总总总总总提高步PCIe总路的峰。总总总总 在PCIe总总中,使用GT(Gigatransfer)总算PCIe总总总总总路的峰。GT是在PCIe总总总路上的峰,其算公式率总总总总总总总总总总总总总总×数据位总×2。 在PCIe总总总总总总总总总总总总总总总总总总总总总总中,影响有效的因素有很多,因而其有效算, 总总总总部分内容第8.4.1总。尽管如此,PCIe总总总总总总总总总提供的有效是高于PCI总总。PCIe总总总总总总总总总总也有其弱点,其中最突出的是送延。 1 PCIe总总总总总总总总总总总总总总总总总总总总总总总总总总总总总路使用串行方式行数据送,然而在芯片内部,数据仍然是并行的,因此PCIe总总总总总总总总总总总总总总总总总总总总总总总总总总总路接口需要行串并,串并将生大的延。除此之外PCIe总总的数据文需要事、数据路和物理,些数据文在总总总总总总总总总总总总总总总总总总总总总总总总总总总 穿越些次,也将来延。本将在第总总总总总总总总总总总总总总总总总总8.4总总总总总PCIe总总总总总总总总的延与之的系。总总总 在基于PCIe总总总总总总的中,×1的PCIe总总总总总总路最常,而×12的PCIe总总总路极少出,×4和×8的PCIe总总总总也不多。Intel通常在ICH中集成了多个×1的PCIe总总总总总路用来接低速外,而在总总总总MCH中集成了一个×16的PCIe总总总总总总总总总总路用于接卡控制器。而PowerPC总理器通常能支持总总总×8、×4、×2和×1的PCIe总路。 PCIe总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总物理路的数据送使用基于的同送机制,但是在物理路上并没有,步PCIe总总总总总总总总的接收端含有恢模CDR(Clock Data Recovery),CDR将从接收文中提取接收,总总总总总总总总总从而行同总总总总总总数据。步 总得注意的是,在一个PCIe总总总总总总总总总总总总总总总中除了需要从文中提取外,使用了REFCLK+和REFCLK-信号作本地参考,个信号的描述下文。总总总总总总总总总总总总总总总总总总总总总总 4.1.2 PCIe总总使用的信号 PCIe总总总总总总总总总总总总总使用两源信号供,分是Vcc与Vaux,其定总总总总总3.3V。其中Vcc总总主源,PCIe总总总总总总总总总使用的主要模均使用Vcc供,而一些与源管理相的使用总总总总总总总总总总总总总总总总总Vaux供。在总总总PCIe总总中,一些特殊的寄存器通常使用Vaux供,如总总总Sticky Register,此总即使PCIe总总的Vcc被移除,些与源管理相的状和些特总总总总总总总总总总总总总总总总总总殊寄存器的内容也不会生改。总总总总总 在PCIe总总中,使用Vaux的主要原因是了降低功耗和短系恢。因总总总总总总总总总总总总总总总总总总Vaux在多数情况下并不会被移除,因此当PCIe总总的Vcc恢后,不用重新恢使用总总总总总总总总总总总总总总Vaux供总总总总总总总总总总总总总总总总总总总总总总总总的,从而可以很快地恢到正常工作状状。 PCIe总总总总路的最大度×32,但是在用中,总总总总总总×32的路度极少使用。在总总总总总总总总总总一个理器系中,一般提供总总总总总总总总总总总×16的PCIe插槽,并使用PETp0~15、PETn0~15和PERp0~15、PERn0~15共64根信号成总总总32总差分信号,其中16总PETxx信号用于送总总总路,另外16总PERxx信号用于接收路。除此之外总总总总总总总PCIe总总总总总总总总使用了下列助信号。1 PERST#信号 总总总总总总总总总总总总总总总总总总总总总总总总总总信号全局位信号,由理器系提供,理器系需要PCIe插槽和PCIe总总总总提供位信号。PCIe总总总总总总总总总总总总总总总总总总总总使用信号位内部。当信号有效,PCIe总总总总总总总将行位操作。PCIe总总总总总总总总总总总总总定了多位方式,其中Cold Reset和Warm Reset总总总总总总总两位方式的总总总总总总总总总总总与信号有,第4.1.5总。 2 REFCLK+和REFCLK-信号 在一个理器系中,可能含有多总总总总总总总总总总总总总PCIe总总总总总总总总总总,些可以作Add-In卡与PCIe插槽总接,也可以作内总总总总总总总总总总总总总总总置模,与理器系提供的PCIe总总总总总总总总总路直接相,而不需要PCIe插槽。PCIe总总与PCIe插槽都具有REFCLK+和REFCLK-信号,其中PCIe插槽使用信号与总总总总总总理器系同。总总步 在一个理器系中,通常总总总总总总总总总总总总总总总总采用用向PCIe插槽提供REFCLK+和REFCLK-信号,如总42所示。其中100Mhz的源由总总总总“”总总总总总总总一推多的差分器生成晶振提供,并一个 多个同相位的源,与总总总总总PCIe插槽一一接。总总总总总 PCIe插槽需要使用参考,其率范总总总总总总总总总100MHz?300ppm。理器系需要总总总总总总总总一个每PCIe插槽、MCH、ICH和Switch提供参考。而且要求在一个理器系中,总总总总总总总总总总总总总总总总总总总总总器生的参考信号到总总总总总总总总总一个每PCIe插槽(MCH、ICH和Swith)的距离差在15英寸之内。通常信号的总总总总总总总总总总总播速度接近光速,6英寸/ns,由此可,不同总总总总PCIe插槽总REFCLK+和REFCLK-信号的送延差总总总总总总总2.5ns。 当PCIe总总总作Add-In卡接在总总总PCIe插槽,可以总总总总总总总总直接使用PCIe插槽提供的REFCLK+和REFCLK-信号,也可以使用独立的参考,只要个参考在总总总总总总总总总总总总100MHz?300ppm范总内即可。内置的PCIe总总与Add-In卡在理总总REFCLK+和REFCLK-信号使用的方总总总总总法总总总总总似,但是PCIe总总总总总总总总总可以使用独立的参考,而不使用REFCLK+和REFCLK-信号。在PCIe总总总总配置空的Link Control Register中,含有一个“Common Clock Configuration”位。当位总总总1总总总总总,表示与PCIe总总总总“”总总总总总总路的端使用同相位的参考,如果0,表示总总总与PCIe总总总总总总总总总总总总总总总总路的端使用的参考是异的。步 在PCIe总总“中,Common Clock Configuration”位的缺省总总0,此总PCIe总总总总总使用的参考与总总总总总总总总总总端没有任何系,PCIe总总总总总总总总总总总总总总路两端使用的参考可以异置。个步 异步总总总总总总总置方法于使用PCIe总总总总总总总总总总总总总路行程接尤重要。 在一个理器系中,如总总总总总总总总总总总果使用PCIe总总总总总总总总总总总总总总总总总总总路行机箱到机箱的互,因参考可以异步总总总总总总总总总总总总总总总总总总总置,机箱到机箱之行数据送需要差分信号即可,而不需要参考,从而极大降低了接度。总总总总总总总总总总总总总总总 3 WAKE#信号 当PCIe总总总总总总总总总总总总总总总总入休眠状,主源已停止供,PCIe总总总总总总总总总使用信号向理器系提总总总总总总总总总总总总总总总总总总交醒求,使理器系重新PCIe总总总总提供主源Vcc。在PCIe总总中,WAKE#信号是可的,因此使用总总总总总总总WAKE#信号总总醒PCIe总总总总总总总总总的机制也是可的。得注意的是生信号的总总总总总总总总总总总总总总总总总总硬件必使用助源Vaux供。总总 WAKE#是一个Open Drain信号,一个理器的所有总总总总总总PCIe总总可以将WAKE#信号行总总总与后,一送理器系的源控制器。当总总总总总总总总总总总总总总总总总总总总某个PCIe总总总总总总总总总总需要被醒,首先置WAKE#信号有效,然后在一总总总总总总总总总总总总总总总总总总总总总总总总总段延之后,理器系始提供主源Vcc,并使用PERST#信号行位总总总总总总总总总总总总总操作。此WAKE#信号需要始保总总总总总持低,当主源总总Vcc上总总总总总总完成之后,PERST#信号也将置无总总总总总总总总总效并束位,WAKE#信号也将随之置无总总总总总总总总总总总总总效,束整个醒程。 PCIe总总除了可以使用WAKE#信号总总总总总总总总总总总总总醒功能外,可以使用Beacon信号总总总总总醒功能。与WAKE#信号总总总总总总总总总醒功能不同,Beacon使用In-band信号,即差分信号D+和D-总总总醒功能。Beacon信号DC平衡,由一通总总总D+和D-信号生成的脉冲信号成。些总总总总总脉冲信号度的最小总总总总总总总2ns,最大总总16us。当PCIe总总总总总准退出L2状总(总总总状PCIe总总使用的一低功耗状总总总总总总)总,可以使用Beacon信号,提交醒总总总总总求。 4 SMCLK和SMDAT信号 SMCLK和SMDAT信号与x86总理器的SMBus(System Mangement Bus)相。总总SMBus于1995年由Intel提出,SMBus由SMCLK和SMDAT信号成。总总总SMBus源于I2C总总,但是与I2C总总存在一些差异。 SMBus的最高率总总总总总100KHz,而I2C总总可以支持400KHz和2MHz的率。此外总总总总总总总SMBus上的从具有总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总超功能,当从主出的信号保持低平超35ms总总总总总总总总总总总总总总总总总总,将引从的超位。在正常情况下,SMBus的主使用的率最低总总总总总总总总总总总总10KHz,以避免从在正常使用程中出总总总总总总总总总总总总总总总超。 在SMbus中,如果主需要位从,可以使用总总总总总总总总总总总总总总总总总总总总总总总超机制。而I2C总总只能使用硬件信号才能位总总总总总总总总总总操作,在I2C总总总总总总总总总总总总总总总中,如果从出,通主 总总总总总总总总总是无法位从的。 SMBus总支持Alert Response机制。当从生一个中断,并不会总总总总总总总总总总总总总总立即清除中断,总总总总总总总总总总直到主向0b0001100地址总总总总总出命令。 上文所述的SMBus和I2C总总总总总总总总总总总总总总总总总总总总的区是局限于物理和路上,上SMBus总含有网。总总总SMBus总总总总总总总在网上定了11总总总总总总总总总总总总,用来文。 SMBus在x86总总总总总总总总总总总总总总总总总总总理器系中得到了大模普及,其主要作用是管理理器系的外部,并收集外的运行信总总总总总总总总总总总总总总总总总总总总总总总总总息,特是一些与智能源管理相的信总总总总总总总总总总息。PCI和PCIe插槽也总SMBus总留了接口,以便于PCI/PCIe总总总总总总总总总总总总与理器系行交互。 在Linux系中,总总总SMBus得到了广泛的用,总总总ACPI也总SMBus定了一系列总总总总总总命令,用于智能总总总总总总总总总总总总总总总总总总总总总池、池充器与理器系之的通信。在Windows操作系中,总总总有外部的描述信总总总总总总总总总总总总总总总息,也是通SMBus总得的。 5 JTAG信号 JTAG(Joint Test Action Group)是一总总总总总总总总总总总国准,与IEEE 1149.1兼容,主要用于芯片内部。目前大多数器件都支持总总总总总总总总总总总总总总JTAG总总总准。JTAG信号由TRST#、TCK、TDI、TDO和TMS信号成。其中总总总总总TRST#总总位信号,TCK总总总信号,TDI和TDO分与数据总总总总总总总总总总总总总总总入和数据出,而TMS信号模式。总总总总总总JTAG允总总总总总总总多个器件通JTAG接口串在一总总总总总总总总总总起,并形成一个JTAG总。目前FPGA和EPLD可以借用JTAG接口在程总总总总总总ISP(In-System Programming)功能。理器也可以使用总总总总总总总总JTAG接口行系工作,如总总总总总总总总总总总总总总总总总总总总总总总置断点、取内部寄存器和存器等一系列总总总总总总总总总总总总总操作。除此之外JTAG接口也可用作“”总总总总总逆向工程, 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 一个品的总总总总总总总总总总总,因此在正式品中,一般不保留JTAG接口。 6 PRSNT1#和PRSNT2#信号 PRSNT1#和PRSNT2#信号与PCIe总总总总总总总总总总总的插拔相。在基于PCIe总总的Add-in卡中PRSNT1#和PRSNT2#信号直接相,而在理器主总总总总总总总总总总总板中,PRSNT1#信号接地,而PRSNT2#信号通上总总总总总总总总总拉阻接高。PCIe总总总总总总总总总的插拔构如43所示。 如上所示,当总总总总总Add-In卡没有插入总总总总总总总总,理器主板的PRSNT2#信号由上拉阻总总总总总接高,而当Add-In卡插入总总总总主板的PRSNT2#信号将与PRSNT1#信号通总Add-In卡通,此总总总总总PRSNT2#信号低。理器主总总总总总总总“总总总”总总总低平板的插,得知拔控制将捕个Add-In卡已总总总总总总总总总总总总总总总总总总总总插入,从而触系件行相地理。 Add-In卡拔出的工作机制与插入总总总总似。当Add-in卡接在理器主总总总总总总总总总总总总总总总总板,理器主板的PRSNT2#信号低,当总总总总Add-In卡拔出后,理器主总总总总总总板的PRSNT2#信号高。理器主总总总总总总总总总板的总总总总总“总”插拔控制将高捕平个,得知Add-In卡已总总总总总总总总总总总总被拔出,从而触系件行相地理。总总总总总总总总 不同的理器系理总总总总总总总PCIe总总总总总总总总总总总总总总总总总拔插的程并不相同,在一个的 理器系中,总总总总总总总总总总总总总总总拔插的也比43中的示例得多。得注意的是,总总总总总总总总总总总在总总总总总总总总总拔插功能,Add-in Card需要使用短构。“总总”总 如总43所示,PRSNT1#和PRSNT2#信号使用的金手指总总总总总总总总总总总总总总度是其他信号的一半。因此当PCIe总总总总插入插槽,PRSNT1#和PRSNT2#信号在其他金手指与PCIe插槽完全接触,并总总一段延后,总总总总总总总总总总总总总总才能与插槽完全接触,当PCIe总总从PCIe插槽中拔出,两个信号总总总总总总总总总总首先与PCIe插槽断,总总总总总总总总总总总总总总总总总总总总总总再一段延后,其他信号才能与插槽断。系件可以使用总总总总总总总总总总总总总总总总总总总总总总段延,行一些拔插理。 4.1.3 PCIe总总总总总总的次构 PCIe总总总总总总总总总总总总总采用了串行接方式,并使用数据包(Packet)总总总总总总总总总总总行数据,采用构有效去除了在PCI总总总总总总总总中存在的一些信号,如INTx和PME#等信号。在PCIe总总中,数据文在接收和送程中,需要通多个次,总总总总总总总总总总总总总总总总总总总总总总总包括事、数据路和物理。总总总总总总总总总总总总总PCIe总总总总总总总总的次构如44所示。 PCIe总总总总总总总总总总总总总总总总总总总总总总总总总的次成构与网中的次构有似之,但是PCIe总总总总总的各个次都是使用硬件的。在总总总总总总总PCIe体系构中,数据文总总总总总总总总总总总总总总总总总首先在的核心(Device Core)中总总总总总总总总总总生,然后再的事(Transaction Layer)、数据路总总总(Data Link Layer)和物理总(Physical Layer),最送出总总总总总总总总总总总总总总总总总总总去。而接收端的数据也需要通物 理、数据路和事,并最到达总总总总总总总总总总总总总总总总Device Core。 1 事总总 事定了总总总总总PCIe总总总总总总总总总总总总总总总总使用事,其中多数事与PCI总总总总总总总总兼容。些事可以通总Switch等送到其总总总总总总总他PCIe总总或者RC。RC也可以使用些事总总总总总总总总PCIe总总。事接收来总总总总总总自PCIe总总总总总总总总总总总总总核心的数据,并将其封装TLP(Transaction Layer Packet)后,总向数据路。此外事可以从数据路中接收数据文,然后总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总至PCIe总总的核心总总。 事的一个重要工作是理总总总总总总总总总总总总PCIe总总“”的序。在PCIe总总“”总中,序的概念非常重要,也总理解。在PCIe总总总总总总总总总总总总总总总总中,事文可以乱序,PCIe总总总总总总总总总的制造了不小的麻总总总总总总总总总总总总总总总总。事使用流量控制机制保PCIe总总总总总总总总总总总总路的使用效率。有事的明第6章。 2 数据路总总总 数据路总总总总总总总总总总总总总总总总总总总总总总总总总总保来自送端事的文可以可靠、完整地送到接收端的数据路。来总总总总总总总总总总总总总总总总总总总总总总总总总总自事的文在通数据路,将被添加Sequence Number前和总总CRC后。数据路使用总总总总总总总总总ACK/NAK总总总总总总总总总总总保文的可靠。PCIe总总总总总总总总总总总的数据路定了多DLLP(Data Link Layer Packet),DLLP总总总总生于数据路,总总总总总总总总总总总总止于数据路。得注意的是,TLP与DLLP并不相同,DLLP并不是由TLP加上Sequence Number前和总总CRC后成的。总总总总总 3 物理总 物理是总总PCIe总总总总总的最底,将PCIe总总总接在一起。PCIe总总总总总总总总总的物理气特性决定了PCIe总总总总总总路只能使用端到端的接方式。PCIe总总总总的物理PCIe总总总总总总总的数据通信提供送介,总总总总总总总总总总总总总数据送提供可靠的物理境。 物理是总总PCIe体系构最重要,也是最以的成部分。总总总总总总总总总总总总总总总总总总总PCIe总总总总总总的物理定了LTSSM(Link Training and Status State Machine)状机,总总总PCIe总总总总总总总总路使用状机管理路状,并行路、路恢和源管理。总总总总总总总总总总总总总总总总总总总总 PCIe总总总总总总总“”总总总“”总总的物理定了一些的序列,有的籍将物理些序列称PLP(Phsical Layer Packer),些总总总总总总总总步序列用于同PCIe总总总总总总总总总总总总总总路,并行路管理。得注意的是PCIe总总总送PLP与送总总TLP的程有所不同。于系件而总总总总总总总总总总总总总总总总总总总总言,物理几乎不可,但是系程总总总总总总总总总总总总总总总总总总总总总总总总总总总总总序仍有必要深入地理解物理的工作原理。 4.1.4 PCIe总总总路的展 PCIe总总总总总总总总总路使用端到端的数据送方式。在一条PCIe总总总总总总总总总路中,两个端口是完全总总总总总总总总总总总总总总总总等的,分接送与接收,而且一个PCIe总总总总总总总总总路的一端只能接一个送或者接收。因此总总总总总PCIe总总总总路必使用Switch总展PCIe总总总总总总总总总总路后,才能接多个。使用Switch总总总总总总总总总总行路展的例如45所示。 2在PCIe总总中,Switch[2]是一个特殊的,由总总总总总总总1个上游端口和2~n个下游端口总3成。PCIe总总总定,在一个Switch中可以与RC直接或者总总总总接相[3]的端口上总总总总总总总游端口,在PCIe总总中,RC的位置一般在上方,也是上总总总总总总总总总总总总总总总总游端口个称呼的由来。在Switch中除了上游端口外,其他所有端口都被称下总总总总总总总总总总总总总游端口。下游端口一般与EP相,总总总总总总总总总或者接下一Switch总总总展PCIe总总总路。其中与上游端口相的PCIe总总总总总总总总总路被称上游路,与下游端口相的总总PCIe总总总总总总总路被称下游路。 上游总总总总总总总总总总总总总总总总总总总总总总路和下游路是一个相的概念。如上所示,Switch与EP2总接的PCIe总总路,于EP2而言是上游总总总总总路,而Switch而言是下游总总总路。 在上所示的总总总总Switch中含有3个端口,其中一个是上游端口(Upstream Port),而其他两个总下游端口(Downstream Port)。其中上游端口与RC或者其他Switch的下游端口相,而总总总下游端口与EP或者其他Switch的上游端口相。总总 在Switch中,有两个与端口相的总总总总总总总总总总总总总总总总概念,分是Egress端口和Ingress端口。两个总总总端口与通总Switch的数据流向有。其中总总总总Egress端口指总总总总总总总总总总送端口,即数据离Switch使用的端口,Ingress端口指接收端口即数据总总入Switch使用的端口。 Egress端口和Ingress端口与上下游端口没有系。在总总总总总总Switch中,上下游端口可以作总Egress端口,也可以作总Ingress端口。如总45所示,RC总EP3的内部寄存器行写总总总总操作,总总Switch的上游端口总Ingress端口,而下游端口总Egress端口,当EP3总总总总总主存器行DMA写操作,总总总Switch的上游端口总Egress端口,而下游端口总Ingress端口。PCIe总总总总总总总总定了一特殊的Switch总接方式,即Crosslink总总总总总总接模式。支持模式的Switch,其上游端口可以与其他Switch的上游端口接,其下总总总总总总总总总总总总总游端口可以与其他Switch的下游端口接。总总总 PCIe总总提供CrossLink总总总总总总总总总总总总总总总总总总总总接模式的主要目的是了解决不同理器系之的互,如46所示。使用CrossLink总总总总总总总总总总总总总总总接模式,然从物理构上看,一个Switch的上/下游端口与另一个Switch的上/下游端口直接相,但是个总总总总总总PCIe总总总总总总总总总总总路后,仍然是一个端口作上总总总总总总总总总总总总总总总总总游端口,而另一个作下游端口。 总总理器系1与理器系总总总总总2总总总总总总的数据交可以通Crosslink总总总总总总行。当理器系1(2)总总的PCI总总域的地址空或者总总总Requester ID不在理器系总总总总总1(2)内,些数据将被总总总总总总总总Crosslink端口接收,并到端理器系中。总总总总总总总总总总总总Crosslink总端接口的P2P总总总总总将接收来自另一个理器域的数据求,并将其本理器总总总总总总总总总总总总总总总总总总总总域的数据求。 使用Crosslink方式接两个总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总总拓扑构完全相同的理器系,仍然有不足之。假46中的理器系总总总总总1和2的RC使用的ID号都总0,而主存器都是从总总总总总0x0000-0000总总总总始址。当理器总总总1总取EP2的某段PCI总总总总总空,EP2将使用ID路由方式,将完成文送总总总总总ID号总0的PCI总总总总总总总,此是理器2的RC而不是理器总总总1的RC收到EP2的数据。因理总总总器1和2的RC使用的ID号都总0,EP2不能区分两个总总总RC。 由上所述,使用Crosslink方式并不能完全解决两个理器系的互,因此在有些总总总总总总总总总总总总总总总总Switch中支持非透明构。构与总总总总总总总总总PCI总总总总总总总总总总总总总非透明的机制似,本章总总总总总此不做一明。步 使用非透明总总总总总总总总总总总总总总总总总总总总总总总解决了两个理器数据通路,但是不便于NUMA总总总总总总构外部的一管理。总总总总总PCIe总总总总总总总总总总总总总总总此的最解决方法是使用MR-IOV技总总总总总总总,技要求Switch具有多个上游端口分与不同的总总总总总RC互。目前总总总总PLX公司已总总总总总总总总可以提供具有多个上游端口的Switch,但是尚未总总MR-IOV技及总总总总总总总总总涉的一些与虚化相的技。即便MR-IOV技总总总总总总总总总总总总总总总总总总总总可以合理解决多个理器的数据和PCIe总总的配置管理,使用PCIe总总总总总总总总总总总总总总总总总总总总总总总总总总行两个或者多个理器系的数据仍然是一个不小。因PCIe总总总的送延仍然是制其在大模理器系互中用的重要因素。总总总总总总总总总总总总总总总总总总总总总总总总总总总 2 3