下载
加入VIP
  • 专属下载特权
  • 现金文档折扣购买
  • VIP免费专区
  • 千万文档免费下载

上传资料

关闭

关闭

关闭

封号提示

内容

首页 通信工程毕业设计(论文)-基于FGPA的万兆以太网驱动实现

通信工程毕业设计(论文)-基于FGPA的万兆以太网驱动实现.doc

通信工程毕业设计(论文)-基于FGPA的万兆以太网驱动实现

牵着离你心脏最靠近的左手
2018-05-19 0人阅读 举报 0 0 暂无简介

简介:本文档为《通信工程毕业设计(论文)-基于FGPA的万兆以太网驱动实现doc》,可适用于领域

通信工程毕业设计(论文)基于FGPA的万兆以太网驱动实现基于FGPA的万兆以太网驱动实现学生:学号:指导老师:专业:通信工程完成年月:年月目录摘要Abstract第一章研究背景第二章研究现状与研究内容研究现状研究内容第三章系统原理SFP光模块SFI总线AEL万兆以太网芯片AEL的介绍AEL的应用AEL功能介绍片上微型控制器时钟模式XGMII万兆以太网接口MII接口GMII接口SGMII与XGMII接口MDIO总线Wishbone总线背景介绍Wishbone总线的整体结构Wishbone的信号第四章FPGA设计平台FPGA的概述FPGA发展背景FPGA的基本特点FPGA的应用Xilinx公司ISE软件介绍第五章万兆以太网驱动设计XAUIIP设计XAUIIP介绍XilinxXAUIIP生成MDIO接口设计MDIO接口框图Wishbone接口信号定义MDIO接口定义(外部接口)MDIO内部寄存器定义MDIO访问方式MDIO接口工作流程AEL驱动编写AEL芯片MDIO初始化AEL控制逻辑第六章实验结果仿真与测试MDIO接口仿真编写testbench文件MDIO寄存器操作时序ChipScope数据收发测试第七章总结与展望本文总结研究展望致谢参考文献附录附录一文献翻译英文原文中文翻译摘要自从世界上最早的计算机与年诞生于美国宾夕法尼亚大学至今已有年的历史。伴随着电脑行业蓬勃发展的是对于网络需求的迅猛增长网络的概念应运而生而以太网则是网络运用的重中之重。以太网包括标准的以太网(Mbits)、快速以太网(Mbits)和G(Gbits)以太网采用的是CSMACD访问控制法它们都符合IEEE。随着计算机数量的逐年增长以及网络应用服务的不断多样化用户对于网络带宽的需求不断地提高。早期的标准以太网和所谓的快速以太网早已不能满足用户对于网络带宽的要求。因此我们需要拥有更高数据传送能力的网络来满足与日俱增的用户需求万兆以太网技术就是解决这个难题的网络技术。万兆以太网提供了更加丰富的带宽和处理能力能够有效地节约用户在链路上的投资并保持以太网一贯的兼容性、简单易用和升级容易的特点。由于万兆以太网是网络发展的必然的发展方向所以对于万兆以太网络的研究是必不可少的。为了改善信号的传输能力以及加大信道的信道容量所以在整个实验系统中首先使用了SFP光模块为了对光模块转换过来的数字信号进行处理接着又使用了AE时序示意图MDIO接口定义(外部接口)mdcpadmdcoutmdioimdiopadmdioomdioto图MDIO外部接口表MDIO接口信号信号信号方向含义MDC输出时钟信号:输出mdio总线的时钟信号在协议规定的最高时钟频率为MHz。MDIO双向mdio数据信号:用于传输STA和PHY之间的控制和状态信息。此处定义的mdio接口提供了一种简单的、双线的、串行接口其目的是连接控制端和被其控制的PHY设备以达到控制PHY设备和获知PHY设备状态的功能。MDIO内部寄存器定义表MDIO内部寄存器定义寄存器含义偏移地址含义MDIOCON(RW)MDIO控制寄存器:详见XDATAo(RW)MDIO数据寄存器:用于写入mdio端口需要发送的数据。可以进行读写操作。DATAi(R)MDIO接收到得数据只有在Startbusy状态信号为时该信号才有效MDIOCON控制寄存器表MDIOCON控制寄存器寄存器位定义说明默认值:regaddr寄存器地址:PHY设备中的寄存器地址’b:PhyaddrPHY设备地址:PHY设备的设备地址’bWriterd#mdio读写操作控制位:置为写操作置为读操作Startbusy总线状态标志位:不起控制作用。在mdio操作开始时自动置在mdio操作结束时自动置。前导码控制mdio前导码控制位:置MDIO操作发送的数据包含前导码否则。置:不发送前导码:MDC时钟控制:clk时钟分频系数’b寄存器DATAo寄存器(RW)该寄存器可以进行读写操作用于写入mdio端口需要发送的数据。写mdio周期时Washbone总线将要发送的数据写入此寄存器。DATAi寄存器(R)当控制寄存器的Startbusy信号为低电平并且本次操作为MDIO读操作时该寄存器存储读取到得MDIO内容MDIO访问方式一直接访问方式设置MDIOCON:,也即设置MDIO总线速率以及是否采用前导码其它位设置为。启动通过WISHBONE总线发起MDIO读写操作(TGCi必须为低电平地址总线的:为reg地址地址总线的:为phy地址)。图MDIO写操作访问时序(没有前导码)图MDIO读操作访问时序(没有前导码)二间接访问方式间接写操作访问,把要写的数据写入mdioo寄存器,设置mdiocon相关寄存器(包括regaddr,phyaddr,等)并把Writerd#设置为startbusy设置为,然后循环读取mdiocon寄存器如果startbusy信号为则表示本次操作已经完成。MDIO访问发起操作有两种:一种是通过MDIOCON寄存器发起间接读操作访问,设置mdiocon相关寄存器(包括regaddr,phyaddr,等)并把Writerd#设置为startbusy设置为,然后循环读取mdiocon寄存器如果startbusy信号为则表示本次操作已经完成。,从mdioi寄存器读取mdio获取的数据三访问特点直接访问与间接访问需要按照上述介绍的次序进行。在间接访问期间不能启动直接访问否则会造成逻辑的紊乱在启动间接访问时如果再次启动间接访问则后面配置的参数在本次访问期间不起作用不用启动第二次MDIO访问。不过相关配置参数(例如regaddr,phyaddr)会在下次操作起作用每次mdio访问都会重新设置MDIO的波特率(不会造成MDC的短脉冲毛刺)在启动MDIO访问前会多发一个高电平提高系统的稳定性和兼容性MDIO接口工作流程MDIO接口在没有传输数据的空闲状态(IDLE)数据线MDIO处于高阻态。MDIO出现一个bit的开始标识码()一个读写操作开始。MDIO出现一个bit数据来标识是读操作()还是写操作()。MDIO出现一个bit数据标识PHY的地址。MDIO出现一个bitPHY寄存器地址。MDIO需要个时钟的访问时间。MDIO串行读出写入bit的寄存器数据。MDIO恢复成IDLE状态同时MDIO进入高阻状态。AEL驱动编写AEL芯片MDIO初始化本文的课题是基于FPGA的万兆以太网驱动实现其核心就是在Xilinx平台上利用MDIO总线对AEL进行初始化及基本配置。其步骤如下:根据AEL芯片手册明确AEL芯片在总系统之中所需要用到的管教及接口:系统信号:clkMi,(MHz时钟输入)clkMrst,(复位信号)AEL中用户万兆以太接口:AELTXONo,(高电平有效输出使能信号)AELRXLOSno,(低电平有效低电平表示接收端口没有信号)AELCDRLOLi,(高电平表示输入恢复时候总与CM参考时时钟相差ppm有效)AELCMULOLi,(高电平表示输出的HTXCLK与CMUREFP时钟频率相差)AELLOSi,(当XFI接口输入差分电平低于某一个标准时该信号有效)AELTXDISABLEni,(输出无效状态信号低电平有效)AELMODDETo,(高表示SFP已经插入低电平表示没有插入)AELLASIni,(链路状态警报输入)AELRSTno,与AEL相对应的XFP信号:XFPRSTo,(XFP复位信号,高电平使得模块进行掉电状态)XFPMODDESELo,(该信号为低电平则允许XFP模块相应IC总线访问)XFPINTNi,(XFP中断信号)XFPTXDISo,(高电平有效表示禁止对应的光模块产生发送信号)XFPMODABSi,(模块不存在信号高电平表示该模块不存在低电平表示XFP模块存在)XFPMODNRi,(模块没有准备好)XFPRXLOSi,(模块输入光功率不够)aelMDIO总线设备ID为X:AEL的管理数据输入输出接口)AELMDIO,(AELMDCo(AEL的管理数据时钟)定义信号的方向系统信号:inputclkMiinputclkMrstAEL,用户万兆以太接口:outputAELTXONo(高电平有效输出使能信号)outputAELRXLOSno(低电平有效低电平表示接收端口没有信号)inputAELCDRLOLi(高电平表示输入恢复时候总与CM参考时时钟相差ppm有效)inputAELCMULOLi(高电平表示输出的HTXCLK与CMUREFP时钟频率相差)inputAELLOSi(当XFI接口输入差分电平低于某一个标准时该信号有效)inputAELTXDISABLEni(输出无效状态信号低电平有效)outputAELMODDETo(高表示SFP已经插入低电平表示没有插入)inputAELLASIni(链路状态输入接口)outputAELRSTno与AEL相对应的XFP信号:outputXFPRSTo(XFP复位信号:高电平使得模块进行掉电状态)outputXFPMODDESELo(该信号为低电平则允许XFP模块相应IC总线访问)inputXFPINTNi(XFP中断信号)outputXFPTXDISo(高电平有效表示禁止对应的光模块产生发送信号)inputXFPMODABSi(模块不存在信号高电平表示该模块不存在低电平表示XFP模块存在)inputXFPMODNRi(模块没有准备好)inputXFPRXLOSi(模块输入光功率不够)aelMDIO总线设备ID为X:inoutAELMDIOoutputAELMDCoMDIO总线的中间信号:wireMDIOstart(MDIO启动信号一个时钟)wire:MDIOOP(MDIO操作码,'b:地址,'b:读操作'B:写操作)wireMDIOfinish(本次MDIO操作完成一个时钟有效)wire:MDIOPRTADDR(连接MDIO地址寄存器)wire:MDIODVADDR(连接MDIO地址寄存器)wire:MDIOWDATAo(连接MDIO写数据寄存器)wire:MDIORDATAi(连接MDIO读数据寄存器)初始化AEL接口信号:AELTXONo='b高电平有效输出使能信号,让AEL一致驱动光纤信号AELRXLOSno=~XFPRXLOSiXFP没有出现Rxlos的信号AELMODDETo=~XFPMODABSi高电平表示XFP模块已经插入XFPRSTo=clkMrstXFPMODDESELo='b允许IC总线访问XFP光模块XFPTXDISo='b允许XFP光模块产生光信号MDIO三态总线:AELMDIO=mdioXAUIt'bz:mdioXAUIomdioXAUIi=AELMDIOAEL控制逻辑定义AEL控制层的管脚及接口系统信号clk,(该信号与AEL初始化时的输入MHz时钟同步)reset,(该信号与AEL初始化层的复位信号同步)AEL系统复位信号AELRSTno,(低电平有效)MDIO控制与状态寄存器,'h,为操作MDIOstarto,(启动信号,一个时钟信号)MDIOOPo,(MDIO操作码,'b:地址,'b:读操作'B:写操作)MDIOfinishi,(本次MDIO操作完成一个时钟有效)MDIO地址寄存器,'h,'hMDIOPRTADDRo,MDIODVADDRo,MDIO写数据寄存器'h,'hMDIOWDATAo,MDIO读数据寄存器'h,'hMDIORDATAi对于AEL芯片的初始化就是在AEL的默认控制寄存器中根据系统需求写入控制数据。AEL支持符合IEEE协议的第部分寄存器、万兆以太网寄存器说明和XENPAK多源协议。除了这些标准的寄存器AEL芯片也包括了设备配置和调试用的额外的寄存器。AEL支持IEEEae中的第登记的MIDO可管理设备(MMD)的地址(PMAPMD)(PCS)、和(PHYXS)。由于一共需要配置个AEL的控制寄存器限于篇幅这里不一一列出。利用状态机实现AEL的控制逻辑,首先是IDLE状态判读复位是否结束。若结束则跳往READAELADDRW,否则继续持续IDLE状态。,READAELADDRW中配置MDIOOPp<='b本次操作为地址操作MDIOstartp<='b启动地址操作MDIOWDATAp<='h操作地址为nextstate<=READAELADDREND跳往下一状态,在READAELADDREND中判断MDIO操作是否结束若未结束则回到READAELADDREND否则跳往READAELREADSTART,在READAELREADSTART中配置:MDIOOPp<='b本次操作为地址操作MDIOstartp<='b启动地址操作MDIOWDATAp<='h操作地址为nextstate<=READAELREADEND跳往下一状态,在READAELREADEND中判断地址是否写入成功若不成功回到READAELADDRW若成功跳转到READAELWADDRSET正式开始写入地址数据。,在READAELWADDRSET中配置:MDIOOPp<='bMDIOstartp<='b启动地址操作MDIOWDATAp<=waddr写入地址数据nextstate<=READAELWADDREND跳转到下一状态,在READAELWADDREND中首先判断MDIO操作是否结束若结束侧跳转到READAELWDATASET开始向该地址写入数据若未结束则等待。,在READAELWDATASET中配置:MDIOOPp<='bMDIOstartp<='b启动数据操作MDIOWDATAp<=wdata写入数据nextstate<=READAELWDATAEND跳转到下一状态WMEMCNTERenap<='b准备下一个寄存器操作第六章实验结果仿真与测试MDIO接口仿真本文的系统仿真利用的是ModelsimSE。编写testbench文件(激励的设置相应于被测试模块的输入激励设置为reg型输出相应设置为wire类型双向端口inout在测试中需要进行处理。方法:为双向端口设置中间变量inoutreg作为该inout的输出寄存inout口在testbench中要定义为wire型变量然后用输出使能控制传输方向。方法:使用force和release语句这种方法不能准确反映双向端口的信号变化但这种方法可以反映块内信号的变化。Verilog和Ncverilog命令使用库文件或库目录例如:ncverilogfrunfvliblibvyliblibextv一般编译文件在runf中,库文件在libv中,lib目录中的v文件系统自动搜索使用库文件或库目录,只编译需要的模块而不必全部编译。MDIO寄存器操作时序控制寄存器访问时序(MDIOCON)MDIOCON控制寄存器支持读写操作访问该寄存器需要三个时钟周期如图所示其中mdioconreg就是内部的控制寄存器。图MDIOCON访问时序输出寄存器访问时序(DATAo)该寄存器支持读写操作访问该寄存器需要个时钟周期。图DATAo访问时序输出寄存器访问时序(DATAi)该寄存器支持读写操作访问该寄存器需要个时钟周期。图DATAi访问时序MDIO写、读操作时序首先是两位的标志位表示操作开始接下去两位为操作表示位表示写操作。后面十位分别为位的phy地址和寄存器地址。再接下去两个时钟为MDIO访问的时钟。后面紧跟为数据:aa。图MDIO写操作访问时序(没有前导码)图MDIO读操作访问时序(没有前导码)ChipScope数据收发测试为了验证系统的可行性本文利用ChipScope来进行数据收发的测试。首先将实验平台与电脑相连接。第二打开ISEDesigntools中的IMPACT软件选择boundaryscan扫描出与电脑相连接的FPGA实验板。选择第三块FPGA实验板并下载bit文件。图FPGA芯片选择图bit文件导入步骤:双击芯片载入bit文件右键选择program。第三打开ChipScope选择analyzer。并将CDC文件灌入硬件。步骤:file》import》选择cdc文件、选择device第四:观察triggerstup和waveform如下图所示:图waveform波形如图所示:为IDEL字符表示该接口空闲。它的后面GB为数据帧的开始aelxgmiirxdo为数据的输出端,rxdr为数据的接收端所接受的数据与发送的数据一致。延时一一个时钟周期。Rxdlat为第二接受端所接受的数据与发送的数据一致且延时为一个时钟周期。第七章总结与展望本文总结通过三个月时间的研发与设计本文基本实现了万兆以太网的驱动。利用控制接口输入输出总线(MDIO)接口基本实现了对于万兆以太网芯片AEL的驱动。通过MDIO总线改变AEL控制寄存器的默认值以此来实现对于AEL的驱动。本文所做的工作可总结如下:()了解万兆以太网的总系统框架学习SFP光模块、学习SFI总线协议、学习wishbone总线、学习XAUI总线协议、学习XGMII万兆以太网接口。()翻译AEL芯片手册学习AEL芯片的工作原理。()整理AEL控制寄存器地址及默认数据值。()学习原有万兆以太网工程的系统流程。()学习MDIO总线协议了解MDIO工作流程。()学习ISE使用方法编写利用MDIO初始化AEL芯片的逻辑程序()利用ModelsimSE对所编写的MDIO接口进行仿真()编写系统的自环利用Smartbits进行数据包收发检测本文通过对整个万兆以太网系统的学习基本阐明了万兆以太网系统的组成以及工作原理。通过基于ISE软件的程序编写本文基本描述了FPGA设计的流程以及方法。对于MDIO接口的逻辑实现本文实现了AEL芯片的初始化以及一些基本控制。研究展望万兆以太网在设计之初就考虑城域骨干网需求。首先带宽G足够满足现阶段以及未来一段时间内城域骨干网带宽需求(现阶段多数城域骨干网骨干带宽不超过G)。其次万兆以太网最长传输距离可达公里且可以配合G传输通道使用足够满足大多数城市城域网覆盖。采用万兆以太网作为城域网骨干可以省略骨干网设备的POS或者ATM链路。首先可以节约成本:以太网端口价格远远低于相应的POS端口或者ATM端口。其次可以使端到端采用以太网帧成为可能:一方面可以端到端使用链路层的VLAN信息以及优先级信息另一方面可以省略在数据设备上的多次链路层封装解封装以及可能存在的数据包分片简化网络设备。在城域网骨干层采用万兆以太网链路可以提高网络性价比并简化网络。我们可以清楚地看到G以太网可以应用在校园网、城域网、企业网等。但是由于当前宽带业务并未广泛开展人们对单端口G骨干网的带宽没有迫切需求所以G以太网技术相对其他替代的链路层技术(例如GPOS、捆绑的千兆以太网)并没有明显优势。思科和JUNIPER公司已推出G以太网接口(依据ae草案实现)但在国内几乎没有应用。目前城域网的问题不是缺少带宽而是消耗大量带宽的KillerApplication是如何将城域网建设成为可管理、可运营并且可盈利的网络。所以G以太网技术的应用将取决于宽带业务的开展。只有广泛开展宽带业务例如视频组播、高清晰度电视和实时游戏等才能促使G以太网技术广泛应用推动网络健康有序发展。致谢非常感谢张俊杰老师在我大学的最后学习阶段毕业设计阶段给予我的细心指导从最初的定题到资料收集到写作、修改到论文定稿他从百忙中抽空给了我耐心的指导和无私的帮助。同时我也要感谢学姐郑玥在我进行毕业设计过程中对我耐心的指导和帮助在我遇到困难的时候总能为我找到问题的所在细心的帮我解答难听。张俊杰老师和郑玥学姐为了指导我的毕业论文放弃了自己的休息时间他们的这种无私奉献的敬业精神令人钦佩在此我向他他们表示我诚挚的谢意。同时感谢所有任课老师和所有同学在这四年来给自己的指导和帮助是他们教会了我专业知识教会了我如何学习教会了我如何做人。正是由于他们我才能在各方面取得显著的进步在此向他们表示我由衷的谢意并祝所有的老师培养出越来越多的优秀人才桃李满天下~通过这一阶段的努力我的毕业论文《基于FPGA的万兆以太网驱动实现》终于完成了这意味着大学生活即将结束。在大学阶段我在学习上和思想上都受益非浅这除了自身的努力外与各位老师、同学和朋友的关心、支持和鼓励是分不开的。写作毕业论文是一次再系统学习的过程毕业论文的完成同样也意味着新的学习生活的开始。我将铭记我曾是一名上海大学的学子在今后的工作中把上海大学的优良传统发扬光大。在此我也要感谢各位在百忙之中审阅和参加答辩的每一位老师!参考文献夏宇闻Verilog数字系统设计教程,第一版北京:北京航空航天大学出版社:王城、吴继华、范丽珍等AlteraFPGACPLD设计基础篇第一版北京:人民邮电出版社:、敖志刚万兆位以太网及其实用技术第一版北京:电子工业出版社:王田苗嵌入式系统设计与实例开发北京:清华大学出版社,梁颖SOPC中FPGAIP核配置方案研究与实现硕士论文西安电子科技大学李伟窦衡周宇基于FPGA的万兆以太网接口的设计与实现电子科技大学成都()IEEEStdEdition(IncorporatingIEEEStd,Edition,IEEEStdac,IEEEStdab,andad)DoYeonKim,SangMinLee,ChangHoChoi,HaeWonJung,andYeongSeonKim,TrendofGigabitEthernetSwitchDevelopmentinkorea,ProceedingsofIEEEPacificRimConferenceonCommunications,ComputersandsignalProcessing,Vo,Aug,,pp一Hurwitz,JWuchunFeng,InitialendtoendperformanceevaluationofthGigabitEthernet,ProceedingsofSymposiumonHighPerformanceInterconnects,,ppHongChen*,ZhaoLiu,LiSu,DepengJin,LieguangZeng基于FPGA的万兆以太网SPI接口设计微波和数字通讯国家重点实验室,电子工程部门清华北京大学附录附录一文献翻译英文原文DesignoftheSPIInterfaceofGigabitEthernetwithFPGAHongChen*,ZhaoLiu,LiSu,DepengJin,LieguangZengStateKeyLaboratoryonMicrowaveDigitalCommunications,DeptofElectronicEngineering,Room,Section,EastMainBuilding,TsinghuaUniv,Beijing,,ChinaABSTRACTDuetoitslowcostandpacketdataefficiency,EthernethasbeenoneofthemostinfluentialtechnologiesforLocalAreaNetworks(LAN)Moreover,theGigabitEthernethasbeguntomoveEthernetfromtheLANouttoencompassthemetroareanetworkThetechnologyfeatures,protocolarchitectureandtheframeformatareintroducedInordertorealizethelogicalboundarybetweenthephysicallayerandthelinklayer,theprotocolofSPI(SystemPacketInterface)levelisadoptedAmethodofrealizingtheSPIinterfaceofGigabitEthernetisputforwardandthefunctionblockdiagramispresentedInordertoreducethepowerwasteofthechip,theparallelalgorithmischoseninthedesignKeywords:GigabitEthernet,MAC,SPI,XGMII,PowerWasteINTRODUCTIONDuetoitslowcostandpacketdataefficiency,EthernethasnowvirtuallydominateddatatransmissioninLANFromMbpstocurrentGigabits,recentdecadesseeafantasticdevelopmentinEthernetthroughputTheGigabitEthernetstandard,knownasIEEEae,wouldnotonlyprovidedatarateofGigabitpersecondbutwouldalsoworkwithmetropolitanandwideareanetworks(MANsandWANs)TheGigabitEthernetcouldletcorporateLANusersworkmoreeffectivelywithmultimediaandotherdataintensiveapplicationsInaddition,organizationscouldincorporatethetechnologyintomultiplenetworktypesandserviceproviderscouldestablishtheirfarflungnetworkswithaunifiedEthernettopologyThiswillsimplifynetworkmanagementThemaintechnologyfeaturesofGigabitEthernetareasfollows:HavehighreliabilityandexpansibilityOnlyworkinfullduplexmodeandthephysicalmediaisopticalfiberonlyNotadopttheprotocolofCSMACD(CarrierSenseMultipleAccesswithCollisionDetection)Usethetwocodingmethods:BBandBBSupporttheinterfaceofLANandWAN,andthenetworkextentisuptokmTheprotocolarchitectureisshowninfigure,fromwhichwecanseethattheGigabitEthernetisbasedontheMAC(MediaAccessControl)whichisinthedatalinklayerinOSImodelandXGMII(GigabitMediaIndependentInterface)whichisbetweentheMACandthephysicallayerThephysicallayerofGigabitEthernetconsistsofPCS(PhysicalCodingSublayer),PMA(PhysicalMediaAttachment)andPMD(PhysicalMediaDependent)ThefollowingisthesomeexplanationoftheprotocollayerofGigabitEthernet:LLC(LogicalLinkControl)connectsnetworklayerandMAClayerwhichisresponsibleforframing,addressinganderrordetectionReconciliationisthegatewayofMACtophysicallayerXGMIIprovidesastandardinterfacebetweenMACandphysicallayer,whichallowstheMAClayertocommunicatewithdifferentphysicallayersPCStakeschargeofcodinganddecodingthedatafromMACAndPMAaimsatconvertingthecodeintobitflowsuitableforthetransmissionofthephysicallayer,andrealizesthesynchronizationofdecodingofthedataPMDisresponsibleforthetransmissionofthesignals,includingmagnification,modulationofthesignalsandshapingofthesignalwaveDifferentPMDsupportsdifferentphysicalmediumMDI(MediaDependentInterface)definesthelinkertypeadoptedbydifferentphysicalmediumsandPMDequipmentWIS(WANInterfaceSublayer)allowstheGigabitEthernetframetobetransmittedintheSONETSDHsystemwidelyusedintheWANatpresentBecauseGigabitEthernetonlyworksinfullduplexmode,thedatarateofMACisGigabitsMACwilltransferthedatarateintoGigabitstomatchthedatarateoftheexistingWANTheMACframeneedsnottobesplittedorbeencapsulated,asaresultitsuitableforthehighspeedexchangeFigureshowstheframeformatofMACThelengthvariesfrombytestobytes}'}DESIGNOFTHESPIINTERFACEOFGIGABITETHERNETInordertorealizethelogicalboundaryofGigabitEthernetbetweenaphysicallayer(PHY)deviceandalinklayerdevice,theSPIlevel}}isadopted,whichisdefinedbyOpticalInternetworkingForumasanimportantequipmentinternalinterfaceandsupportspointtopoint,highspeedinterconnectionsSPIisthesystempacketinterfacefordatatransferbetweenthelinklayerandPHYdevice"Transmit(Tx)"and"Receive(Rx)"refertorespectively,todataflowandassociatedcontrolstatusinformationfortheLinkLayertoPHY,andthePHYtoLinkLayerdirectionsOnboththetransmitandreceiveinterfaces,FIFOstatusinformationissentseparatelyfromthecorrespondingdatapathBytakingFIFOstatusinformationoutofband,itispossibletodecouplethetransmitandreceiveinterfacessothateachoperatesindependentlyoftheotherInboththeinterfaces,thepacket'saddress,delineationinformationanderrorcontrolcodingissentinbandwiththedataSPIsupportforportsandthedatapathisbitswideTheminimumdatarateperlineisMbsTheparallelFIFOstatusindicationisbitwideFigureisthesketchmapofSPIinterface}}}s}ThefunctionblockdiagramoftheSPIInterfaceofGigabitEthernetisshowninfigureThedesignhastwoparts:oneisforreceivingdataintheRxdirection,theotherisfortransmittingdataintheTxdirectionIntheRxdirectiontherearethedatasignalrxdata,FIFOstatussignalrxstatandtheclocksignalrxclkSimilarly,intheTxdirection,therearedatasignalstxdata,FIFOstatussignaltxstatandclocksignaltxclkThebuswidthofthedatasignalisbitsandthecontrolsignalhasawidthofbitsTheblocksintheRxdirectionareresponsibleforthereceptionoftheEthernetframeandtheflowcontrolaccordingthecontrolframeofMACThetrafficfromXGMIIinterfaceisfirstsenttotheblockof"FrameTypeCheck"whichidentifiestheframetypeandtheblockof"LTandAddressBuffer"whichcachessomeinformationsuchastheDA(DestinationAddress),SA(SourceAddress),LT(LengthTSpe)andTaginformationoftheframereceived,thentotheblockof"DataSelector"whichselectsthedatashouldtobecachedintothereceivingFIFOInordertoalignthedatainFIFO,theblock"ElasticStore"isusedThealigneddataisthensenteithertotheblockof"DataBuffer"ifneededordirectlytotheblockof"ReceivingFIFOInterface"Errorframewillbedeletedbytheblockof"DataBuffer"Theblockof"ReceivingStateMachine"controlsthethreeblocks:"CRCCheck","LengthCheck"and"AddressFiltering"Theblockof"CRCCheck"holdsordropstheCRCsequenceaccordingtothefunctionconfiguration"LengthCheck"blockcomparesthelengthoftheframereceivedwiththevalueofthe"LengthType"fieldinitIftheyaredifferent,theerrorinformationwillbereportedTheblockof"AddressFiltering"filtersthebroadcastframeorthemulticastframeaccordingtheconfigurationThestatisticalinformation,suchasthenumberofthereceivedframes,numberoftherightframereceived,willbereportedTheblockof"SPIReceiver"readsoutthedatainthereceivingFIFOandsendsthemtotheSPIinterface"ReceivingControl"controlstheaccesstothereceivingFIFOlestittobeemptyoroverflowTheblocksintheTxdirectionareresponsibleforthetransmissionoftheEthernetframeInthisdirection,thedatafromSPIinterfaceisfirstsentintotheblockof"SPITransmitter"andthenwrittenintothe"TransmittingFIFO""TransmittingControl"controlstheaccesstothetransmittingFIFOlestittobeemptyoroverflow"TransmittingStateMachine"readsoutthedatafromthe"TransmittingFIFO"andthedatawillsentsimultaneouslytothethreeblocks:"CalculateFrameLength"inwhichthelengthoftheframewillbecalculatedandthetoolongframewillbetruncated,"CRCCoderAddPAD"inwhichtheCRCvalueintheCRCfieldwillbecalculatedandtooshortframewillbepaddedPreambleoftheframeisgeneratedbytheblockof"GeneratePreamble",andtheblockof"CalculateIFS"generatesthevalueofinterframespacebetweeneachtwoframeThedatafrom"TransmittingStateMachine"willbesenttoXGMIIinterfaceintheformatofXGMIIdataSOMECONSIDERATIONOFTHEPOWERWASTEAccordingtotheformulaP=xfv(),where*了andvarethepowerwaste,theworkingfrequencyandtheworkingvoltageofachiprespectivelyFromtheformulawecanseethathigherworkingfrequencyandlagerchipareabothresultinmorepowerwasteofthechipThelowerworkingfrequencywillresultinlargerchipareaandviceversa"}Theparallelalgorithmcanbeadoptedtolowertheworkingfrequencyatthecostofthecomplexityofthedesignandthemoreneededlogicgatesofthechip,whichresultsinlargerchipareaOntheotherhand,withouttheparallelalgorithm,fewerlogicgatesareneeded,buttheworkingfrequencyofthechipwillbemuchhigherInaddition,thechipareaisalsolimitedbyotherfactorssuchasthemanufacturetechnicsCountingthecost,theparallelalgorithmshouldbeadoptedinthewholedesigntoreachthebestbalanceamongthepowerwaste,thechipareaandtheworkingfrequencyBecauseoftheparallelalgorithm,thedesignhaslowerworkingfrequencyandthecostissavedconsequentlyTheRAMintegratedinthechipinsteadoftheoutsideFIFOisselectedfortheFIFOinthedesigntoreducethehighspeedcommunicationinthechipCONCLUSIONThetechnologyfeatures,protocolarchitectureandtheframeformatofGigabitEthernetareintroducedInordertorealizethelogicalboundarybetweenthephysicallayerandthelinklayer,theprotocolofSPIlevelisadoptedThedesignoftheSPIinterfaceofGigabitEthernetisdiscussedandtheblockdiagramofthechipisputforwardTheparallelalgorithmischoseninthedesigntoreducethepowerwasteofthechip中文翻译基于FPGA的万兆以太网SPI接口设计HongChen*,ZhaoLiu,LiSu,DepengJin,LieguangZeng微波和数字通讯国家重点实验室,电子工程部门,室,第十一幢,东主要建筑群,清华大学,北京,,中国摘要由于以太网的低成本和分组数据效率高,对局域网(LAN)而言,以太网已经最有影响力的技术。此外,万兆以太网的发展已经开始令以太网走向LAN以及地铁区域网络领域。本文介绍了这项技术特性、协议的体系结构和帧格式。为了更好地认识物理层和数据链路层的联系采用,,(系统包接口)接口协议。功能块图用于实现SPI接口万兆以太网。为了减少芯片的电力浪费,设计采用并行算法。关键词:万兆以太网,,,,,,,,功耗、简介由于它的低成本和分组数据效率,在局域网中实际上以太网已经对数据传输占统治地位。从,,,,,,,,,,到现在的万兆速率近几十年以太网的吞吐量在快速发展。这个万兆以太网标准也被称为,,,,,,,,,不仅能每秒传输万兆比特还能与工作网和广域网相连(,,,,和,,,,)。万兆以太网的可能让企业局域网用户在多媒体和其他数据密集型应用程方面更有效地工作。此外组织可以将该项技术引入到多个网络类型服务提供者可以用统一的以太网建立一个远程网络。这将简化网络管理。以下为万兆以太网的主要技术特点:,具有较高的可靠性和可扩展性,只有在全双工模式下工作并且只用物理媒体光纤,不能采取CSMACD协议(载波监听多路访问的冲突检测),使用这两种编码方法:BB和BB,支持LAN和WAN接口,而且网络范围达到公里,,,图,为协议体系。由图可见万兆以太网是基于,,,(媒体访问控制是,,和,,,(万兆媒体独立接口在,,,和物理层之间)之间的数据连接层)。万兆以太网的物理层包括,,,(物理编码子层)、,,,(物理媒体链接)以及,,,(物理媒体)。以下是万兆以太网协议层的一些说明:LLC(逻辑链路控制)连接网络层和MAC层(负责框架、寻址和错误检测)。,,是MAC到物理层的网关。XGMII提供了一个物理层和MAC之间的标准接口,它允许MAC层与不同物理层通信。,,,负责从MAC编码和解码数据。,,,用于把代码转换成适合物理层传输的比特流并实现了数据的同步解码。PMD负责传输的信号,包括放大、调制信号以及塑造了信号波型。不同的PMD支持不同的物理介质。,,(介质接口层)依据不同的物理介质、PMD设备定义链接器类型。,,允许万兆以太网帧在SONETSDH系统(广泛应用于目前的广域网)中传输。图,万兆以太网的协议结构因为万兆以太网只能在全双工模式下,MAC的数据速率为,万兆。为了匹配现有广域网的数据率MAC将数据率转换为在千兆。由于MAC框架需要不被奠定或封装,因此它适用于高速交换。图显示了MAC的帧格式。长度从字节到字节。图,,,,的帧格式,、万兆以太网,,接口设计为了实现在物理层和链路层之间万兆以太网的逻辑边界。采用第四代,,接口光学互联论坛定义之为一种重要的内置接口能支持点对点高速互通。SPI是数据传输层和物理层链路层设备之间的系统包接口。“传输(,,)”和“接收(,,)”是分别指:从PHY向PHY链路层的方向或从,,,向数据链路层方向传输数据流及相关的控制状态信息。在两个传输和接收接口,FIFO状态信息是从相应的数据路径单独发送的。通过FIFO带外的状态信息,可以分离传输和接收接口,以便每个操作保持独立。对于这两个接口,数据包的地址、描述信息和错误控制编码数据在带内发送。SPI支持端口数据路径是位宽。每行的速率是Mbs。并行FIFO状态指示为bit。图SPI接口示意图。图,,,接口示意图图,为万兆以太网的,,接口的功能图。设计分为,部分:一个为数据接收,,方向另一个为数据发送,,方向。在Rx方向有数据信号rxdata、FIFO状态信号rxstat和时钟信号rxclk。同样,在“,,”的方向,有txdata数据信号,FIFO状态信号txstat和时钟信号txclk。系统总线为,,位控制信号,位。Rx方向的数据包负责以太网帧和MAC发出的控制流的接收。从XGMII发出的信息先被送到“帧类型检查”模块此模块用于分类帧类型以及接收到的“LT和地址的缓冲区”信息包其中缓存一些信息,例如达(目的地地址),SA(源地址),LT(长度类型)和标签信息帧再被传输到“数据选择器”(用来筛选出应该被送到接收FIFO的数据)。缓冲存储器用来缓存FIFO中的数据。如果需要缓存的数据会被送到数据缓存区或直接送入FIFO接收接口。数据缓存区将删除错误的帧。“接收状态模块”控制三部分:“CRC检验”、“长度检查”、“地址过滤”。根据校验功能“CRC校验”模块保留或丢弃CRC序列。“长度检查”模块把帧长度与帧内携带的长度信息作比较。如果长度不统一就会发出错误报告。“地址过滤”模块根据配置过滤传送帧或多路传送帧。比如接收的帧数,接收到的正确帧的数量,此类统计信息会被报告。“SPI接收机”从FIFO读取接收数据送到SPI接口。“接收控制”块控制对FIFO的访问以免溢出或出现空值。图接口功能框图、关于能耗的考虑根据公式其中和表示芯片的功耗、工作频率和工作电压。从公式中可以判断更高的工作频率和更大的芯片面积将导致功耗加大。较低的工作频率应工作于较大的芯片反之亦然。可采用并行算法来降低工作频率但会是设计变得更复杂而且需要更多地逻辑门电路也就意味着芯片更大。另一方面若不用并行算法则需要较少的逻辑门电路但工作频率较高。此外其他因素也会影响芯片大小例如制造工艺。考虑到成本应在整个设计中采用并行算法,达功耗,芯片面积和工作频率之间的最佳平衡。因为并行算法的是用可以使工作频率降低因此可以节省RAM成本。集成在芯片中的RAM代替了外部的FIFO以减少芯片上的高速通信设备的成本。、结论本文介绍了这项技术的特性、协议的结构体系和万兆以太网。采用SPI第四代来实现物理层和链路层之间的连接。讨论了万兆以太网的SPI接口设计以及提出芯片的框图。在设计中使用并行算法可以减少芯片的功耗

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

文档小程序码

使用微信“扫一扫”扫码寻找文档

1

打开微信

2

扫描小程序码

3

发布寻找信息

4

等待寻找结果

我知道了
评分:

/79

通信工程毕业设计(论文)-基于FGPA的万兆以太网驱动实现

VIP

在线
客服

免费
邮箱

爱问共享资料服务号

扫描关注领取更多福利