关闭

关闭

封号提示

内容

首页 上拉电阻下拉电阻的总结(ZT) .doc

上拉电阻下拉电阻的总结(ZT) .doc

上拉电阻下拉电阻的总结(ZT) .doc

上传者: 胡哥008 2012-08-12 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《上拉电阻下拉电阻的总结(ZT) doc》,可适用于工程科技领域,主题内容包含PCBLayout指点(ZT)一般规则PCB板上预划分数字、模拟、DAA信号布线区域。数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。高符等。

PCBLayout指点(ZT)一般规则PCB板上预划分数字、模拟、DAA信号布线区域。数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。高速数字信号走线尽量短。敏感模拟信号走线尽量短。合理分配电源和地。DGND、AGND、实地分开。电源及临界信号走线使用宽线。数字电路放置於并行总线串行DTE接口附近DAA电路放置於电话线接口附近。元器件放置在系统电路原理图中:a)划分数字、模拟、DAA电路及其相关电路b)在各个电路中划分数字、模拟、混合数字模拟元器件c)注意各IC芯片电源和信号引脚的定位。初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例)数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。Note:当DAA电路占较大比重时会有较多控制状态信号走线穿越其布线区域可根据当地规则限定做调整如元器件间距、高压抑制、电流限制等。初步划分完毕後从Connector和Jack开始放置元器件:a)Connector和Jack周围留出插件的位置b)元器件周围留出电源和地走线的空间c)Socket周围留出相应插件的位置。首先放置混合型元器件(如Modem器件、AD、DA转换芯片等):a)确定元器件放置方向尽量使数字信号及模拟信号引脚朝向各自布线区域b)将元器件放置在数字和模拟信号布线区域的交界处。放置所有的模拟器件:a)放置模拟电路元器件包括DAA电路b)模拟器件相互靠近且放置在PCB上包含TXA、TXA、RIN、VC、VREF信号走线的一面c)TXA、TXA、RIN、VC、VREF信号走线周围避免放置高噪声元器件d)对於串行DTE模块DTEEIATIAE系列接口信号的接收驱动器尽量靠近Connector并远离高频时钟信号走线以减少避免每条线上增加的噪声抑制器件如阻流圈和电容等。放置数字元器件及去耦电容:a)数字元器件集中放置以减少走线长度b)在IC的电源地间放置uF的去耦电容连接走线尽量短以减小EMIc)对并行总线模块元器件紧靠Connector边缘放置以符合应用总线接口标准如ISA总线走线长度限定在ind)对串行DTE模块接口电路靠近Connectore)晶振电路尽量靠近其驱动器件。各区域的地线通常用Ohm电阻或bead在一点或多点相连。信号走线Modem信号走线中易产生噪声的信号线和易受干扰的信号线尽量远离如无法避免时要用中性信号线隔离。Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示:|NoiseSource|neutral|noisesensitiveVDD,GND,AGND||,,,|Crystal|,||Reset|||MemoryBUS|,,|||,||NVRAM||,|Telephone||,,,|,,Audio|||,串行DTE||,,|==============================================================================================================================|NoiseSource|neutral|noisesensitiveVDD,GND,AGND||,,,|Crystal|,||Reset|||MemoryBUS|,,|||,||NVRAM||,|Telephone||,,,|,,Audio|||,并行总线|,,|||||数字信号走线尽量放置在数字信号布线区域内模拟信号走线尽量放置在模拟信号布线区域内(可预先放置隔离走线加以限定以防走线布出布线区域)数字信号走线和模拟信号走线垂直以减小交叉耦合。使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。a)模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面线宽milb)数字区隔离地走线环绕数字信号布线区域布在PCB板两面线宽mil其中一面PCB板边应布mil宽度。并行总线接口信号走线线宽>mil(一般为mil)如HCS、HRD、HWT、RESET。模拟信号走线线宽>mil(一般为mil)如MICM、MICV、SPKV、VC、VREF、TXA、TXA、RXA、TELIN、TELOUT。所有其它信号走线尽量宽线宽>mil(一般为mil)元器件间走线尽量短(放置器件时应预先考虑)。旁路电容到相应IC的走线线宽>mil并尽量避免使用过孔。通过不同区域的信号线(如典型的低速控制状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面隔离地线可走到PCB的另一面以跳过信号走线而保持连续。高频信号走线避免使用度角弯转应使用平滑圆弧或度角。高频信号走线应减少使用过孔连接。所有信号走线远离晶振电路。对高频信号走线应采用单一连续走线避免出现从一点延伸出几段走线的情况。DAA电路中穿孔周围(所有层面)留出至少mil的空间。清除地线环路以防意外电流回馈影响电源。电源确定电源连接关系。数字信号布线区域中用uF电解电容或钽电容与uF瓷片电容并联後接在电源地之间在PCB板电源入口端和最远端各放置一处以防电源尖峰脉冲引发的噪声干扰。对双面板在用电电路相同层面中用两边线宽为mil的电源走线环绕该电路。(另一面须用数字地做相同处理)一般地先布电源走线再布信号走线。地双面板中数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充各层面同类地区域连接在一起不同层面同类地区域通过多个过孔相连:ModemDGND引脚接至数字地区域AGND引脚接至模拟地区域数字地区域和模拟地区域用一条直的空隙隔开。四层板中使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)ModemDGND引脚接至数字地区域AGND引脚接至模拟地区域数字地区域和模拟地区域用一条直的空隙隔开。如设计中须EMI过滤器应在接口插座端预留一定空间绝大多数EMI器件(Bead电容)均可放置在该区域未使用之区域用地区域填充如有屏蔽外壳也须与之相连。每个功能模块电源应分开。功能模块可分为:并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等每个功能模块的电源地只能在电源地的源点相连。对串行DTE模块使用去耦电容减少电源耦合对电话线也可做相同处理。地线通过一点相连如可能使用Bead如抑制EMI需要允许地线在其它地方相连。所有地线走线尽量宽mil。所有IC电源地间的电容走线尽量短并不要使用过孔。晶振电路所有连到晶振输入输出端(如XTLI、XTLO)的走线尽量短以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短且弯转角度不小於度。(因XTLO连接至上升时间快大电流之驱动器)双面板中没有地线层晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚且尽量减少过孔。如可能晶振外壳接地。在XTLO引脚与晶振电容节点处接一个Ohm电阻。晶振电容的地直接连接至Modem的GND引脚不要使用地线区域或地线走线来连接电容和Modem的GND引脚。使用EIATIA接口的独立Modem设计使用金属外壳。如果须用塑料外壳应在内部贴金属箔片或喷导电物质以减小EMI。各电源线上放置相同模式的Choke。元器件放置在一起并紧靠EIATIA接口的Connector。所有EIATIA器件从电源源点单独连接电源地。电源地的源点应为板上电源输入端或调压芯片的输出端。EIATIA电缆信号地接至数字地。以下情况EIATIA电缆屏蔽不用接至Modem外壳空接通过Bead接到数字地EIATIA电缆靠近Modem外壳处放置一磁环时直接连到数字地。VC及VREF电路电容走线尽量短且位於中性区域。uFVC电解电容正极与uFVC电容的连接端通过独立走线连至Modem的VC引脚(PIN)。uFVC电解电容负极与uFVC电容的连接端通过Bead後用独立走线连至Modem的AGND引脚(PIN)。uFVREF电解电容正极与uFVC电容的连接端通过独立走线连至Modem的VREF引脚(PIN)。uFVREF电解电容负极与uFVC电容的连接端通过独立走线连至Modem的VC引脚(PIN)注意与走线相独立。VREFuuVCuu~~~~~AGND使用之Bead应满足:MHz时阻抗=W额定电流=mA最大电阻=W。电话和Handset接口Tip和Ring线接口处放置Choke。电话线的去耦方法与电源去耦类似使用增加电感组合体、Choke、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意一般做法是预留这些器件的位置以便性能EMI测试认证时调整。Tip和Ring线到数字地间放置耐压高的滤波电容(uFKV)。电感和磁珠的联系与区别(ZT)电感是储能元件而磁珠是能量转换(消耗)器件电感多用于电源滤波回路磁珠多用于信号回路用于EMC对策磁珠主要用于抑制电磁辐射干扰而电感用于这方面则侧重于抑制传导性干扰。两者都可用于处理EMC、EMI问题。磁珠是用来吸收超高频信号象一些RF电路PLL振荡电路含超高频存储器电路(DDRSDRAMRAMBUS等)都需要在电源输入部分加磁珠而电感是一种蓄能元件用在LC振荡电路中低频的滤波电路等其应用频率范围很少超过错MHZ。地的连接一般用电感电源的连接也用电感而对信号线则采用磁珠?但实际上磁珠应该也能达到吸收高频干扰的目的啊?而且电感在高频谐振以后都不能再起电感的作用了……还请各位大侠明示先必需明白EMI的两个途径即:辐射和传导不同的途径采用不同的抑制方法。前者用磁珠后者用电感。对于扳子的IO部分是不是基于EMC的目的可以用电感将IO部分和扳子的地进行隔离比如将USB的地和扳子的地用uH的电感隔离可以防止插拔的噪声干扰地平面?电感一般用于电路的匹配和信号质量的控制上。在模拟地和数字地结合的地方用磁珠。在模拟地和数字地结合的地方用磁珠。数字地和模拟地之间的磁珠用多大磁珠的大小(确切的说应该是磁珠的特性曲线)取决于你需要磁珠吸收的干扰波的频率为什么磁珠的单位和电阻是一样的呢??都是欧姆!!磁珠就是阻高频嘛对直流电阻低对高频电阻高不就好理解了吗比如RMhz就是说对M频率的信号有欧姆的电阻因为磁珠的单位是按照它在某一频率产生的阻抗来标称的阻抗的单位也是欧姆。磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。一般以MHz为标准比如B就是指在MHz的时候磁珠的Impedance为欧姆。在很多产品中交换机的两个地用电容连接起来为什么不用电感?    你说的两个地其中一个是不是机壳的?我估计(以下全部估计有错请指点)如果用磁珠或者直接相连的话人体静电等意外电平会轻易进入交换机的地这样交换机工作就不正常了。但如果它们之间断开那么遭受雷击或者其他高压的时候两个地之间的电火花引起起火……加电容则避免这种情况。对于加电容的解释我也觉得很勉强呵呵请高手指教!交换机的地是通过两个地之间的之间的电容去消除谐波。就像高阻抗的变压器一样他附加了一个消除谐波的通路!我自己认为!请指正!铁氧体材料是铁镁合金或铁镍合金这种材料具有很高的导磁率他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用因为在低频时他们主要程电感特性使得线上的损耗很小。在高频情况下他们主要呈电抗特性比并且随频率改变。实际应用中铁氧体材料是作为射频电路的高频衰减器使用的。实际上铁氧体较好的等效于电阻以及电感的并联低频下电阻被电感短路高频下电感阻抗变得相当高以至于电流全部通过电阻。铁氧体是一个消耗装置高频能量在上面转化为热能这是由他的电阻特性决定的。线圈磁珠有一匝以上的线圈习惯称为电感线圈少于一匝(导线直通磁环)的线圈习惯称之为磁珠。用途由起所需电感量决定。请教:对于骅讯的USB声卡方案中在UBS电源端与地端也分别接有一个磁珠不知是否有人清楚但是在实际生产中也有些工程把磁珠用电感去代替了请问这样可以吗?那里的磁珠是起什么作用哟?作为电源滤波可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上磁珠和电感是原理相同的只是频率特性不同罢了电阻精度与常用阻值(ZT)精度为%的碳膜电阻,以欧姆为单位的标称值:(E系列以开次方约等于为等比的等比数列XXX,X,X,X,X)              K    K    K    K    M              K    K    K    K    M          K      K    K    K    K    M          K    K    K    K    K    M          K    K    K    K    K    M          K    K    K    K    K    M          K    K    K    K    K    M          K    K    K    K    M      M          K    K    K    K    M    M          K      K    K    K    M    M          K    K      K    K    M    M          K    K      K    K    M    M          K    K      K    K    M    M          K      K      K    K    M    M          K    K      K    K    M      M          K    K      K    K    M    M          K    K    K    K    M    M        精度为%的金属膜电阻,以欧姆为单位的标称值:(E系列以开次方约等于为等比的等比数列XXX,X,X,X,X)            K      K  K  K      K    K        K  K    K  K    K    K          K  K  K    K    K    K        K  K  K  K      K    K          K    K    K  K    K    K          K  K  K  K    K    K        K  K  K    K    K    K        K  K  K  K      K    K          K    K    K  K    K    K          K  K  K  K    K    K        K  K  K    K    K    K        K  K  K  K    K    K          K    K  K  K      K    K        K  K  K    K    K    K          K  K  K  K    K    K          K    K  K  K    K    K        K  K  K    K    K    K        K  K    K  K      K    K          K    K  K  K    K    K          K  K  K    K    K    K        K  K  K  K    K    K          K    K    K  K      K    K        K  K  K  K    K    K          K  K  K  K    K    K        K  K  K  K    K    K        K  K  K    K    K    K        K  K    K  K      K    K          K    K  K  K    K    K          K  K  K  K    K    K        K  K    K  K      K    K        K  k  K    K    K    K          K  K  K  K    K    K          K      K    K    K      K    K        K  K  K  K    K    K            K    K  K    K    K    K        K  K  K  K    K    K          K    K    K  K      K    K        K  K  K  K    K    K          K  K  K  K    K    K        K  K  K    K    K    K            K  K  K    K    K          K    K    K  K      K    K        K  K  K  K    K    K          K  K  K  K    K    K        K  K  K  K    K    K        K  K    K    K      K    K        K  K  K  K    K    K          K    K  K    K    K    K            K  K  K  K    K    K        K    K    K  K    K    K          K  K  K    K    K    K        K  K  K  K      K    K        K    K    K  K    K    M          K  K  K  K    K    M          K  K  K  K    K    M        K  K  K    K    K            K  K    K  K    K            K    K  K  K    K上拉电阻下拉电阻的总结===============================================================上拉电阻:、当TTL电路驱动COMS电路时如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为V)这时就需要在TTL的输出端接上拉电阻以提高输出高电平的值。、OC门电路必须加上拉电阻才能使用。、为加大输出引脚的驱动能力有的单片机管脚上也常使用上拉电阻。、在COMS芯片上为了防止静电造成损坏不用的管脚不能悬空一般接上拉电阻产生降低输入阻抗提供泄荷通路。、芯片的管脚加上拉电阻来提高输出电平从而提高芯片输入信号的噪声容限增强抗干扰能力。、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。、长线传输中电阻不匹配容易引起反射波干扰加上下拉电阻是电阻匹配有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:、从节约功耗及芯片的灌电流能力考虑应当足够大电阻大电流小。、从确保足够的驱动电流考虑应当足够小电阻小电流大。、对于高速电路过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在k到k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定主要需要考虑以下几个因素:.驱动能力与功耗的平衡。以上拉电阻为例一般地说上拉电阻越小驱动能力越强但功耗越大设计是应注意两者之间的均衡。.下级电路的驱动需求。同样以上拉电阻为例当输出高电平时开关管断开上拉电阻应适当选择以能够向下级电路提供足够的电流。.高低电平的设定。不同电路的高低电平的门槛电平会有不同电阻应适当设定以确保能输出正确的电平。以上拉电阻为例当输出低电平时开关管导通上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。.频率特性。以上拉电阻为例上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟电阻越大延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。OC门输出高电平时是一个高阻态其上拉电流要由上拉电阻来提供设输入端每端口不大于uA,设输出口驱动电流约uA标准工作电压是V输入口的高低电平门限为V(低于此值为低电平)V(高电平门限值)。选上拉电阻时:uAxK=即选大于K时输出端能下拉至V以下此为最小阻值再小就拉不下来了。如果输出口驱动电流较大则阻值可减小保证下拉时能低于V即可。当输出高电平时忽略管子的漏电流两输入口需uAuAxK=V即上拉电阻压降为V输出口可达到V此阻值为最大阻值再大就拉不到V了。选K可用。COMS门的可参考HC系列设计时管子的漏电流不可忽略IO口实际电流在不同电平下也是不同的上述仅仅是原理一句话概括为:输出高电平时要喂饱后面的输入口输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口高于低电平门限值就不可靠了)                                      在数字电路中不用的输入脚都要接固定电平通过k电阻接高电平或接地。电阻作用:l接电组就是为了防止输入端悬空l减弱外部电流对芯片产生的干扰l保护cmos内的保护二极管,一般电流不大于mAl上拉和下拉、限流l改变电平的电位常用在TTLCMOS匹配在引脚悬空时有确定的状态增加高电平输出时的驱动能力。、为OC门提供电流l那要看输出口驱动的是什么器件如果该器件需要高电压的话而输出口的输出电压又不够就需要加上拉电阻。l如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之l尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态防止直通!、定义:l上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!l上拉是对器件注入电流下拉是输出电流l弱强只是上拉电阻的阻值不同没有什么严格区分l对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。、为什么要使用拉电阻:l一般作单键触发使用时如果IC本身没有内接电阻为了使单键维持在不被触发的状态或是触发后回到原状态必须在IC外部另接一电阻。l数字电路有三种状态:高电平、低电平、和高阻状态有些应用场合不希望出现高阻状态可以通过上拉电阻或下拉电阻的方式使处于稳定状态具体视设计要求而定!l一般说的是IO端口有的可以设置有的不可以设置有的是内置有的是需要外接IO端口的输出类似与一个三极管的C当C接通过一个电阻和电源连接在一起的时候该电阻成为上C拉电阻也就是说如果该端口正常时为高电平C通过一个电阻和地连接在一起的时候该电阻称为下拉电阻使该端口平时为低电平作用吗:比如:当一个接有上拉电阻的端口设为输如状态时他的常态就为高电平用于检测低电平的输入。l上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流下拉电阻是用来吸收电流的也就是你同学说的灌电流有可商讨的地方。、长线传输中电阻不匹配容易引起反射波干扰加上下拉电阻是电阻匹配有效的抑制反射波干扰。  电阻串联才是实现阻抗匹配的好方法。通常线阻的数量级都在几十ohm如果加上下拉的话功耗太大。电阻串联和拉电阻都是阻抗匹配的方法只是使用范围不同依电路工作频率而定、当TTL电路驱动COMS电路时如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为V)这时就需要在TTL的输出端接上拉电阻以提高输出高电平的值。不建议采用这种方法。缺点有。TTL输出地电平时功耗大。TTL输出高电平时上拉电源可能会有电流灌到TTL电路的电源影响系统稳定性。、对于高速电路过大的上拉电阻可能边沿变平缓。应该不会。做输入时上拉电阻又不吸收电流。做输出时驱动电流为电路输出电流上拉通道输出电流。电阻的容性特征很小可忽略。  .下级电路的驱动需求。同样以上拉电阻为例当输出高电平时开关管断开上拉电阻应适当选择以能够向下级电路提供足够的电流。当输出高电平时开关管怎么回关断呢 CMOS电路的输出级基本上是推拉时。输出地电平时下面的MOSFET关断上面的导通。高电平时反过该条只适合OC电路欧姆电阻的作用(转载),在电路中没有任何功能只是在PCB上为了调试方便或兼容设计等原因。​,可以做跳线用如果某段线路不用直接不贴该电阻即可(不影响外观)。,在匹配电路参数不确定的时候以欧姆代替实际调试的时候确定参数再以具体数值的元件代替。,想测某部分电路的耗电流的时候可以去掉ohm电阻接上电流表这样方便测耗电流。,在布线时,如果实在布不过去了,也可以加一个欧的电阻。,在高频信号下充当电感或电容。(与外部电路特性有关)电感用主要是解决EMC问题。如地与地电源和ICPin间。,单点接地(指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。),熔丝作用单点接地只要是地最终都要接到一起然后入大地。如果不接在一起就是"浮地"存在压差容易积累电荷造成静电。地是参考电位所有电压都是参考地得出的地的标准要一致故各种地应短接在一起。人们认为大地能够吸收所有电荷始终维持稳定是最终的地参考点。虽然有些板子没有接大地但发电厂是接大地的板子上的电源最终还是会返回发电厂入地。如果把模拟地和数字地大面积直接相连会导致互相干扰。不短接又不妥理由如上有四种方法解决此问题:、用磁珠连接、用电容连接、用电感连接、用欧姆电阻连接。磁珠的等效电路相当于带阻限波器只对某个频点的噪声有显著抑制作用使用时需要预先估计噪点频率以便选用适当型号。对于频率不确定或无法预知的情况磁珠不合。磁珠的等效电路相当于带阻限波器只对某个频点的噪声有显著抑制作用使用时需要预先估计噪点频率以便选用适当型号。对于频率不确定或无法预知的情况磁珠不合。电容隔直通交造成浮地。电感体积大杂散参数多不稳定。欧电阻相当于很窄的电流通路能够有效地限制环路电流使噪声得到抑制。电阻在所有频带上都有衰减作用(欧电阻也有阻抗)这点比磁珠强。跨接时用于电流回路当分割电地平面后造成信号最短回流路径断裂此时信号回路不得不绕道形成很大的环路面积电场和磁场的影响就变强了容易干扰被干扰。在分割区上跨接欧电阻可以提供较短的回流路径减小干扰。配置电路一般产品上不要出现跳线和拨码开关。有时用户会乱动设置易引起误会为了减少维护费用应用欧电阻代替跳线等焊在板子。空置跳线在高频时相当于天线用贴片电阻效果好。其他用途布线时跨线调试测试用临时取代其他贴片器件作为温度补偿器件更多时候是出于EMC对策的需要。另外欧姆电阻比过孔的寄生电感小而且过孔还会影响地平面(因为要挖孔)。

职业精品

精彩专题

上传我的资料

热门资料

资料评价:

/ 12
所需积分:2 立即下载

意见
反馈

返回
顶部

Q