几种D触发器原理
课程作业
课程名称: 学 院: 专 业:
学 号: 姓 名: 手机号码:
任课老师:
D触发器的原理及集成电路设计分析
基本简介:
一、 基本要求
1. 有两个稳定的状态(0、1)，以
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
示存储内容。
2. 能够接收、保存和输出信号。
二、 现态和次态
1. 现态:触发器接收输入信号之前的状态
2. 次态:触发器接收输入信号之后的状态
三、 分类
1. 按电路结构和工作特点:基本、同步、边沿。
2. 按逻辑功能分:RS、JK、D 和 T(T? )。
3. 其他:TTL 和 CMOS，分立和集成。
1. 基本触发器
1.1 有与非门组成电路及符号
1.2 工作原理
与非门组成的基本 RS 触发器特性表
状态翻转过程需要一定的延迟时间: 如 1 ? 0，延迟时间为 tPHL; 0 ?
1，延迟时间为 tPLH 。由于实际中翻转延迟时间相对于脉冲
的宽度和周期很小，故可视为0
简化波形图:设触发器初始状态为0
1.3 现态、次态、特性表和特性方程
1) 现态和次态:
现态Qn:触发器接收输入信号之前的状态。
次态Qn，1:触发器接收输入信号之后的新状态。
2) 特性表和特性方程
特性表: 简化特性表
1.4 集成基本触发器
1) CMOS 集成基本触发器
1. 由与非门组成:CC4044
TG输出控制门
CMOS集成基本RS触发器CC4044
三态 RS 锁存触发器特性表: 特性方程:
当使能控制端信号EN=1时传 输门工作，EN=0时传输门被 禁止，输出端Q为高阻态。
1.5 TTL 集成基本触发器
1) 由与非门组成:
(a) (b)
74279、74LS279芯片中集成了两个(a)电路和两个(b)
电路共四个触
发单元。
2. 同步触发器
同步RS触发器:触发器的工作状态不仅受输入端(R,S)控制，而且还受
时钟脉冲(CP) 的控制。
CP : 等周期、等幅的脉冲串。
基本 RS 触发器:S-直接置位端;R-直接复位端。(不受CP 控制) 同
步触发器包括同步RS触发器和同步D触发器。
1) 电路组成
电路 曾用逻辑符号 国际逻辑符号
2) 工作原理
当CP=0时，S?R?1Qn?1?Qn
当CP=1时，S?CP?S?1?S R?
CP?R?1?R
该触发器与基本 RS 触发器功能相同
3) 特性表 特性方程
主要特点:
1.RS 之间有约束
2.时钟电平控制:CP=1期间接受输入信号;CP=0期间输出保持不变。(抗
干扰能力有所增强)
2.1. 同步 D 触发器
1) 电路组成及特性方程
S?D,R?D
Qn?1?S?RQn
?D?DQn?D
(CP=1期间有效)
简化电路:省掉反相器。
2) 主要特点
Qn?1?D)时钟电平控制，无约束问
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
;CP=1时跟随。(
下降沿到来时锁存 (Qn?1?Qn)
2.2. 集成同步D触发器
Q1) 电路组成 特性方程: n?1?S?RQn?D?DQn?D
2) TTL集成同步D触发器
两个或非门构成了基本的RS触发器，两个与门是R,S
的传输通道，
S受CP脉冲控制， ?D,R??G3、G4被锁存 当CP=0时与门
2.3. 边沿触发器
1) 边沿D触发器电路组成和逻辑符号
曾用符号 国际符号 电路组成
2) 工作原理
n?1(1)接收信号:CP=1主触发器接收输入信号Q 主触发器跟随D变化 M?D
(2)输出信号:CP=0主触发器保持不变;从触发器由CP到来之前的Qn
M
?D下降沿时刻有效
确定。Q n?1
2.4. 集成边沿D触发器
1) TTL边沿D触发器
符号 引出功能端
特性表
边沿D触发器主要特点CP的上升沿(正边沿)或下降(负边沿)触发抗干扰能力极强;只有置1和置0功能。
2) CMOS边沿D触发器
符号 引出功能端
1. 集成CMOS触发器的工作原理
CMOS主要是以双锁存器组成的主从D触发器和JK触发器。随着CMOS集成电路集成度与速度的不断提高,功耗成为制约CMOS集成电路发展的一个重要因素。为了降低功耗,出现了CMOS双边沿D触发器的研究。
2. CMOS触发器由锁存器组成
为此先讨论CMOS 锁存器的工作原理.CMOS 锁存器可以用CMOS 传输门和CMOS 两级反向器组成正反锁电路构成,如图(1)(2)所示.图中锁存器的输入信号,时钟(控制)信号和状态变量分别用D,CP, 和Q 表示.如图(1)(2)所示的锁存器的状态方程分别为
Q?DCP?CPQ?CP?QCP(1)(2)
图一锁存器两种电路图
图a时钟信号cp的下降沿(1到0)锁存
图b时钟信号cp的下降沿(0到1)锁存
由状态方程式(1)和式(2)可见,图1 (a)所示的锁存器在CP=1时接受输入信号D的值,在CP=0时锁存Q的值;图(b)所示的锁存器在CP=0时接受输入信号D的值,在CP=1时锁存Q的值。
但是它们在接受输入
信号D的值期间,要求D信号的值保持不变;否则,若D信号发生了变化,Q的电平也跟随D变化。
为了实现一次状态转换,常用的
方法
快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载
是将图1中的两个锁存器级联起来构成主从D触发器.图2所示出了CMOS D触发器的一种结构,其中
QM以图(b)所示电路做主触发器( ) ,以图(a)所示电路作从触发器
QS既Q,原图中(a), (b)中的反相器以或非门代替,以便插入异步( )
(直接)置位S和复位R端.显然,该触发器是一个上升沿触发的D触发器,其状态方程表示为Q=D(CP上升沿时刻有效) (3)
RD、 SD分别为异步置位和复位端均为低电平有效,不受CP控制。图中
图(2)具有异步置位复位功能的主从D触发器
CMO主从D触发器实质是使主触发器处于锁存状态时输出端与从触发器的输入端接通，而主触发器处于接受状态时,其输出端应与从触发器的输入端隔离
浙公网安备 33021202002483