关闭

关闭

关闭

封号提示

内容

首页 高斯滤波器的Verilog程序及仿真验证[试题]

高斯滤波器的Verilog程序及仿真验证[试题].doc

高斯滤波器的Verilog程序及仿真验证[试题]

等待另一个未来
2017-10-11 0人阅读 0 0 0 暂无简介 举报

简介:本文档为《高斯滤波器的Verilog程序及仿真验证[试题]doc》,可适用于人文社科领域

高斯滤波器的Verilog程序及仿真验证试题高斯滤波器的Verilog程序和仿真验证Verilog程序:modulegmsktop(CLK,clk,RST,RDY,dout)inputCLK主时钟信号KHzinputclkKHz时钟信号inputRSTinputNDoutputRDYoutput:doutwireND,RFDwire:sourcesentsourcesentsource(clk,RST,ND,RFD,source)gsfirgsfir(ND,RDY,CLK,RST,RFD,source,dout)endmodulemodulesentsource(clk,RST,ND,RFD,source)inputclkKHz时钟信号inputRST复位信号高电平有效inputRFDoutput:sourcebit基带信号,用bit表示outputNDreg:sourcereg:scodereg:numregNDalways(posedgeclk)beginif(RST)beginND<=source<='dnum<='bscode<='bendelseif(RFD)beginif(scodenum)beginsource<='hfffendelsebeginsource<='hendND<=num<=numendelseND<=endendmodule先生成一个kbps码率的源(带宽为KHz)码元编码成FFFH()发送码元编码成H()发送。利用SystemView制作一个采样频率为KHz的低通高斯滤波器把生成的阶滤波器系数做成coe文件(如IIRfilter的datasheet要求)加载到IPCore中生成所需低通滤波器。最后将码元通过高斯滤波器进行滤波。SystemView生成的高斯滤波器时域波形图:SystemView生成的高斯滤波器频域波形图:功能仿真波形如下。连续发送的码元为最后通过高斯滤波后得到的平滑的波形如下与原始码元型号一一对应。布局布线后仿真的波形如下。可以看到有明显的毛刺。

用户评价(0)

关闭

新课改视野下建构高中语文教学实验成果报告(32KB)

抱歉,积分不足下载失败,请稍后再试!

提示

试读已结束,如需要继续阅读或者下载,敬请购买!

评分:

/3

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部

举报
资料