数电课程设计
数字电子技术 课程设计 数字式秒
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
一.设计目的:
1、了解计时器主体电路的组成及工作原理;
2、熟悉集成电路及有关电子元器件的使用;
3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二.设计要求
1、设计并制作符合要求的电子秒表
2、秒表有四位七段LED显示器显示,显示分辨率为0.01s。 3、计时最大值为59点99秒。
5、通电调试。
三.设计提示
1、时基信号有多谐振荡器产生,经多级十进制分频后,得到0.01秒的脉冲信号。
2、计数器分别接成百进制,六十进制和二十四进制,对秒脉冲信号计数,再送入译码显示
电路。
3、清零、启动计时、暂停计时等控制功能可用按键实现。 四.设计思路
1、基本原理
数字式秒表是由时钟发生器、分频器、计数器、译码器、显示器和控制电路组成。由多谐振
荡器产生1KHZ的信号,然后经分频电路产生100HZ的信号,送入计数器计数,计数结果通过“秒”、 “毫秒”译码器显示时间。
(1) 时钟发生单元
时钟发生器用555定时器构成的多谐振荡器,555定时器是一种性能较好的时钟源,切构造简单,采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
因输出要求为1000HZ的,选择占空比为55%,可根据 T=(R1+2R2 )Cln2=0.001 Q=R1\(R1+R2)
可选择的电阻进行连接可在输出端3获得频率为1000HZ的矩形波信号,即T=0.001S的时
钟源,
+5V
84
R1
7
R26555
2
C1
15
C2
74ls138译码器的介绍
A0 A0 /Y0 Y0 A1 A1 /Y1 Y1
A2 /Y2 A2 Y2
/Y3 Y3
/Y4 Y4
/Y5 Y5 STA Y6 /Y6 /STB EN Y7 /Y7 /STC &
所示为集成3线—8线译码器CT74LS138的逻辑功能示意图,他的基本电路结构和下图所
示A 、B、C为二进制代码输入端;Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7为输出端,低电平有效。STA
STB、 STC 为三个选通控制器(使能端)。STA高电平有效,/STB和/STC为低电平有效。
由图可得EN=STA*//STB*//STC
其功能表如下:
输入 输出
STA /STB+/STC A2 A1 A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y51 /Y6 /Y7 X 1 X X X 1 1 1 1 1 1 1 0 X X X X 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 11 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0
当STA=0,或/STB+/STC=1时,EN=0,所有输出译码与非门被封锁,译码器不工作,输出
/Y7——/Y0都为高电平1.
当STA=1 且/STB+/STC=0时,EN=1,所有输出译码与非门解除封锁,译码器工作,输出低
电平有效。这时,译码器输出/Y7——/Y0由输入二进制代码决定,由表可写出74LS138的
输出逻辑函数。