[新版]罕见电视游戏机结构、任务道理及弊病考验

[新版]罕见电视游戏机结构、任务道理及弊病考验 常见电视游戏机结构、工作原理及故障检修 常见电视游戏机结构、工作原理及故障检修 潘 松 1991-12-27 基本配置 1、主机:尺寸为200×160×60毫米，内部装有电脑板的电视调制器板。 2、?、?号控制盒:两只控制盒分别供两名游戏者使用，都用电缆线与主机连接。 3、电源变换器:由于任天堂类游戏机主机内无电源装置，必须配用电源变换器将交流电变换成直流电，以提供机器电源。在我国使用的电源变换器是将220伏交流市电变换成10伏直流电。 4、高频电缆:是将电视游戏机主机与电视机天线插孔相连的专用高频电缆，用以传输游戏信号。 5、游戏节目卡:是存储不同游戏节目内容的存储器。 另外，还可以配置天线开关转换盒，使电视机的天线插孔能在外接电视天线与游戏机之间进行开关转换，可以避免从看电视节目转换到玩游戏机或者从玩游戏机转换到看电视节目时频繁的插拔高频电缆插头的操作，从而保护了电视的外接端子。 二、任天堂类电视游戏机的工作原理 (一)概 论 目前，国内流行的电视游戏机片号繁多，但主要的还是任天堂系列机，如台湾产“小天才”、“胜天”系列，香港产“海天使”、“智力宝”及国内生产的“小霸王”、“天马”、“宝吉星”、“创造者”等都属于任天堂系列。它们的基本结构及原理相同，所用集成电路也基本一致(少数机稍有区别)。 从电视游戏机系统框图可以看到，220交流电源分别供给显示器(电视机)和电源变换器，经变换降 压整流后的脉动电流经稳压器稳定在直流5V后，分送各有关电路。中央处理器和图像处理器对游戏节目卡中存储的程序和数据进行处理，输出视频信号(V)和音频信号(A)，经制式转换和射频调制后，送到显示器_电视机，再经一系列处理，还原为游戏图像与声音，中央处理器通过接口电路不断访问控制器，把各种控制指令读入中央处理器，使游戏按游戏者的意愿(控制信号)进行。 图像处理器、中央处理器和接口电路等，通常装在同一块印制电路板上，是游戏机的主要部分，叫做主机板、主板电路或电脑板。 系统还包括扩充功能的附件，如键盘、遥控器、天线发送器以及立体镜等。 (二)工作原理 任天堂类游戏机电路结构大致由主机(包括电脑板和调制器板)、控制盒和电 源变换器三部分组成。 1、主机工作原理 (1)电脑板原理 电脑板是游戏机的核心，除了节目卡外，由它构成了主机系统。从电脑板电路配置示意图可以看到，晶体振子X与Q2、Q3构成脉冲发生器，提供整个主机的基本时钟信号;U6、U7、U8、U3、U1以及节目卡的只读存贮器ROM组成处理器系统;U5、U4、U2、U4及节目卡中的另一片ROM组成了图像处理器。 ?中央处理器(CPU) 中央处理器，英文为“Central Processing Unit”，缩 写为“CPU”。在任天堂游戏机中央处理器的单元电路图中，IC1是8位NMOS CPU，它也是一种8位单片计算机，具有8位数据线D0,D7，直接挂在系统数据总线(DBUS)上;16位地址线A0,A15，由于中央处理器6527的地址总线为16位，故可以访问 2 16 =65536=64×1024=64K个存储单元。 图中IC2，74LS139是低功耗肖特基TTL的2线/4线译码器，内有两个机同的译码器。以1,7脚对应的译码器为例，其中:IG为充许(enable，或译“使能”)端;IA和IB为两条选择输入线;IYO, IY3为4条数据输出线。 图中IC3，RAM6116是16K(2K×8)CMDS静态随机存储器(RAM)，具有8条数据线D0,D7(或者说是输入/输出线，即I/O0,I/O7)，11条地址线A0,A10，其容量为2K×8(即16K)是说它有2048个存储单元，而每个单元中可存放8位二进制数。 中央处理器三条高位地址线A13、A14、A15和RDY(READY，准备就绪)信号加到2线/4线译码器IC2(74LS139或74HC139)的输入端，经译码后，从1Y0,1Y3、2Y0,2Y3输出低电平有效的时序信号。基中1Y0、1Y1和2Y3分别作为IC3，RAM6116之18脚;IC4PPU2538之13脚以及游戏卡卡座之44脚中ROM的选通信号。当RDY为高电平时，CPU对外部存储器进行读写运行。当A13,A15均为低电平时，1Y0为低电平，选通RAM。当A13为高电平;而A14、A15为低电平时，1Y1为低电平，选能PPU。当A15为高电平时，选通游戏卡中的只读存储器ROM。CPU的时钟信号来自晶振电路，由29脚CLOCK输入。控制信号INP0、INP1控制接口电路IC7、IC8，实现与外部电路的通讯。当INP0为低电平时，CPU与控制器?以及扩充插座通讯。当INP1为低电平时，CPU与控制器?以及扩充插座通讯。CPU之32脚IRQ、33脚NM1是扩充游戏卡中只读存储器ROM容量的控制信号。CLK10接到控制器和扩充插座，作为加载LOAD信号;CLK11、CLK12接到扩充插座之11和10脚，作为扩充游戏机功能的控制信号。CPU之3脚是系统复位端RES，当电路接通电源，内部拉高电阻对C1充电。起初3脚 为低电平，使CPU复位，随着充电进行，C1上的电压逐步上升到TTL的开门电平时，CPU开始工作。当按下复位RESET开关，3脚接地，CPU复位。CPU复位后进入初始工作状态，首先执行游戏卡中的游戏程序，不断处理与游戏节目有关的数据，把与图像有关的数据写入IC3RAM中的指定区域，同时把音频数字信号经内部D/A转换成模似信号，由1、2脚输出。两路信号经R1,RA相加，成为游戏伴音模拟音频信号。 ?图象处理器(PPU) 图象处理器，英文为“Peripheral Processing Unit”， 缩写为PPU，因为它在任天堂一类家用电视游戏机中，主要处理的是图象视频信号，所以叫做图象处理器或者视频处理器。从图象处理器的单元电路图中可以看到，它主要包括专用图象处理器IC4、视频随机存取存储器(VRAM)IC6以及地址锁存器IC5。 在这里，PPU是6528或6538，它有8条数据线D0,D7，挂在CPU数据总线(DBUS)上，PPU通过它们接收CPU和存储器的数据，交换信息。PPU有3条地址线A0,A2与CPU地址总线(ADD BUS)相连，接收CPU来的地址信号。它还有8条数据/地址复用线AD0,AD7与IC6(VRAM)和游戏卡中的VROM的8条数据总线相连，同时通过地址锁存器IC5把AD0,AD7上的低8位地址信号锁存到地址总线上，并与PPU(IC4)的PA8,PA12共同组成13位地址总线，用于对VRAM和VROM寻址。 IC5，74LS373(74HC373)是低功耗肖特基TTL8D锁存器，74H373是高速CMOS器件，功能与74LS373相同，两者可以互换。74LS373内有8个相同的D型(三态同相)锁存器，由两个控制端(11脚G或EN;1脚OUT、CONT、OE)控制。当OE接地时，若G为高电平，74LS373接收由PPU输出的地址信号;如果G为低电平，则将地址信号锁存。 当PPU对IC6(VRAM)和游戏卡中的VROM进行操作时，首先将低8位地址信号输出到AD0,AD7，然后由39脚ALE输出一个正脉冲。在ALE的下降边沿作用下，把地址信号锁存在IC5的输出端1Q,8Q;再从PA8,PA12输出高位地址信号，从AD0,AD7上交换数据。25脚PGSEL为低电平VROM的选通信号，由IC4(PPU)的25脚接至游戏卡座的56脚。如果PGSEL为低电平时，选通游戏卡中的VROM，PPU读取VROM中的图像数据;如果PGSEL为高电平时，VROM的数据线与PPU的数据线脱开，同时PGSEL经反相后变为低电平，选通IC6(VRAM)，对VRAM进行读写运行。24脚DMOE信号是IC6(VRAM)的输出功能(DE)信号，也是游戏卡中VROM的只读控制信号(由PPU之24脚到游戏卡卡座之17脚)，这就决定了VRAM和VROM只能单独与PPU通讯。 当CPU通过1Y1将低电平信号加在PPU的13脚CS时，PPU 被选通。CPU通过R/W信号控制PPU的1脚进行读/写运行。PPU处理接收到的信号，既产生显示器需要的行、场同步信号;又同时对VRAM、VROM进行读/写运行。先是按CPU的指令从游戏卡VROM中读出一幅图象的数据，并存放在VRAM指定的存储单元中。在电视扫描显示期间，PPU把VRAM中的一幅图象的数据读出，并进行变换、配色、重新编码，产生复合视频信号，从它的21脚输出。Q1(2SA937)把PPU输出的视频信号放大，并送到调制板。 ?接口电路 任天堂类游戏机的接口电路主要由IC7、IC8两片六总线驱动器74HC368组成。 74HC368是六反相三态缓冲/线驱动器，内有6个相同的高速CMOS反相器。每三个反相器共用一个控制端G，例如2,7脚间三个反相器的公共控制端为G1(1脚)。G1和G2为低电平有效。当G1=0时，三个反相器与普通反相器一样工作;当G1=1时，三个反相器的输出端Y1、Y2、Y3便处于悬浮即高阻状态。这就是所谓的三态反相器或驱动器，其特点是除了输出为1和0两种工作状态外，还有输出端为悬浮高阻的第三态。这种三态器件主要用于驱动总线。因为总线上常常接有多个器件，而且有些器件并非同时工作，通常在同一时刻只允许一个器件(例如一个开关或一个反相器)驱动总线。此时，不驱动总线的器件应“脱离”总线，而上述第三态便可实现自动脱离总线的目的。 进行游戏时，以控制盒、光电枪、键盘、遥控器、驱动器等发出的外部控制信号都将通过接口电路挂在CPU数据总线上。控制盒?和控制盒?分别通过主电路板上的插座?(CZ1)和?(CZ2)与接口电路相连，其它控制附件，如光电枪等，均经过扩充插座(CZ3)与接口电路相连。 进行游戏时，CPU的INP0为低电平，选通了IC7的F1,F4，CPU的CLK10分别通过CZ1的3脚和CZ2的3脚，向控制盒的?和?分别送去加载的(LOAD)信号;CPU的RDY经IC7_F3反相后送到控制盒?的2脚，于是控制盒?发出的串行控制信号(DATA，经IC7_F1反相驱动后加在CPU的数据线D0上，从而控制游戏画面。此时，CPU 的INP1为高电平，IC8的G1为高电平，IC8的F1,F4不能选通，控制盒?没有CLK信号，DATA数据与D0数据线脱离，因而控制盒?操作无效。当第一游戏者“游戏结束后”，CPU把INP1置于低电平，使控制盒?的DATA信号脱离D0数据线，而控制盒?的DATA信号挂在D0线。这样，控制盒?操作有效，控制盒?操作无效。这就是两人轮流玩游戏的情况。在一些两人同时游戏的节目中，两个控制盒控制同一画面的不同游戏主角，如《古巴战士》中两位战士同时加入战斗。这时，CPU分时访问两个控制盒，两人就可同时进行游戏。两个控制盒的分时传输就是由接口电路实现的。光电枪、键盘等的数据信号分别通过接口电路挂在D2、D3、D4数据线上。IC7的15脚G2接地，F5、F6作为一般反相驱动器使用。 从CPU电路输出的音频信号AUP通过一个1μF的电容器加在IC7_F6的输入端，通过IC7_F6、电阻R3组成的放大器放大后送到调制板。RM是集成电阻排，它是把若干只电阻封装在一起，这样缩小了体积，提高了可靠性，使装配更加方便。 ?时钟电路 中央处理器、图像处理器以及接口电路等都必须按照一定的时间顺序执行相关的控制指令，因此需要设置一个统一的时间 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 。这就是时钟电路。它实质上就是一个标准的脉冲发生器，通常又叫做时钟脉冲发生器。 任天堂类游戏机的时钟电路有两种形式。差异仅仅时时钟电路图A中的C1并联了五个微调电容C1，以便用于校准晶体振荡频率。早期的NTSC制主机板上多为这种电路。图中，Q1、TX、C1、C2等构成时钟脉冲发生器，产生的高频脉冲用作CPU和PPU的时钟。时钟脉冲的一路经C4到PPU的18脚;另一路经射极跟随器Q2及C5到CPU的29脚。高频永冲的频率由晶体振荡器TX决定，常见的有:21.47727MHZ、21.251465MHZ、以及26.601712MHZ三种，这是根据不同的机型，使用不同的CPU和PPU而定的。 从任天堂类主机板上三种不同时钟晶体振荡频率与CPU和PPU的配合框图中可以看到，图(a)为原装任天堂机，输出NTSC制式 视频信号;图(b)由于使用了直接输出PAL_D制式视频信号的PPU，所以CPU和PPU的时钟信号各自独立。有的游戏机主电路板上也是按这种 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 设计的，但 在安装时，却用了单一的时钟电路，也就是图(c)这种形式。 上述三种电路实际应用情况如下:图(a)中的电路是早期进入中国市场的机型。这种原装主机电路板质量较好，而且兼容性好，不择卡。缺点是输出信号是NTSC制式，在我国使用时，需要增加制式转换电路，既增加成本，又使维修更困难。图(b)是一种过渡形式，虽然也能直接输出PAL_D制式的信号，但由于CPU和PPU的时钟脉冲各自独立，在高频情况，极易相互干扰，造成图象质量不太理想。图(c)中的电路是一种最佳方案。这种方案，已被现在流行的仿任天堂红白机、小天才以及其兼容机种广泛采用。这种方案也有一些缺点:CPU和PPU大多是港台地区根据PAL_D制式的要求而重新设计制造的，因而