3D封装的发展动态与前景

3D封装的发展动态与前景 第6卷.第1期 Vol6. No. 1 电子与封装 ELECTRONICS&PACKAGING 总第33期 2OO6年1月 封0装:--组装与测试 3D封装的发展动态与前景 翁寿松 (尤锡市罗特电子有限公州,江苏尤锡214001) 摘要:3D封装是手机等便携式电子产品小型化和多功能化的必然产物.3D封装有 两种形式,芯 片堆叠和封装堆叠.文章介绍了芯片堆叠和封装堆叠的优缺点,关键技术,最新动 态和发展前景. 关键词:3D封装;芯片堆叠;封装堆叠;智能堆叠 中图分类号:TN305.94文献标识码:A文章编号:1681-1070(2006)01-08-04 TheDevelopmentalTrendsandProspectsfor3DPackaging WengShou—song (WuxiLuoTeElectronicCOWuxiJiangsu214001China) Abstract:The3Dpackagingisaninevitableoutcomeofsmall,-sizizeandmulti?-functionizef orthecellphones andotherportableelectronicproducts. The3Dpackagingcanbeachievedviachipstackingandpackagestacking. Inthispaper, themeritsanddemerits, thekeytechnology, therecentdevelopmentandthedevelopmental prospectsforchipstackingandpackagestackingareintroduced. Keywords:3Dpackaging;ChipStacking;PackageStacking:SmartStacking 1为何要开发3D封装 迄今为止,在Ic芯片领域,SoC(系统级芯片) 是最高级的芯片;在IC封装领域,SiP(系统级封装) 是最高级的封装.SiP涵盖SoC,SoC简化SiP.SiP 有多种定义和解释,其中一说是多芯片堆叠的3D封 装内系统集成(System-in一3DPackage),在芯片的正 方向上堆叠两片以上互连的裸芯片的封装,SIP是强润 封装内包含了某种系统的功能.3D封装仅强调在芯片 正方向上的多芯片堆叠,如今3D封装已从芯片堆叠发 展到封装堆叠,扩大了3D封装的内涵.(1)手机 是加速开发3D封装的主动力,手机已从低端(通话 和收发短信息)向高端(可拍照,电视,广播,MP3, 彩屏,和弦振声,蓝牙和游戏等)发展,并要求手机 收稿日期:2005—05—10 — 8一 体积小,重星轻且功能多.为此,高端手机用芯片 必须具有强大的存容量.2005年要求256Mb代码存 储,1Gb数据存储;2006年要求1Gb代码存储,2Gb 数据存储,于是诞生了芯片堆叠的封装(SDP),如 多芯片封装(MCP)和堆叠芯片尺寸封装(SCSP) 等;l1J(2)在2D封装中需要大量长程互连,导致 电路RC延迟的增加.为了提高信号传输速度,必须 降低RC延迟.可用3D封装的短程垂直互连来替代2D 封装的长程互连;(3)铜互连,低k介质层和CMP 已成为当今CMOS技术中的一项标准工艺.随着芯片 特征尺寸步入纳米尺度,对低k介质层要求越来越高, 希望采用纯低k(k<2.8)介质层.然而事与愿违, ITRS曾次(三个节点)延期向低k介质层的切换. 2003年底在Sematech联盟主办的一次研讨会卜,与 会者认为,为改良IC瓦连面进行的低k材料研究有可 第6卷第1期翁寿松:3D封装的发展动态t拍景 能接近某种实际极限,未来应更多注重改进设计及制 造低k介质层的能力,这 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 明实施SoC的难度.这 就是开发3D封装的=条理由.从此,3D封装如雨 后春笋般地蓬勃发展. 2芯片堆叠 手机已成为高密度存储器最强,最快的增长动 力,它正在取代PC成为高密度存储器的技术驱动, 在2008年手机用存储器有可能超过PC用存储器.用 于高端手机的高密度存储器要求体积小,容量大,势 必采取芯片堆叠.芯片堆叠的封装主要有两种,一 是MCP,二是SCSP.MCP涵盖SCSP,SCSP是MCP 的延伸,SCSP的芯片尺寸比MCP有更严格的规定. 通常MCP是多个存储器芷=片的堆叠,而SCSP是多个 存储器和逻辑器件芯片的堆叠. 2. 1芯片堆叠的优缺点 2004年3月Sematech预言,3D芯片堆叠技术将 会填补现行的CMOS技术与新奇技术(如碳纳米管技 术)之间的空白.芯片堆叠于1998年开始批量生产, 绝大多数为双芯片堆叠,如图1所示.到2004年 底ST微电子已推出堆叠9个芯片的MCP,MCP最具 经济效益的是4,5个芯片的堆叠.芯片堆叠的优缺 点,前景和关系如表1所示,表1给出了芯片堆叠_卜 封装堆叠的比较.于芯片堆叠在x和Y的2D片 向卜仍保持其原来的尺寸,并在z方向上其高度控制 在lmm左右,所以很受手机厂商的青睐.芯片堆叠 的主要缺点是堆叠中的某个芯片失效,整个芯片堆叠 就报废. ?曩??i— 图1双芯J{.堆叠的SCSP 2. 2芯片堆叠的关键技术 芯片堆叠的关键技术之一是圆片的减薄技术,目 前一般综合采用研磨,深反应离子刻蚀法(DRIE)和 化学机械抛光法(CMP)等T艺,通常减薄~ll/l,于50 m ,当今可减薄至10,15m,为确保电路的性能 和芯片的可靠性,业内人士认为品圆减薄的极限为20 m左右.表2给出对网片减薄的要求,即对圆片翘 曲和不平整度(即粗糙度)提的具体控制指标. 表1芯片堆叠与封装堆叠的比较 表2圆片减薄的要求 2. 3芯片堆叠的最新动态 至2005年2月底,芯片堆叠的最高水平是富士 通和英特尔,富上通内存芯片堆叠8个芯片,芯片厚 度25m,芯片尺寸为8mm×12mm,芯片堆叠封 装高度小于2.0mm.英特尔内存芯片堆叠6个芑:片, 芯片厚度50-75Ixm,芯片尺寸8mm×10mm/8mm× llmm,芯片堆叠封装高度小于1.0mm.2005年4月 ST微电子也推出堆叠8个芯片的MCP,芯片厚度4O ?m,芯片问"中介层"厚度4Om,芯片堆叠封 装高度为1.6mm.采用这种8个芯片堆叠的存储器, 使过去1Gb存储器占用的电路板现在能容纳1GB的存 储器.[]ST微电子还推出超薄窄节距双芯片堆叠的 UFBGA,封装高度仅0.8mm,采用BGAT艺处理只 有正常圆片厚度的1/4,金丝球焊高度也降至40m. 该公司通常的MCP是堆叠2~4个不同类型的存储器芯 片,如SRAM,闪存或DRAM.ST微电子千2004年 推出4片堆叠的LFBGA,其高度为1.6mm,2005年 将降至1.2ram,2006年再降至1.0mm.』MCP内 存在日本,韩国的手机,数码相机和便携式游戏机 中被广泛采用.如星电子向索尼便携式PlayStation 游戏机提供容量64Mb的双片堆叠MCP,它含256Mb NAND闪存和256MbDDRDRAM,还向索尼数码相 一 q 第6卷第1期电子与封装 机提供内存MCP,它含移动DRAM+NOR闪存,移 动DRAM+oneNAND闪存.国外已推出用于3G手机 的8个芯片堆叠的MCP,其尺寸为11mm×14mm× 1.4mm,总容量为3.2Gb,它含2片1GbNAND闪存, 2片256MbNOR闪存,2片256Mb移动DRAM,1片 128MbUtRAM和1片64MbUtRAM.参与芯片堆叠 技术的公司还有Matrix,Tezzaron和IrVineSensors等 公司.至2004年底Matrix已交付100万块3D封装的一 次性可编程非易失性存储器,采用0.15m工艺和 TSOP或MultiMediaCard封装,密度达64MB. Tezzaron采用0.18m_丁艺推出双片堆叠的3D封装. 2.4芯片堆叠的互连[2] 从图1可知,芯片间的互连是采用金丝球焊的方 式来完成的,这要求金丝球形成高度必须小于75m, 当多个芯片堆叠时,对金丝球焊的要求更高,即要求 金丝球焊的高度更低.IMEC,Fraunhofe-Berlin和富 士通等公司联合推出"聚合物中芯片"工艺,它不采 用金丝球焊,而采用硅垂直互连的直接芯片/网片堆 叠,将芯片减薄后嵌入到薄膜或聚合物基中,见图2. 它的关键技术是:?通孔,采用DRIE(深反应离子 刻蚀)制备硅孔,如采用SF6快速刻蚀硅,在多T艺 部的各向异性刻蚀过程中可使用C4F8钝化通孔侧 壁;?通孔填注,在300~C下用TEOSCVD淀积SiO2 绝缘层,然后淀积TjN/cu或TaN/Cu;?圆片与同片 或芯片与圆片之间精确对准,目前最好的对准精度为 ?1-2m,它限制了该技术的广泛应用;?网片与 圆片键合,可采用硅融熔法,聚合物键合法,直接 cu—Cu法或cu-sn共晶键合法等.网片与圆片堆叠技 术适用于多芯片数的圆片;芯片与圆片堆叠技术适用 于少芯片数的圆片,它要求先选出KGD,然后将KGD 粘合到基板圆片上. 图2"聚合物中芯片"技术 3封装堆叠f] 尽管芯片堆叠封装在超薄的空间内集成了更多的 一 10一 功能,甚至某个系统功能,但是在一些Ic内由于良 品率的影响和缺乏KGD,使封装Ic必须进行3D配置 下的预测试.为此,业界推出了在单一解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 内堆 叠预测试的封装,即封装堆叠,它可作为无线应用(如 手机,PDA等)的一个备选方案.封装堆叠的优缺 点及前景如表1所示.封装堆叠又称封装内的封装堆 叠,它有两种形式(见图3).一是PiP(Package— in-PackageStacking),PiP是一种在BAP(Basic AssemblyPackage,基础装配封装)上部堆叠经过完 全测试的内部堆叠模块(IsM,InSideStacked Module),以形成单CSP解决方案的3D封装.二 是PoP(Package-on—PackageStacking),它是一种 板安装过程中的3D封装,在其内部,经过完整测试 的封装如单芯片FBGA(窄节距网格焊球阵列)或堆 叠芯片FBGA被堆叠到另外一片单芯片FBGA(典型 的存储器芯片)或堆叠芯片FBGA(典型的基带或模 拟芯片)的上部.这样封装堆叠能堆叠来自不同供应 商的混合集成电路技术的芯片,允许在堆叠之前进行 预烧和检测. 曩曩焉胃(a) 图3封装堆叠的两种形式 (a)PiP:(b)POP 目前美国Amkor,新加坡STATSChipPAC等Ic 封装和测试厂商都能量产封装堆叠.如今CSP的封装 堆叠已研发出多种不同形式,如图4所示.当前PCB 板和封装转接板的布线限制规定为0.5mm或0.4mm, 它是CSP封装的最小实用间距,所以CSP封装的焊球 问距目前流行的是0.65mm和0.5mm.在封装堆叠中 需采用回流焊工艺,一般底部封装模盖的厚度必须小 于顾部堆叠封装焊接球支架的高度,为了获得尽可能 大的支架高度,选择CSP焊球间距的65%为实际焊球 的直径,见表3.在回流焊中,当焊剂掩模开口尺 寸是CSP焊球间距的1/2时,支架高度经封装堆叠后 的高度如表3最后一排所示. 最近Amkor公司推出两种新型CSP封装堆叠,见 图5,一是与传统塑封BGA相似,采用100m厚 的芯片和超低环氧线焊.0.5mm间距CSP使用标准的 0. 3mm焊球直径,假定模盖厚度为0.27mm和4个芯 第6卷第1期翁寿松:3D封装的发展动态前景 ?==高 csP,~叠芯片 \i./SiP,3~ 顶部 底部 /个\ —鼻=; 无腔体CSP广——_l1 ??,Ill___— 倒装芯片CSP -?|量? 腔体CSP 图4CSP封装堆叠的几种不同形式 表3目前流引的CSP焊球间距 片堆叠,则在PCB板上安装后的总封装高度为 0.8mm,在它的上面还可堆叠一个焊球直径为 O.42mm,间距为O.65ram的CSP.二是在衬底中央 有一个空腔,芯片放置在空腔中,使用0.2ram厚的模 盖,假定两个芯片堆叠厚度为O.2ram,最后总高度为 O.65mm.在它上面可堆叠一个焊球直径为O.33ram, 间距为0.Smm的CSP.这两种封装的顶部表面沿着模 成型区都有铜的焊盘,供顶部堆叠另一个封装,见图5 的右侧.这两种CSP封装堆叠都已通过耐潮湿测试 (MRT)和封装可靠性测试. 4智能堆叠 2004年12月日本初创公司Zycube准备采用一种 智能堆叠(Smart—Stacking)技术创建3D电路,2005 年下半年着手制造,2007年推出商用产品.…这 种智能堆叠技术将采用垂直通孔填埋_[艺,以提高芯 片间的连接数目,允许并行操作以改进性能.这种方 法可避免SoC大量内部连线,减小传输延迟和降低功 耗,还可把si芯片与化合物半导体芯片融合成单个器 件.基于Smart—stack技术的Ic采用KGD芯片或圆片, 可以是任何si芯片或化合物半导体芯片,包括处理 器,存储器,传感器,模拟IC和RF芯片都可被堆叠, 通过垂直填埋内连实现电连接. 目前全球主要Ic厂商,大学,研究所和初创公司 都在加紧研究3D集成技术,3D封装技术,如RPI,恩 霍夫一慕尼黑,日本ASET(超级电子技术协会),日 本东北大学,IBM,英飞凌,东芝,北卡罗纳州微电 子中心,MCI-RDI和Tczzaron等,他们着重研究圆片 与圆片,芯片与圆片,芯片与芯片的堆叠,键合,通孑L 和互连等课题.3D封装是手机等便携式电子产品小型 化和多功能化的必然产物,它将在该领域中大显身手. 参考文献: [1]翁寿松.超薄叠层芯片尺寸封装(uT—SCSP)[J]. 电子与封装.2005,5(1):11,12 [2]PhilipGarrou.未来IC向垂直互连方向发展[J_』.半 导体国际(中文版),2005,1(3):36,39 [3]AkitoYoshida等.3D封装使得新型可堆叠的芯片级封 装成为可能[J].半导体国际(中文版),2005,1 (3):32,35 [4]ST在多片封装内组装8个芯片[EB/OL].电子产品 世界网,2005,4,27 [5]潘九堂.2005年闪存需求仍小幅上升,NAND和NOR型 闪存有融合趋势[EB/OL].电子:[程专辑网,2005,3,7 [6]智能堆栈技术[EB/OL].电子 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 专辑网,2004, 12.7 毫