基于VHDL的编码器和译码器的
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
摘 要: VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写,意思是超高速集成电路硬件描述语言。以MAX+plusII软件工具为开发环境,以可编程逻辑器件为实验载体,实现源代码编程和仿真功能。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件,本课程设计采用VHDL设计编码和译码器。编码器由8线-3线优先编码器作为实例代表,译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿真和
分析
定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析
等。设计的系统结构简单,使用方便,具有一定的应用价值。
关键词: VHDL;MAX+plusII;编码器;译码器
Encoder and decoder design based on VHDL
Abstract: VHDL is the Very High Speed Integrated Circuit Hardware Description Language acronym, meaning high speed integrated circuit hardware description language.MAX+plusII software as tools for the development of the environment,programmable logic devices in experimental carrier,the realiztion of the source code programming and simulation. The paper proposes a method for encoder and decoder based on the VHDL language.Encoder and decoder is a basic computer circuit devices.This Curriculum design by VHDL design encoder and decoder.Encoders from 8 - 3 priority encoder for example,and decoder includes 3 - 8 decoder and the 2 - 4 examples of the two decoder modules.And then to program, the timing simulation and analysis.Curriculum design, simple system structure, easy to use and has a value.
Keyword: VHDL; MAX+plusII; Encoder; Decoder
目 录
1 引 言 1
1.1 设计的目的 1
1.2 设计的内容 1
2 MAX+plusII及VHDL简介 3
2.1 MAX+plusII 基本介绍 3
2.1.1 MAX+plusII的概念 3
2.1.2 使用MAX+plusII设计的特点 3
2.2 硬件描述语言——VHDL 3
2.2.1 VHDL的简介 3
2.2.2 VHDL语言的特点 4
2.2.3 VHDL的设计流程 4
3 设计实现 6
3.1编码器 6
3.1.1 8线-3线优先编码器的工作原理 6
3.1.2 8线-3线优先编码器的设计 7
3.2译码器 8
3.2.1 译码器的工作原理 8
3.2.2 3线-8线译码器的设计 10
3.2.3 2线-4线译码器的设计 11
4 系统仿真与时序分析 12
4.1 8线-3线优先编码器仿真及时序分析 12
4.2 3线-8线译码器仿真及时序分析 13
4.3 2线-4线译码器仿真及时序分析 14
5 结束语 15
致谢 16
参考文献 17
附 录 18
1 引 言
随着社会的发展,科学技术也在不断的进步。计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。计算机电路是计算机的重要组成部分,了解计算机电路的知识是促进计算机的发展的先决条件。同时,由于人们在实践中遇到的逻辑问
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
层出不穷,因而解决这些逻辑问题而设计的逻辑电路也不胜枚举。然而我们发现,其中有些逻辑电路经常、大量地出现在各种数字系统当中。其中编码器和译码器是计算机电路中的基本器件,对它们的了解可以为以后的进一步深化研究打下一个良好的基础。
在硬件电子电路设计领域中,MAX+plusII[1]工具已成为主要的设计手段,而VHDL语言则是EDA的关键技术之一。VHDL语言具有强大的语言结构,可用明确的代码描述复杂的控制逻辑设计,并且具有多层次的设计描述功能,支持设计库和可重复使用的元件的生成。近十几年来,EDA技术获得飞速发展。它以计算机为平台,根据硬件描述语言VHDL,自动地完成逻辑编辑、化简分割、综合及优化,布局布线,仿真直至对特定目标芯片的适配编译,逻辑映射和编程下载等工作。在本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。
1.1 设计的目的
本次设计的目的就是通过实践掌握计算机组成原理的分析方法和设计方法,了解EDA技术并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导,通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识和基本单元电路的综合设计应用。通过对基于VHDL的编码器和译码器[2]的设计,巩固和综合运用所学知识,提高IC设计能力,提高分析、解决计算机技术实际问题的独立工作能力。
1.2 设计的内容
本设计主要是基于VHDL语言,使用MAX+plusII对各模块进行仿真和分析,完成基带信号在信道中的传输。主要内容包括:
(1)熟悉编码器、译码器的工作原理,合理利用各种软硬件资源。本设计编码器由8线-3线优先编码器作为实例代表,而译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。
(2)基于VHDL硬件描述语言的建模和程序设计[3],介绍编码器和译码器的设计流程、程序编译及仿真。
2 MAX+plusII及VHDL简介
2.1 MAX+plusII 基本介绍
2.1.1 MAX+plusII的概念
ALTERA公司的MAX+plusII是其中较常被使用的EDA开发环境,它操作方便、功能强大,提供了原理图输入和VHDL语言输入功能,在环境中可以完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA/CPLD芯片编程等功能[4]。
MAX+plusII支持下列FPGA/CPLD器件的编程:
FPGA器件包括ACEX1K系列、FLEX系列[5];
CPLD器件MAX系列。
2.1.2 使用MAX+plusII设计的特点
采用可编程器件,通过设计芯片来实现系统功能。采用硬件描述语言作为设计输入和库(LibraLy)的引入,由设计者定义器件的内部逻辑和管脚,将原来由电路板设计完成的大部分工作故在芯片的设计中进行。由于管脚定义的灵活性,大大减轻了电路图设计和电路板设计的工作量和难度,有效增强了设计的灵活性,提高了工作效率。并且可减少芯片的数量,缩小系统体积,降低能源消耗,提高了系统的性能和可靠性。能全方位地利用计算机自动设计、仿真和调试。
2.2 硬件描述语言——VHDL
2.2.1 VHDL的简介
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。但是,由于它在一定程度上满足了当时的设计需求,于是他在1987年成为A I/IEEE的
标准
excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载
(IEEE STD 1076-1987)。1993年更进一步修订,变得更加完备,成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前,大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL的英文全写是:VHSIC(Very High eed Integrated Circuit)Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。
2.2.2 VHDL语言的特点
VHDL是一种用普通文本形式设计数字系统的硬件描述语言,主要用于描述数字系统的结构、行为、功能和接口,可以在任何文字处理软件环境中编辑。除了含有许多具有硬件特征的语句外,其形式、描述风格及语法十分类似于计算机高级语言。VHDL程序将一项
工程
路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理
设计项目(或称设计实体)分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可视部分,这种将设计项目分成内、外两个部分的概念是硬件描述语言(HDL)的基本特征。当一个设计项目定义了外部界面(端口),在其内部设计完成后,其他的设计就可以利用外部端口直接调用这个项目。VHDL的主要特点如下:
1. 作为HDL的第一个国际标准,VHDL具有很强的可移植性。
2. 具有丰富的模拟仿真语句和库函数,随时可对设计进行仿真模拟,因而能将设计中的错误消除在电路系统装配之前,在设计早期就能检查设计系统功能的可行性,有很强的预测能力。
3. VHDL有良好的可读性,接近高级语言,容易理解。