谢强电子钟

谢强电子钟 华 北 电 力 大 学 实 验 报 告 华北电力大学 | | 实验名称 EDA设计—电子钟的设计 课程名称 电工电子实习 | | 专业班级: 计科0802 学生姓名:谢强 学 号: 200809010220 成 绩: 指导教师: 实验日期: 2010.11.28 华 北 电 力 大 学 实 验 报 告 一、设计摘要, 利用QuartusII软件设计一个电子钟，并下载到到实验系统中进行硬件仿真，完成从00:00:00到23:59:59的动态显示计时功能，并且在控制电路的作用下还具备清零、校时、校分以及报时功能。 二(实验目的: 1.训练综合运用学过的数字电子、可编程逻辑器件等基本知识，培养独立设计比较复杂的数字逻辑的能力。 2.通过课程设计，力争掌握使用EDA(电子设计自动化)工具设计数字逻辑的 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 ，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程，为以后进行工程实际问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 的研究打下设计基础。 3.初步掌握数字系统的分析设计方法。 三(实验要求: 1.实验的基本要求 设计一个数字计时器，可以完成从00:00:00到23:59:59的计时功能。同时还具有清零、校时、校分功能。并下载到实验箱上由六个七段LED数码管实现上述功能。 (1)F10是系统的清零开关。按下F10时时钟的时分秒全部清零。 (3)F11是系统的校分开关。按下F11时可以校分。 (4)F12是系统的校时开关。按下F12时可以校时。 2.设计提高部分 实现整点报时功能。当时钟计到59分50秒的时候开始报时。 四、实验原理及内容。 电子时钟的基本框图: 实验原理: 华 北 电 力 大 学 实 验 报 告 时钟的秒位计数器需要1Hz的信号触发它计数， 数字钟的计时周期是24小时，应由模60的秒计数器(秒的个位计数用十进制计数器74160计数，秒的十位计数用74160设计六进制计数)，模60的分计数器(分的个位由十进制计数器计数，由秒十位计数器的进位信号触发计数;分的十位由六进制计数器计数，由分个位计数器的进位信号触发计数)，模24的时计数器(时个位由十进制计数器计数，由分十位计数器的进位信号触发计数，时十位由十进制计数器计数，由时个位计数器的进位信号触发计数)组成。每一个计数器都有一个同步的脉冲信号。 校时电路的设计采用开关控制直接用脉冲对时和分进行校准。清零电路的设计是当输入清零信号有效时，每一位计数器的时钟输入端实现同步清零的功能。报时功能的设计是在XX:59:50的时候蜂鸣器开始响铃，持续发出10秒的蜂鸣，报时十秒后(即XX:00:00时)状态改变，秒到60向分进位，分达到60向小时进位，同时秒和分清零。报时完成。上述功能都是利用了门电路进行设计完成的。 实验内容: 1秒计数器:将两片74160接成60进制计数器。个位用一个74160计数器来计时。秒个位计数器的进位输出可以触发秒十位计数，秒的十位用74160的反馈清零法制成模六的计数器，也就是当74160计数到“5”时，反馈回路将74160的计数状态又清除成“0”，这就实现了模六的计数功能，同时反馈回路上的信号也提供模六计数器的进位信号，即秒十位向分个位的进位信号。 2分计数器:和秒计数器类似，将两片74160接成60进制计数器。分个位的十进制由74160设计，它由秒十位的进位信号触发计数，而分十位也是由74160经反馈清零法设 华 北 电 力 大 学 实 验 报 告 计成的模六的计数器计数，它由分个位计数器的进位信号触发计数，分十位计数器本身的进位信号触发时个位计数器计数。 3时计数器:将两片74160接成24进制计数器。时个位的十进制由74160设计，它由分十位的进位信号触发计数，而时十位同样是74160计数器设计，为实现24小时制，用与非门把23的状态和分十位的进位信号连接在一起产生一个0信号进行清零。 华 北 电 力 大 学 实 验 报 告 4清零电路:当输入清零信号有效时，每一位计数器的时钟输入端实现同步清零的功能。清零功能的实现需要巧妙的解决好每一个计数器上时钟同步的问题，是巧妙的用到与门、或门和非门的基本特性实现的。 5校准电路:利用与门、或门和非门的基本特性，实现时分、时位上的校时功能。 6报时电路:可利用与门非门与非门的基本特性设计完成产生一个高电平送给蜂鸣器。 7保护电路:是为了消除独立扩展下载板上的芯片因某些管脚没有分配，管脚状态不定而引起的灌电流使芯片发热而损坏的情况。 华 北 电 力 大 学 实 验 报 告 74244保护电路 8选通电路:由于是静态显示，因此同时选通6个数码管 选通6个数码管 五所用仪器、设备 设计工作建立在硬件和软件两个平台的基础上。硬件平台是实验室提供的MCU/CPLD开发实验仪。实验仪上的可编程逻辑器件可保证在一片芯片上设计出题目要求的数字电路。软件平台是ALTERA公司的QUARTUS ?。 华 北 电 力 大 学 实 验 报 告 六、实验方法与步骤 按照Quartus II软件的设计过程设计 设计编译 在完成电路设计后，选择Quartus II的编译按钮对文件进行编译，如果出现错误， 可根据编译报告中的提示对电路图进行修改直至编译正确。 设计仿真 建立仿真波形文件 本实验的波形图如下图所示 华 北 电 力 大 学 实 验 报 告 设计下载 设置引脚:将其输入输出信号锁定在芯片确定的引脚上，编译后下载。 设置好的pins如下图所示 华 北 电 力 大 学 实 验 报 告 用导线对试验箱上需要连接的管脚连接好。通过ByteBlaster 并口下载电缆将电脑和试验箱连接好，打开电源。 在菜单Tool中选择Programmer，在弹出的编程窗中在Mode栏中选择JTAG模式。单击下载标符Start按钮，即进入对目标器件FPGA的配置下载操作软件下载成功后，测试已完成电路是否符合设计要求。 七、实验结果: 实现了基本的电子数字时钟功能，可以校时和校分，并实现了整点报时功能以及复位功能。 八,实验体会和心得, 这次EDA电子时钟设计历时两个星期，在整整两个星期的日子里，可以说是苦多于甜，但是可以学的到很多很多的东西，不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次设计，让我对 EDA有了了解，让我对它有了浓厚的兴趣。特别是当编译成功出波形和下载连到实验箱上开始计数时，心里特别的开心。但是在设计电路时，遇到了不少问题，开始时我的思路是用74LS163设计异步时序电路，可是那样电路编译就出现了12个错误，后来实在没办法改正，因此换了一种思路，改用74160用同步时序电路来设计电路，最后编译成功，，心里终于舒了一口气。在波形仿真时，也遇到了一点困难,想要的结果不能在波形上得到正确的显示:在设定输 华 北 电 力 大 学 实 验 报 告 入的时钟信号后，数字秒表开始计数，但是始终看不到秒和小时的循环计数。后来，在数十次的调试之后，才发现是因为输入的时钟信号对于器件的延迟时间来说太短了。经过屡次调试，终于找到了比较合适的输入数值。另外，Endtime的值需要设置的长一点:500us左右，这样就可以观察到完整的仿真结果。 其次，在连接各个模块的时候一定要注意各个输入、输出引脚的线宽，因为每个线宽是不一样的，只要让各个线宽互相匹配，才能得出正确的结果，否则，出现任何一点小的误差就会导致整个文件系统的编译出现错误提示，在器件的选择上也有一定的技巧，只有选择了合适当前电路所适合的器件，编译才能得到完满成功。 通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。 总的来说，这次设计的数字秒表还是比较成功的，在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于游逆而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。最后，对给过我帮助的所有同学和各位指导老师再次表示忠心的感谢～