【word】 基于单电子晶体管的动态全加器电路设计

【word】 基于单电子晶体管的动态全加器电路 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 基于单电子晶体管的动态全加器电路设计 第39卷第3期 2009年6月 微电子学 Mfcroelectronics VoI.39,No.3 J吡2009 基于单电子晶体管的动态全加器电路设计 吴刚,蔡理,李芹 (空军工程大学理学院,西安710051) 摘要:基于单电子晶体管的特性,运用CMOS动态电路的设计思想,提出了一种基于单电 子晶体管的全加器动态电路,利用SPICE对设计的电路进行了仿真验证,分析了电荷分享问题. 相对于静态互补逻辑电路的设计方法,基于单电子晶体管的动态逻辑电路不仅克服了单电子晶体 管固有的电压增益低的缺点,而且器件数目也大幅减少.多栅SET的使用可以减少电荷分享问题 对动态电路的影响. 关键词:单电子晶体管;动态逻辑电路;全加器 中图分类号:TN702文献标识码:A文章编 码:1004—3365(2009)03—0405—05 ADynamicFullAdderCircuitBasedonSingleElectronTransistors WUGang,CAILi,LIQin (TheScienceInstitute,AirForceEngineeringUniversity,Xi’an710051,P.R. China) Abstract:BasedontheVcharacteristicsofsingleelectrontransistor(SET)andthedesignconceptofdynamic circuit,adynamicfulladdercircuitwasproposedusingmulti-gatesingle-electrontransistors.Thecircuitwassimu— latedwithSPICEforverification,andtheproblemofchargesharingwasanalysed.Withthisdynamiclogiccircuit basedonSET,thedisadvantageoflowgain,whichisinherenttoSET,couldbeovercome,andthenumberofde— vicescouldalsobegreatlyreduced,comparedwiththestaticfulladder.Theuseofmulti-gateSETcanalleviatethe effectofchargesharing. Keywords:Singleelectrontransistor;Dynamiclogiccircuit;Fulladder EEACC:2570A 1引言 单电子晶体管(SET)是一种新型的纳电子器 件,相对于传统晶体管通过控制千万以上的成群电 子的集体运动来实现开关,振荡和放大等功能的工 作机理,SET只要通过一个电子或极少数电子即可 实现特定的功能.随着集成电路集成度的大幅度提 高,功耗问题越来越成为集成度进一步提高的瓶颈 之一.SET具有低功耗,高集成等优点,因此,SET 可以大幅减少集成电路的功耗,并大大提高集成度, 被认为是下一代主要的电子器件之一[1]. 基于SET的数字电路设计一直是单电子晶体 管研究领域内的一个热点[2].与CMOS器件相 似,SET同样具有栅源电压控制漏源电流的特性, 因此,CMOS逻辑电路的设计思想同样适用于SET 的逻辑电路设计,如静态互补CMOS逻辑电路的设 计思想.但SET也有一些固有缺陷,如电压增益 低.因此,在进行基于单电子晶体管的数字电路设 计中,如何利用其优点,同时尽量避免其缺点,已成 为一个亟待解决的问题.问题的关键就在于逻辑电 路的设计方法.相对于静态互补的逻辑电路设计思 想,动态电路可以克服单SET电压增益低的缺点, 因此更适合基于SET的数字电路设计[5’6]. 本文利用动态逻辑电路的设计思想,提出了一 种基于单电子晶体管的全加器的动态电路结构,并 对设计的电路进行了仿真验证. 收稿日期:2008—08—18;定稿日期:2008一II一12 基金项目:陕西省自然科学基础研究 计划 项目进度计划表范例计划下载计划下载计划下载课程教学计划下载 基金资助项目(2oO5F2O) 406吴刚等:基于单电子晶体管的动态全加器电路设计2009正 2单电子晶体管的V特性 SET由源极,漏极,与源漏极耦合的量子点 (岛),两个隧穿结,以及用来调节量子点化学势,即 控制量子点中电子数,的栅极组成.如果考虑衬底 偏置,单电子晶体管可以等效为一个四端元件[1],如 图l(a)所示.图1中,和Cs为隧穿结电容,RD 和Rs隧穿结电阻,C和G为栅极电容,和 为栅极电压,V璐为偏置电压. 盘 , o—l (a)SET示意图 一 0: (b)SET的特性 图1SET及其FV特性 Fig.1SETandits/-Vcharacteristics 库仑振荡是SET的基本特性之一[2],即固定源 漏极偏压,SET的源漏隧穿电流将随栅极偏压 的变化而变化.当量子点中的电子数较大或量子点 中的能级效应可忽略时,电流的振荡为周期性的库 仑振荡,如图1(b)所示.在小的源漏极偏压下, SET随栅极偏压逐渐增大或减小而交替导通,截止 (单电子开关现象),即SET具有与MOS管相似的 栅极电压控制源漏电流的特性.基于SET的数字 电路设计主要是利用SET的这种特性[2]. SET另一个非常重要的特性是SET可以具有 多个栅极[7].多栅SET的各栅极电压通过栅极电 容耦合到SET的量子点(岛)上.对于具有N个栅 极输入电压的多栅SET,其漏源电流(, 2….)由决定: N Ins(1,2…,/r..)一厂(C/P) i (1) 其中,G是第i个栅极电容;CV/e为第i个 N. 栅极上的电子数,当?c为整数时,因为库e N. 仑阻塞效应,漏源电流最小;当?c为 (2/一1)/2(/为整数)时,因为库仑阻塞效应消失,产 生穿过SET的漏源电流.从(1)式可知,多栅SET N. 的漏源电流I由?CV决定.一了e 假设所有的栅极电容都为C0,则每一个大小为 e/2Co的栅极电压都会控制漏源电流,使SET由导 通状态转换为截止状态,反之亦然.因此,假设e/2 C0为高电平电压,0为低电平电压,则当多栅SET 有偶数个高电平输入时,漏源电流为0,即”0”状态; 反之,当多栅SET有奇数个高电平输入时,SET有 漏源电流通过,即”1”状态.对于双栅SET,如果将 其中一个栅作为相位控制端,则一个SET通过施加 不同的控制电压,即可实现具有互补特性的N_SET 和P-SET.对于多栅SET,一个SET即可实现多 输人异或门. 3动态全加器电路设计 3.1单电子晶体管动态电路设计思想 动态电路运用时钟和电容的电荷存储特性实现 逻辑操作,其信号值是暂时存放在高阻抗结点电容 上的.基于SET的动态逻辑电路如图2所示. CLK Input Input 图2SET动态逻辑电路示意图 Fig.2Schematicsofdy~miclogiccircuitbasedonSET 第3期吴刚等:基于单电子晶体管的动态全加器电路设计407 图2中,基于SET的动态电路由两部分组成, 上拉器件和逻辑树,逻辑树组成下拉网络.上拉器 件为一个N_SET,作用是控制电路的工作.逻辑功 能由在输出结点out和地之间的SET逻辑树(SET LogicTree,SLT)决定.例如,两个串联的N—SET 可以实现”与”操作,两个并联的N—SET可以实现 “或”操作.因此,理论上,逻辑树可以实现任意逻辑 操作.在逻辑操作方面,SLT与静态互补SET逻 辑结构相似,但SLT只由N—SET组成,由于SLT 没有上拉器件,因此动态电路的输出可以实现从0 到供给电压的全幅摆输出.SET动态电路中,供给 电压应小于栅极输入电压,以保证SET中没有漏 电流. SET动态电路由时钟信号CLK在每个周期定 义为两个不同的工作模式:预充电模式和求值模式, 如图3所示. O 图3SET动态电路工作模式 Fig.3OperationalmodeofSETdynamiccircuit 当CLK一1时,N—SET导通,电路处于预充电 模式.这时,在DD与输出之间建立了一条导电通 路,使CL充电到=Vw.需要注意的是,此时 的逻辑输入需保证输出结点与地之间没有直流通 路,即相当于一个断开的开关. 当时钟过渡到CLK—O时,电路处于求值模式, N_SET截止,输入控制SLT逻辑阵列的切换.如 果在输人的控制下SLT的作用像一个闭合的开关, 那么Cf|可以通过SLT放电,最终使一0,对应 于逻辑”0”;如果输入使SLT如同一个断开的开关, 则保持上的电荷,即一,对应于逻辑 “1,,. 3.2单电子晶体管动态全加器电路设计 全加器可分为”全加和”电路和”进位”电路两个 分支电路.”全加和”电路和”进位”电路的逻辑表达 式分别为: S—A?B?C1一 (AoB)1+(A+B)1(2) Ci===AB+BfC1+AC1一 (A0B)1+AB(3) 基于SET的动态全加器电路如图4所示.图 4(a)为”全加和”动态电路;图4(b)为”进位”动态电 路,分别执行”全加和”与”进位”的逻辑操作,虚线框 内的电路为SLT. C Stun (a)”全加和”动态电路 (a)Dynamic”fulladd-sum”circuit (b)”进位”动态电路 (b)Dynamic”carry’’circuit 图4全加器动态电路 Fig.4IMnamicfulladdercircuit 图4(a)中,根据文献[7]提出的多栅SET,可以 实现多输入异或门的特性,”全加和”电路的SLT仅 由一个三栅SET组成.图4(b)中,SLT由4个 SET组成,左边两个串联的SET实现(A?B) G一逻辑功能,右边两个SET实现A.B逻辑功能, 左边两个SET与右边两个SET的并联即实现”进 408吴刚等:基于单电子晶体管的动态全加器电路设计2009拄 位”逻辑功能.需要注意的是,在求值阶段,当全加 器的三个逻辑输人使S或C为逻辑”1”时,”全加 和”与”进位”电路的SLT处于导通状态,则可以 通过SLT放电,最终使一0,输出为低电平”0”, 即基于SET的动态全加器是低电平有效. 从图4可看出,基于SET的动态加法器电路的 SLT部分仅仅使用了5个器件,而传统的MOS器 件则需14个器件.这主要是因为,与传统M0S器 件相比,SET由于具有多栅功能,一个SET即可实 现多输人异或门,而传统MOS器件则需要很多器 件.基于SET的动态全加器电路的另一个优点是, 由于一个三输入的SET即可实现一个”全加和”电 路,避免了传统MOS器件中由串联器件之间的结 点寄生电容导致的电荷分享问题. 4动态全加器的仿真与分析 在动态全加器电路的仿真模拟中,SET采用 Mahapatra,Ionescu和Banerjee等人提出的改进型 MIB模型[8].器件的参数设置如下:栅极电容CG一 1aF,源极电容Cs一1aF,漏极电容CD一1aF,隧穿 电阻RD一1MQ,Rs===1MQ,工作温度T一10K,负 载电容CL:=:0.01aF.利用电路仿真软件SPICE, 对全加器的8种输人情况进行了仿真.仿真结果表 明,基于SET的动态全加器符合加法器的真值表. 图5示出A一1,B=0,Ci一一O时的仿真结果. lOl520 t/ms 图5基于SET的动态全加器仿真结果 Fig.5Simulationresultofthedynamicfulladder circuitbasedonSET 在预充电阶段,时钟处于高电平,N_SET管导 通,CL充电到,控制输入使输出结点与地之间 没有直流通路;在求值阶段,时钟处于低电平,N_ SET管截止,在A一1,B一0,G一1—0时,Sum一1 “全加和”电路的SLT处于导通状态,通过SLT 放电,输出为低电平”0”,”进位”电路的SLT处于截 止状态,CL没有通过SLT放电的导通回路,输出为 高电平”1”. 在”进位”电路中,由于存在两个SET串联的结 构,器件之间存在寄生电容C,因此不可避免地会 出现电荷分享问题.电荷分享会导致输出电压的减 少,如图6所示. B=0o— 图6电荷分享 Fig.6Chargesharing 在电路的求值阶段,B=0,A由0变为1.由于 B=0,输出结点与地之间没有直流通路,按照理论 分析,输出结点应该保持在高电平,此时,电路 中的总电荷为Q=:=. 但是,A由0变为1,与输入A连接的SET导 通,预充电阶段结束后保存在上的电荷,将在CL 和C上重新分配,直到它们的电压相等.假设此时 负载电容和寄生电容上的电压分别为和,则 有如下关系: V一V1一V(4) 由电荷守恒原理,可得: (CL+C1)—CLV?(5) ,1 即V一<(6) LT1 因此,为了减小电荷分享导致的输出电压降低, 在设计电路的过程中,要求eL》C. 5结论 作为一种纳电子器件,相对于传统MOS器件, SET具有体积小,功耗低等优点,但也有电压增益 低的缺点.本文基于SET的特性和一个多栅 SET即可实现多输入异或门的特点,设计了一个动 态全加器电路,并进行了仿真验证.针对电路中出 》茸Q基,>岛商>E,暑?要窖}坼 第3期吴刚等:基于单电子晶体管的动态全加器电路设计409 现的电荷分享问题,分析了解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 .基于SET的 动态电路可以克服SET固有的电压增益低的缺点, 更适合进行数字逻辑电路的设计.在动态电路的设 计中,多栅SET的使用不仅可以减少器件的数量, 而且减少了串联结点数,在一定程度上避免了动态 电路中的电荷分享问题. 参考文献: L?(HAREVKK.Single-electrondevicesandtheir applications[J].ProcIEEE,1998,87(4):602—632. TUCKERJRComplementarydigitallogicbasedon the’Coulombblockade’[J3.JApplPhys,1992,72 (9):4399—4413. ON0Y,lN0KAWAH,TakahashiY.Binaryadders ofmultigatesingleelectrontransistors:specificdesign usingpass-transistorlogic[J].IEEETransNano— technology,2002,1(2):93—99. 孙铁署,蔡理.一种基于互补单电子晶体管的全加器 电路设计EJ].电子器件,2005,28(2):366—369. UCHII]lAK,MATSUZAW_AK,T0RIUMIAA newdesignschemeforlogiccircuitwithsingleelec— trontransistor[J].JpnApplPhys,1999,38(7A): [63 [7] [83 4027—4032. KIMDH,KIMKR,SUNGSK,eta1.Dynamicex- elusive-ORgatebasedongate-inducedSiislandsingle electrontransistor[J].ElecLett,2002,38(11): 527—529. YASU0T,AKIRAF,YUKIN0R10,eta1.Silicon singleelectrondevicesandtheirapplications[J]. IEEET-ransElecDev,2000,13(1):l76一l79. MAHAPATRAS,VAISHV,WASSHUBERC,et a1.Analytica1modelingofsingleelectrontransistor forhybridCM0sETanalogICdesign[J].IEEE TransE1ecDev,2004,51(11):1772—1782. 作者简介: 吴刚(1980一).男(汉族),山西长治 人,博士研究生,主要研究方向为单电子纳 米器件的理论及应用. 蔡理(1959一),女,工学博士,教授, 博士生导师,主要研究方向为高频集成滤 波器的理论和设计及其应用,单电子纳米 器件的理论及应用研究. (上接第401页) [4]王光义,丘水生,陈辉,等.一个新的混沌系统及其 电路设计与实现[J].电路与系统,2008,13 (10):58—65. E5]李亚,禹思敏,戴青云,等.一种新的蔡氏电路设计方 法与硬件实现[J].物理,2006,55(8): 3938-3944. E6-1刘凌,苏燕辰,刘崇新.一个新混沌系统及其电路仿真 实验[J].物理,2006,55(8):3933—3937. [7]CHENAi—min,LUJun-an,L0Jin-hu,eta1.Genera— tinghyperchaoticLUattractorviastatefeedbackcon— trol口].PhysicaA,2006,364:103—110. [83LIY,CHENG,TANGWKS,eta1.Controllingau— nifiedchaoticsystemtohyperchaotic[J].IEEETrans CircandSyst?:ExpressBrief,2005,52(11): 204—207. [9]GAOT,CHENG,CHENZ,eta1.Thegeneration andcircuitimplementationofanewhyper-chaosbased uponLorenzsystem[J].PhysicsLettersA,2007, 361:78—86. [1O]张青,王杰智,陈增强,等.共轭Chen混沌系统的 分岔分析及基于该系统的超混沌生成研究[J].物理 ,2008,57(4):2093—2099.一 [113刘扬正,姜长生,林长圣,等.四维切换超混沌系统 口].物理,2007,56(9):5131—5135. [123禹思敏,禹之鼎.一个新的五阶超混沌电路及其研究 [J].物理,2008,57(11):6859—6867. [133王兴元,王明军.超混沌Lorenz系统[J].物理学 报,2007,56(9):5136—5141. [14-1王光义,郑艳,刘敬彪.一个超混沌Lorenz吸引子及 其电路实现[J].物理,2007,56(6): 3113—3120. [153LIY,TANGWKS,CHENG_Generatinghyper— chaosviastatefeedbackcontrol[J].IEEEIntJBi— furcationChaos,2005,15(10):3367—3375. [16]刘扬正.超混沌Ln系统的电路实现[J].物理, 2008,57(3):1439-1443. [17-1王光义,丘水生,许志益.一个新的三维二次混沌系 统及其电路实现[J].物理,2006,55(7): 3295—3301. 作者简介: 罗小华(1951--),男(汉族),高级工程 师,研究方向为混沌电路,混沌保密通信和 混沌数字通信. ]]]]]口