首页 FPGA实验报告

FPGA实验报告

举报
开通vip

FPGA实验报告FPGA上机实验报告 实验一:半加器 (一) 实验题目 模拟实现半加器 (二) 实验要求 使用Quartus II 编写代码以及使用多功能电路箱实现半加器。 (三) 实验过程 (1)半加器实验代码为: module Test1(A,B,Sum,Carry); input A,B; outputSum,Carry; assign Sum=A^B; assign Carry=A&B; endmodule (2)变量说明: A: 系统的一个输入 B: 系统的输入的一个加数 Sum:A^B的和 Carry:A&B的进位 ...

FPGA实验报告
FPGA上机实验报告 实验一:半加器 (一) 实验题目 模拟实现半加器 (二) 实验要求 使用Quartus II 编写代码以及使用多功能电路箱实现半加器。 (三) 实验过程 (1)半加器实验代码为: module Test1(A,B,Sum,Carry); input A,B; outputSum,Carry; assign Sum=A^B; assign Carry=A&B; endmodule (2)变量说明: A: 系统的一个输入 B: 系统的输入的一个加数 Sum:A^B的和 Carry:A&B的进位 (4)实验结果 实验二:全加器 (一) 实验题目 模拟实现全加器 (二) 实验要求 使用Quartus II 编写代码以及使用多功能电路箱实现全加器。 (三) 实验过程 (1) 全加器实验代码: moduleHalfAdd(X,Y,Sum,Cout); input X,Y; outputSum,Cout; xoru_xor(Sum,X,Y); andu_and (Cout,X,Y); endmodule moduleFullAdd(X,Y,Cin,Cout,Sum); inputX,Y,Cin; output  Cout,Sum; wireHalfAdd_A_Sum; wireHalfAdd_A_Count; wireHalfAdd_B_Count; oru_or(Cout,HalfAdd_A_Count,HalfAdd_B_Count); HalfAdd u_HalfAdd_A(.X(X),.Y(Y),.Sum(HalfAdd_A_Sum),.Cout(HalfAdd_A_Count)); HalfAdd u_HalfAdd_B(.X(Cin),.Y(HalfAdd_A_Sum),.Sum(Sum),.Cout(HalfAdd_B_Count)); Endmodule (2)变量说明: A: 系统的一个输入 B: 系统的输入的一个加数 Cin:相邻低位的进位 Sum:A^B的和 Cout:A&B的进位 (4)实验结果 实验三:二四译码器 (一) 实验题目 模拟实现二四译码器 (二) 实验要求 使用Quartus II 编写代码以及使用多功能电路箱实现二四译码器。 (三) 实验过程 (1)二四译码器实验代码 `timescale 1ns/100ps moduleTwo_Four(A,B,EN,Z); input A,B,EN; output[0:3] Z; wireAbar,Bbar; assign #1 Abar=~A; assign #1 Bbar=~B; assign #2 Z[0]=~(Abar&Bbar&EN); assign #2Z[1]=~(Abar&B&EN); assign #2Z[2]=~(A&Bbar&EN); assign #2Z[3]=~(A&B&EN);  endmodule (2)变量说明: EN  A  B  Z0 Z1 Z2 Z3 0  0  0  1  1  1  1 1  0  0  0  1  1  1 1  0  1  1  0  1  1 1  1  0  1  1  0  1 1  1  1  1  1  1  0 `timescale:将模块中所有时延的单位设置为1ns,时间精度为100ps EN:使能端 A: 系统的一个输入 B: 系统的输入的一个加数 Z:1个4位输出端口 (四)实验结果 实验四:移位器 (一) 实验题目 模拟实现移位存储器 (二) 实验要求 使用Quartus II 编写代码以及使用多功能电路箱实现移位寄存器。 (三) 实验过程 (1)移位寄存器实验代码 moduleShiftReg(direction,clk,q,d); reg[7:0] q; inputdirection,clk,d; output[7:0] q; initial q=0; always @(posedgeclk) begin shift(q,d,direction); end task shift; inout[7:0] Q; input D; inputdir; if(dir==0) begin Q<=(Q<<1); Q[0]<=D; end else begin Q<=(Q>>1); Q[7]<=D; end endtask endmodule (2)变量说明: direction:控制移位方向 clk:时钟信号,将d写入q q:1个7位输出端口 (4)实验结果 实验五:交通控制实验灯 (一) 实验题目 模拟设计一个有计时显示的交通控制灯 (二) 实验要求 (1) 利用实验箱时钟脉冲计时,没5s切换一次红绿灯信号 (2) 利用数码管显示以秒为单位计时结果 (3) 能够手动切换红绿灯信号 (三)实验过程 (四)实验结果
本文档为【FPGA实验报告】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_995397
暂无简介~
格式:doc
大小:40KB
软件:Word
页数:0
分类:互联网
上传时间:2018-11-26
浏览量:8