【word】 3D封装与硅通孔（TSV）工艺技术

【word】 3D封装与硅通孔（TSV）工艺技术 3D封装与硅通孔(TSV)工艺技术 第30卷第6期 2009年11月 电子工艺技术 ElectronicsProcessTechnology323 3D封装与硅通孑L(TSV)工艺技术 郎鹏,高志方,牛艳红 (太原风华信息装备股份有限公司,山西太原030024) 摘要:在IC制造技术受到物理极限挑战的今天,3D封装技术越来越成为了微电子行业关 注的热点.对3D封装技术结构特点,主流多层基板技术分类及其常见键合技术的发展作了论述, 对过去几年国际上硅通孔(TSV)技术发展动态给与了重点的关注.尤其就硅通孔关键工艺技术如 硅片减薄技术,通孔制造技术和键合技术等做了较详细介绍.同时展望了在强大需求牵引下2015 年前后国际硅通孔技术进步的蓝图. 关键词:3D封装;硅通孔;IC制造 中图分类号:TN605文献标识码:A文章编号:1001—3474(2009)06—0323—04 Technologyof3DPackagingandTSV LANGPeng,GAOZhi—fang,NiuYan—hong equipmentCo.,LTD,Taiyuan030024,Chi (TaiyuanFenguhaInformation— na) Abstract:ICmanufacturingfacedthechallengesofphysicallimits,3Dpackagingtechnologyhasin— creasinglybecomethefocusofthemicroelectronicsindustry.Dissertatethestructureandcharacteristicsof 3Dpackagingtechnology,mainstreammulti—layersubs~atetechnologycla ssification,andthedevelop— mentofcommonbondingtechnologies.Payattentiontotheinternationaldevelopmentof’I’SVtechnologyO— verthepast.fewyears,Especially,rSVkeytechnologies,suchaswaferthinningtechnology,through—hole manufacturingtechnologyandbondingtechnology.GiveouttherSVtechnologydevelopmenttrendwit}l thestrongdemandsaround2015. Keywords:3Dpackage;Through—silicon—via;ICmanufacturing DocumentCode:AArticleID:1001—3474(2009)06—0323—04 由于MCM一3D封装技术在组装密度,信号传 输速度,电性能以及可靠性等方面独具优势,目前已 成为能最大限度地提高集成度和提高高速单片Ic 性能,制作高速电子系统,实现整机小型化,多功能 化,高可靠性和高性能的最有效途径?. 所谓MCM一3D技术,就是在高密度多层互连 基板上,采用微焊接和封装工艺将构成电子电路的 各种微型元器件(Ic裸芯片及片式元器件)进行三 维立体组装,形成高密度,高性能和高可靠性的微电 子产品(包括组件,部件,子系统和系统).按照 MCM基板材料技术可分为三类:MCM—L采用层压 有机基材,制造基于普通印制板技术,如图1(a)所 示;MCM—C采用陶瓷烧制基材,基于LTCC (HTCC)技术,如图1(b)所示;MCM—D采用沉积 硅基片,制造过程基于集成电路技术的rI’SV硅通孔 技术,如图1(e)所示. 在MCM电子系统中高达50%的功耗用在芯片 的互连线上,即使对于65nm工艺节点的铜互连线 来说,引线电阻和寄生电容也已经成为问题. 3D封装按照封装堆叠及IC裸芯片焊接(键合) 技术近二十年来经历着三个重要阶段,如图2所示. 有人将V技术称之为第四代封装技术.之所以 被称作第四代封装技术,正是基于微电子装联键合 技术从软铅焊,丝焊和芯片凸点倒装焊到通孔互连 作者简介:郎鹏(1958一),男,毕业于西安交通大学,研究员级高工,主 要从事电子专用设备设计与研究工作. 324电子工艺技术第3O卷第6期 技术的不断进步发展而言. 妻喜藿 电容 滤波器电感电阻 (b)MCM—C 盘 (c)MCM—D 图1三种不同基板MCM (a)丝焊工艺(b)倒装芯片工艺(FC)(c)first,工艺 图2键合工艺技术 3D封装的主要优势为:具有最小的尺寸和质 量,将不同种类的技术集成到单个封装中,用短的垂 直互连代替长的2D互连,降低寄生效应和功耗等. rI1SV的关键技术是z轴互连和电隔离技术.包括 通孔的形成;堆叠形式(晶圆到晶圆,芯片到晶圆或 芯片到芯片);键合方式(直接cu—Cu键合,粘接, 直接熔合和焊接);绝缘层,阻挡层和种子层的淀 积;铜的填充(电镀)和去除;再分布引线(RDL)电 镀;晶圆减薄;测量和检测等.而这种集成技术会使 IC制造与封装发生工艺交叠j. 1rI’sV关键工艺技术 TSV集成被定义为一种系统级集成结构,在这 一 结构中,多层平面器件被堆叠起来,并经由穿透硅 通孔(TSV)在Z方向连接起来,主要工艺技术为层 减薄技术,通孔工艺,对准和键合技术等. 1.1减薄工艺 大多数3D—IC工艺中,单个Ic的厚度要求都 远低于75Ixm.减薄器件晶圆成为很重要的工艺之 一 .减薄技术面临的首要挑战就是超薄化工艺所要 求的<50txm的减薄能力.传统上,减薄工艺仅仅 需要将硅片从晶圆加工完成时的原始厚度减薄到 300Ixm一400Ixm.在这个厚度上,硅片仍然具有相 当的厚度来容忍减薄 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 中的磨削对硅片的损伤及 内在应力,同时其刚性也足以使硅片保持原有的平 整状态. 在传统减薄工艺的粗精磨之后残留在磨削表面 的损伤是造成破片的主要直接原因.之所以产生这 样的损伤是因为磨削工艺本身就是一种物理损伤性 工艺,其去除硅材质的过程本身就是一个物理施压, 损伤,破裂和移除的过程.为了消除这些表面损伤 及应力,人们考虑了各种方法:干抛,湿抛,干法刻蚀 和湿法刻蚀等,目前在实际批量生产中应用最多目 前业界的主流解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 是采用东京精密公司所率先 倡导的一体机思路,将硅片的磨削,抛光,保护膜去 除和划片膜粘贴等工序集合在一台设备内,通过独 创的机械式搬送系统使硅片从磨片一直到粘贴划片 膜为止始终被吸在真空吸盘上,始终保持平整状态. 当硅片被粘贴到划片膜上后,比划片膜厚还薄的硅 片会顺从膜的形状而保持平整,不再发生翘曲和下 垂等问题,从而解决了搬送的难题.如13本东京精 密公司的一体机PG200/300RM硅片在不用离开真 空吸盘的情况下就可以顺次移送到粗磨,精磨和抛 光等不同的加工位,完成整个减薄的过程.这一独 创的设计完全克服了磨片后硅片的严重翘曲所造成 的难以搬送到抛光机的问题.同时也避免了磨片后 的严重翘曲使表面损伤扩大,进而破裂的危险. 1.2通孔工艺 1.2.1通孔制造 晶圆上通孔制造是TSV技术的核心,目前”钻 蚀”TSV的技术主要有两种,一种是干法刻蚀或称 博世刻蚀,另一种是激光烧蚀.博世工艺为MEMS 工业而开发,快速地在去除硅的SF6等离子刻蚀和 实现侧壁钝化的C4F8等离子沉积步骤之间循环切 换. 激光技术作为一种不需掩膜的工艺,避免了光 刻胶涂布,光刻曝光,显影和去胶等工艺步骤,已取 得重大进展.三星(韩国)已经在存储器叠层中采 用了这一技术.激光加工系统供应商Xsil公司(爱 尔兰)为TSV带来了最新解决方案,Xsil称激光钻 孔工艺将首先应用到低密度闪存及cMOS传感器 2009年11月郎鹏等:3D封装与硅通孔(TSV)工艺技术325 中,随着工艺及生产能力的提高,将会应用到DRAM 中.然而,未来当TSV尺寸降到lOm以下时,激 光钻孔是否可以进一步缩小,面临着挑战. 在,I’SV刻蚀设备领域,LamResearch(美国)推 出了第一台300mmV刻蚀设备2300Syndion,并 已投人使用.而Aviza(美国)针对TSV先进封装也 推出了Omegai2L刻蚀系统,日月光(ASE/台湾)已 宣布将采用此系统用作先进制程技术的研发. 1.2.2通孔绝缘 通常氧化物(SiO:)绝缘层可以使用硅烷 (SiH4)或TEOS通过CVD工艺沉积获得.如果 rrSV在芯片制造之后进行绝缘和填充,则需要小心 选择沉积温度.为获得具有合适密度的功能性绝缘 层,典型的TEOS沉积温度在275oC,350oC. 诸如CMOS图像传感器和存储器等应用,则要 求更低的沉积温度.一些设备制造商开发了这类低 温氧化物沉积技术,可以在室温下进行沉积,可作为 rrSV的高效有机绝缘层. 1.2.3阻挡层,种子层和填镀 铜通孔中,TiN粘附/阻挡层和铜种子层都通过 溅射来沉积.然而,要实现高深宽比(AR>4:1)的 台阶覆盖,传统的PVD直流磁控技术效果并不令人 满意.基于离子化金属等离子体(IMP)的PVD技 术可实现侧壁和通孔底部铜种子层的均匀沉积.由 于沉积原子的方向性以及从通孔底部到侧壁溅射材 料过程中离子轰击的使用,IMP提供更好的台阶覆 盖性和阻挡层/种子层均匀性. 由于电镀成本大大低于PVD/CVD,通孔填充一 般采用电镀铜的方法实现. 1.3rrsV键合技术 TSV键合采用工艺有金属一金属键合技术和高 分子粘结键合等.金属一金属键合技术有一种趋 势,因为这种技术可以同时实现机械和电学的接触 界面.如铜一铜键合在350oC,400oC温度下施加 压力超过30min,接着在350oC,400?下的氮气 气氛退火30rain,60min完成.这种技术使用金属 对TSV进行封帽,之后采用氧化物和金属同步CMP 进行平坦化,经过专利保护的表面处理技术,可使用 标准的键合/对准机在大气环境下1min,2min实 现芯片或者晶圆的键合.在350oC温度下施加压 力,在低CoO键合操作下可以获得单一的金属界 面. EVG公司(奥地利)自2002年起,便致力于针 对3D集成开发300mm晶圆键合设备,其首款300 mm多反应腔3D键合系统已在2008年完成.CEA — Leti(法国)及SET(法国)成功开发出新一代高精 度(0.5m)高键合力(4000N)的300mm晶圆器 件键合设备FC300. 2V技术展望 随着3D技术的演化以及应用中通孔尺寸和节 距的缩小,叠层中每层的厚度也很有可能会减小. 将硅片厚度减到5m以下,电路性能也不会恶化. 因此,很有可能的是可制造性而非电学性能将成为 未来的限制因素.诸如CMOS图像传感器,存储器 和逻辑电路上存储器之类3D应用,使3D技术不断 发展和成熟. 2.1应用与需求牵引 在未来10年一l5年到达传统器件制造其自身 物理极限,而新型器件结构,比如碳纳米管(CNT), 自旋电子器件以及分子开关等,还不能发展到可被 实际使用的水平情况下,rrSV封装技术必将成为微 电子行业关注的热点.最先应用将会是CMOS图像 传感器(CIS),接着是DRAM和逻辑电路上存储器. 率先在CMOS图像传感器和叠层存储器领域的关键 应用将成为TSV技术向前发展的推动力,尽管目前 还未能达到大批生产的吞吐量需求. 对于逻辑电路上存储器传统的二维处理器架 构,在同一芯片上包含加和1级缓存作为处理器 核,而将级缓存放在另一个独立的芯片上.因此 处理器核与缓存间的互连可能会比较长,在一些情 况下,将导致在数据从一端传递到另一端之前经历 多个时钟周期.在多核处理器系统中,为避免这种 速度问题所需的巨大带宽,也会采用能够缩短互连 长度的rI1SV技术,使用该技术,不同尺寸的芯片叠 层在一起提高品质性能,成为芯片与圆片叠层逻辑 电路加存储器应用的最佳选择.还有的芯片制造商 如Intel同时关注逻辑电路加存储器的叠层和逻辑 电路加逻辑电路的叠层方式,前者包括将缓存和主 存叠层在高性能逻辑器件之上,而后者则是将一个 完整的逻辑电路拆分到两个或更多的器件层上,将 会需要使用比前者更小的互连节距. 由于V还可以集成互不兼容的工艺,又被称 为”异质集成”.如手机中的功率放大器都是使用 GaAs工艺制造的.而在实际上,只有很少几种电路 需要使用GaAs工艺.而V集成将允许这些小块 的GaAs电路键合在CMOS电路的上面,构成一个 完整的电路.这也会在本质上降低成本.这一技术 具有很强的军用背景,实际上在军事领域被称为 326电子工艺技术第30卷第6期 COSMOS. 2.2技术发展蓝图 率先在CMOS图像传感器和叠层存储器领域的 应用将成为,I’SV技术向前发展的推动力,尽管目前 还未能达到批生产的吞吐量需求. 根据国外一些权威调研公司 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 ,TsV技术量 产应用预计要在2015年以后才能够实现,在此期间 将会经历四个不同的发展阶段.每一阶段的封装技 术并不会取代上一阶段,而是各种技术共存,以满足 不同成本及特定应用的需求. 目前正处于第一阶段(3D—WLPEra),采用晶 圆级封装减小封装尺寸,引线键合通孔互连实现同 种存储芯片的3D堆叠,NAND闪存率先实现.第二 阶段(3DFusionEra)大约出现在2010年,将成为 3D技术的关键节点,TSV技术将更多用于前段制 程,并将垂直集成不同功能单元芯片.第三阶段 (3D—Logic—SiPEra)2012年以后,存储芯片与逻 辑芯片将能够直接堆叠,通孔更小(小于5bm)互 连密度更高.第四阶段(Ultimate3DIC),最终实现 3D集成芯片.为此,国外相关设备厂商已积极配 合,已经适时推出新产品.TSV工艺技术发展蓝图 如图3所示. CMOS图像传感器DRAM内存逻辑电路上内存异质集成 -l--50p,mTSV30mrl’sV5mV<2m1’sV 图3TSV工艺技术发展蓝图 参考文献: [1]杨光育,杨建宁,韩依楠.电子产品3D一立体组装技术 [J].电子工艺技术,2008,29(1):33—34. [2]陈贵宝,阎山.系统级封装技术现状与发展趋势[J]. 电子工艺技术,2007,28(5):273—276. [3]PhilipGa~ou.3D集成电路进人商业化领域[J].集成 电路应用,2009(5):37—40. [4]AkitoYoshida.Astudyonpackagestackingprocessfor package—on—package(PoP)[C].Electroniccompo— nentsandtechnologyconference(ECTC),2006:213— 219. [5]廖凯.堆叠/3D封装的关键技术之一一硅片减薄[J]. 中国集成电路,2007(5):79—81. [6]童志义.3DIC集成与硅通孔(TSV)互连[J].电子工 业专用设备,2009,(3):27—34. [7]封国强,蔡坚,王水弟.硅通孔互连技术的开发与应用 [J].中国集成电路,2007,(3):54—57. 收稿Et期:2009—09—11 (上接第322页) 相关,由于工艺温度的升高,工艺温度曲线的设置必 须非常细致,以保证焊剂在焊点形成过程中被释放 出来”]. 6结束语 电子组装业的无铅化已成为必然趋势,电子产 品制造商应该根据自身产品的特点,选择合适的无 铅焊膏类型,从而获得高的产品可靠性和成品率,同 时降低企业运营成本.(续完) 参考文献: [6]龚代涛,刘小波,王国勇.sn—Ag—Bi系焊料焊接性能 研[J].电子元件与材料,2003,22(7):26—29. [7]周迎春,潘清林,何运斌等.La对sn—Ag—cu无铅钎 料组织与性能的影响[J].电子工艺技术,2007,28 (6):341—344. [8]王大勇,顾小龙.Ni对Sn一0.7Cu焊料微观组织和力 学性能的影响[J].电子工艺技术,2007,28(1):17一 l9. [9]潘建军,于新泉,龙伟民等.新型无铅焊料的研制[J]. [10] [12] [13] [14] [15] [16] [17] [18] 电子工艺技术,2007,28(3):139—141. 罗道军,刘子莲.无铅助焊剂助焊性能的可接受标准 [J].表面贴装与半导体科技,2008,4(2):118—120. 林延勇,李国伟,夏志东等.无铅焊料用免清洗助焊 剂的研究[J].电子工艺技术,2008,29(1):l2一l5. 秦俊虎.树脂芯助焊剂性能原基础研究[J].电子工 艺技术,2008,29(2):77—80. 司士辉,肖辉.无铅焊锡线中无卤素免清洗助焊剂的 研制[J].电子工艺技术,2007,28(5):364—267. 金霞,冒爱琴,顾小龙.免清洗型助焊剂的研究进展 [J].电子工艺技术,2007,28(6):334—337. 蒋东华,董军.焊膏及印刷技术[J].印制电路技术, 2003(3):59—61. 史建卫,杨冀丰,李晋等.焊膏印刷技术前景展望 [J].电子工艺技术,2007,28(4):198—204. 马鑫,何鹏.电子组装中的无铅软钎焊技术[M].哈 尔滨:哈尔滨工业大学出版社,2006. 刘丹,钱乙余.SMT无铅焊焊膏性能的改进及其组分 对性能的影响[D].哈尔滨:哈尔滨工业大学,2006. 收稿日期:2009—10—16