关闭

关闭

关闭

封号提示

内容

首页 数字钟得设计与制作.doc

数字钟得设计与制作.doc

数字钟得设计与制作.doc

上传者: 配角是来衬托主角 2017-09-17 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《数字钟得设计与制作doc》,可适用于IT/计算机领域,主题内容包含数字钟得设计与制作石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告题目:数字钟得设计与制作时间:年月号院校:石河子大学院系:电子符等。

数字钟得设计与制作石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告题目:数字钟得设计与制作时间:年月号院校:石河子大学院系:电子信息工程组员第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告数字电子技术课程设计报告一(设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路其中包括了组合逻辑电路和时序电路。因此我们此次设计与制做数字钟就是为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法且由于数字钟包括组合逻辑电路和时叙电路通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法二(实现功能(要求内容)时钟能够数字显示“时”、“分”、“秒”分别设计十二进制二十四进制计数器子电路、六十进制计数器子电路。)具有校时功能能够快速校准“时”、“分”、“秒”。)时钟具有整点报时功能设计整点报时子电路。三(元器件明细表(洞洞板块(uF电容个(nF电容个(共阴八段数码管个(网络线米(CD集成块块(CD集成块块(HC集成块块(HC集成块块(HC集成块块(HC集成块块(MΩ电阻个(HC集成块块(L三端稳压管个第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告(pF瓷片电容个(V电池块(单刀双掷开关个(单刀单置开关个(HC集成块块各个芯片引脚图(CDHC(L稳压管(CD第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告(CD(HC(HC第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告(HC(HC四、原理框图(数字钟的构成数字钟实际上是一个对标准频率(HZ)进行计数的计数电路。由于计数的起始时间不第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告可能与标准时间(如北京时间)一致故需要在电路上加一个校时电路同时标准的HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。(a)数字钟组成框图(晶体振荡与分频电路(b)晶体振荡器晶体振荡器电路给数字钟提供一个频率稳定准确的KHz的方波信号可保证数字第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类一类是用,,,门电路构成另一类是通过,,,,非门构成的电路本次设计采用了后一种。如图(b)所示无源晶震、电容和电阻构成晶体振荡器电路CD实现分频。值得注意的是无源晶振是没有极性的与电容C、C与晶体构成一个谐振型网络完成对振荡频率的控制功能实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性从而保证了输出频率的稳定和准确晶体XTAL的频率选为KHZ该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数从有关手册中,可查得C,C均为pF当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施由于CMOS电路的输入阻抗极高,因此反馈电阻R可选为MΩ较高的反馈电阻有利于提高振荡频率的稳定性HZHZ(c)二分频通常实现分频器的电路是计数器电路,一般采用多级进制计数器来实现例如,Hz的振荡信号分频为HZ的分频倍数为(),即实现该分频功能的计数器相当于极进制计数器常用的进制计数器有HC等本实验中采用CD来构成分频电路CD在数字集成电路中可实现的分频次数最高,而且CD还包含振荡电路所需的非门,使用更为方便CD计数为级进制计数器,可以将HZ的信号分频为HZ。再通过二进制计数器将Hz信号转化为HZ作为秒输入信号。(时间计数电路一般采用进制计数器如HC等来实现时间计数单元的计数功能。由其内部逻辑框图可知其为双异步计数器下降沿触发并每一计数器均有一个异步清零端(高电平有效)。秒个位计数单元为,,进制计数器无需进制转换只需将QA与,PB(下降沿有效)相连即可。CPA与,,Z秒输入信号相连QD可作为向上的进位信号与十位计数第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告单元的CPB相连。秒十位计数单元为,进制计数器需要进制转换。将,,进制计数器转换为,进制计数器的电路连接方法如图,,所示其中,可作为向上的进位信号与分个位的计数单元的,CPA相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同只不过分个位计数单元的,作为向上的进位信号应与分十位计数单元的,,相连分十位计数单元,,的,作为向上的进位信号应与时个位计数单元的,,相连。,,时个位计数单元电路结构仍与秒或个位计数单元相同但是要求整个时计数单元应为,,进制计数器不是,,的整数倍因此需将个位和十位计数单元合并为一个整体才能进行,,进制转换。利用,片,,,,,,,实现,,进制计数功能的电路如图(d)所示。六进制电路由HC、、数码管与组成电路如图一。UAUAComUHCDHCDSEVENSEGCOMKABCDEFGUAUVOAQADAINAHzVQBOBINBDBQCOCDCQDODCLRDDOEOFHCD~ELOG~BI~LTVCCBDV将十进制计数器转换为六进制的连接方法十进制电路由HC、、数码管与组成电路如图二。第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告UAUBHCDHCDComUSEVENSEGCOMKUAUABCDEFGVOAQADAINAHzVQBOBINBDBQCOCDCQDODCLRDDOEVCCVOFHCD~ELOG~BI~LTBD十进制接法测试仿真电路六十进制电路由两个数码管、两、一个HC与一个芯片组成电路如图三。双六十进制电路由个六十进制连接而成把分个位的输入信号与秒十位的Qc相连使其产生进位电路第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告图如图四。ComComSEVENSEGCOMKUUUBUASEVENSEGCOMKUBUAABCDEFGABCDEFGHCDHCDUUBHCDHCDOADAQAINAUAUOBDBQBINBOCDCOAQAQCDAINAODVDDQBOBQDDBINBCLROEVCCQCOCDCOF~ELHCDQDODDDCLROG~BIOE~LTHCDOF~ELComBDUCUDVCCVOG~BIU~LTComSEVENSEGCOMKBDHCDHCDSEVENSEGCOMKUCUDUABCDEFGHCDHCDUAUABCDEFGUOAQADAUBINAOAQAQBOBDAINADBINBkHzVVQBOBQCOCDBINBDCQCOCQDODDCDDCLRQDODOEDDCLRHCDOEOF~ELVCCHCDOFOGV~EL~BIOG~LT~BIBD~LTBD二十四进制星期第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告由个十二进制电路、个六十进制电路组成因上面已有一个双六十电路只要把它与十二进制电路相连即可。(译码驱动及显示单元电路选择,,,,,,作为显示译码电路选择,,,数码管作为显示单元电路。由CD把输进来的二进制信号翻译成十进制数字再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以BCD码的形式输送到CD芯片再由芯片把BCD码转变为十进制数码送到数码管中显示出来。第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告(校时电路由CHD、HCD与电阻组成校正电路有分校正和时校正两部分。IO正常输入信号VCCVIO校正信号UCRMohm小时校正电路HCD注意:分校时时不会进位到小时。JUUDKey=A时计数器UARIOHCDMohmHCDIO正常输入信号分计数器UBIOIO校正信号RHCDHCDUAMohm图中采用基本RS触发器构成开关消抖动电路J其中与非门选用HC对J和J因为校正信号与相与为而开关的另一端接高电平正HCD常输入信号可以顺利通过与或门故校时电路处于正常计时状态当开关打向上时情况正好与Key=B上述相反这时电路处于校时状态。UB分钟校正电路分校正时锁定小时信号输入HCDR数字钟设计,校时电路部分Mohm数字钟应具有分校正和时校正功能因此应截断分个位和时个位的直接计数通路并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路In端与低位的进位信号相连In端与校正信号相连校正信号可直接取自分频器产生的H或H(不可太高或太低)信号输出端则与分或时个位计时输入ZZ端相连。当开关打向下时因为校正信号和相与的输出为而开关的另一端接高电平正常输入信号可以顺利通过与或门故校时电路处于正常计时状态当开关打向上时情况正好与上述相反这时校时电路处于校时状态。实际使用时因为电路开关存在抖动问题所以一般会接一个RS触发器构成开关消抖动电路所以整个较时电路就如图。第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告带有消抖电路的校正电路(整点报时电路在分秒、秒、秒、秒、秒的时候蜂鸣器报时五、总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位当校时电路处于正常输入信号时时间计数电路正常计时但当分校正时其不会产生向时进位而分与时的校位是分开的而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生并输入各电路。六、芯片连接总图第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告接线图第页共页石河子大学信息科学与技术学院电子信息专业《数字电子技术》课程设计报告七(设计体会及建议通过这次对数字钟的设计与制作让我们了解了设计电路的程序也让我们了解了关于数字钟的原理与设计理念要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样因为再实际接线中有着各种各样的条件制约着。而且在仿真中无法成功的电路接法在实际中因为芯片本身的特性而能够成功。所以在设计时应考虑两者的差异从中找出最适合的设计方法。通过这次学习让我们各个芯片能够完成什么样的功能使用芯片时应该注意哪些要点。同一个电路可以用那些芯片实现各个芯片实现同一个功能的区别。另外我们设计要从市场需求出发既要有强大的功能又要在价格方面比同等档次的便宜。通过这次学习让我们对各种电路都有了大概的了解所以说坐而言不如立而行对于这些电路还是应该自己动手实际操作才会有深刻理解。八(参考文献贾海瀛主编《数字电子技术简明教程与实训》机械工业出版社阎石主编《数字电子技术基本教程》清华大学出版社第页共页

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/18
0下载券 下载 加入VIP, 送下载券

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部