模数转换原理概述

模数转换原理概述 随着数字电子技术的迅速发展，各种数字设备，特别是数字电子计算机的应 用日益广泛，几乎渗透到国民经济的所有领域之中。数字计算机只能够对数字信 号进行处理，处理的结果还是数字量，它在用于生产过程自动控制的时候，所要 处理的变量往往是连续变化的物理量，如温度、压力、速度等都是模拟量，这些 非电子信号的模拟量先要经过传感器变成电压或者电流信号，然后再转换成数字 量，才能够送往计算机进行处理。 模拟量转换成数字量的过程被称为模数转换，简称 A/D(Analog to Digital)转 换；完成模数转换的电路被称为 A/D 转换器，简称 ADC(Analog to Digital Converter)。数字量转换成模拟量的过程称为数模转换，简称 D/A(Digital to Analog) 转换；完成数模转换的电路称为 D/A 转换器，简称 DAC(Digital to Converter)。 带有模数和数模转换电路的测控系统大致可用图 1.1 所示的框图 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示。 传 感 器 放 大 器 功 率 放 大 器 执 行 部 件 A/D 转换器 D/A 转换器 数 字 电 路 图 1.1 一般测控系统框图 图中模拟信号由传感器转换为电信号，经放大送入 AD 转换器转换为数字 量，由数字电路进行处理，再由 DA 转换器还原为模拟量，去驱动执行部件。为 了保证数据处理结果的准确性，AD 转换器和 DA 转换器必须有足够的转换精度。 同时，为了适应快速过程的控制和检测的需要，AD 转换器和 DA 转换器还必须 有足够快的转换速度。因此，转换精度和转换速度乃是衡量 AD 转换器和 DA 转 换器性能优劣的主要标志。 本课程 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 主要讲解万用表的原理与制作，仅涉及到 A/D 的相关知识。因 此，在本章节中仅介绍 ADC 的相关知识，对 DAC 感兴趣的同学可以查阅“数 字电路”的相关知识。 A/D 转换的基本概念 AD 转换器的功能是将输入的模拟电压转换为输出的数字信号，即将模拟量 转换成与其成比例的数字量。一个完整的 AD 转换过程，必须包括采样、保持、 量化、编码四部分电路，如图 1.2 所示。在 ADC 具体实施时，常把这四个步骤 合并进行。例如，采样和保持是利用同一电路连续完成的。量化和编码是在转换 过程中同步实现的，而且所用的时间又是保持的一部分。 图 1.2 A/D 转换的四个步骤 采样定理 如图 1.3 是某一输入模拟信号经采样后得出的波形。为了保证能从采样信号 中将原信号恢复，必须满足条件 (max)2 is ff ≥ (1-1) 其中 fs为采样频率，fi(max)为信号 ui中最高次谐波分量的频率。这一关系称为采 样定理。 A/D 转换器工作时的采样频率必须大于等于式（1-1）所规定的频率。采样 频率越高，留给每次进行转换的时间就越短，这就要求 A/D 转换电路必须具有 更高的工作速度。因此，采样频率通常取 fs = (3~5) fi(max) 已能满足要求。有关 采样定理的证明将在数字信号处理课程中讲解。 t us O u i 采样点 保持 图 1.3 模拟信号采样 DO 数字量输出 采样 VI 模拟量输入 保持 量化 编码 采样保持电路 图 1.4 所示的是一个实际的采样保持电路的电路结构图，图中 A1、A2 是两个 运算放大器，S 是模拟开关，L 是控制 S 状态的逻辑单元电路。采样时令 uL=1， S 随之闭合。A1、A2 接成单位增益的电压跟随器，故 ioo uuu =′= 。同时 ou′通过 R2 对外接电容 Ch 充电，使 uch=ui。，因电压跟随器的输出电阻十分小，故对 Ch 充电很快结束。当 uL=0 时，S 断开，采样结束，由于 uch无放电通路，其上电压 值基本不变，故使 uo得以将采样所得结果保持下来。 图中还有一个由二极管 D1、D2组成的保护电路。在没有 D1和 D2 的情况下， 如果在 S 再次接通以前 ui变化了，则 ou′的变化可能很大，以致于使 A1的输出进 入非线性区， ou′与 ui 不再保持线性关系，并使开关电路有可能承受过高的电压。 接入 D1和 D2以后，当 ou′比 ou 所保持的电压高出一个二极管的正向压降时，D1 将导通， ou′被钳位于 iu + UD1。这里的 UD1表示二极管 D1的正向导通压降。当 ou′ 比 ou 低一个二极管的压降时，将 ou′钳位于 iu - UD2。在 S 接通的情况下，因为 ou′ ≈ ou ，所以 D1和 D2都不导通，保护电路不起作用。 A1 A2 L R1 R2 S Ch Ω300 Ω30k 2D 1D iu Lu o'u ou 图 1.4 采样保持电路 量化与编码 为了使采样得到的离散的模拟量与 n 位二进制码的 2n 个数字量一一对应， 还必须将采样后离散的模拟量归并到 2n 个离散电平中的某一个电平上，这样的 一个过程称之为量化。量化后的值再按数制要求进行编码，以作为转换完成后输 出的数字代码。把量化的结果用二进制码，或是其他数制的代码表示出来，称为 编码。这些代码就是 A/D 转换的结果。量化和编码是所有 A/D 转换器不可缺少 的核心部分之一。 数字信号具有在时间上离散和幅度上断续变化的特点，在进行 AD 转换时， 任何一个被采样的模拟量只能表示成某个规定最小数量单位的整数倍，所取的最 小数量单位叫做量化单位，用△表示。若数字信号最低有效位用 LSB 表示，1LSB 所代表的数量大小就等于△，即模拟量量化后的一个最小分度值。既然模拟电压 是连续的，那么它就不一定是△的整数倍，在数值上只能取接近的整数倍，因而 量化过程不可避免地会引入误差。这种误差称为量化误差。将模拟电压信号划分 为不同的量化等级时通常有以下两种方法，如图 1.4 所示，它们的量化误差相差 较大。 图 1.5(a)的量化结果误差较大，例如把 0~1V 的模拟电压转换成 3 位二进制 代码，取最小量化单位 V 8 1=Δ ，并规定凡数模拟量数值在 V 8 1~0 之间时，都用 Δ0 来替代，用二进制数 000 来表示；凡数值在 V 8 2~V 8 1 之间的模拟电压都用 Δ1 代替，用二进制数 001 表示，以此类推。这种量化方法带来的最大量化误差可能 达到Δ，即 V 8 1 。若用 n 位二进制数编码，则所带来的最大量化误差为 V 2 1 n 。 为了减小量化误差，通常采用图 1.5(b)所示的改进方法来划分量化电平。在 划分量化电平时，取量化单位 V 15 2=Δ 。将输出代码 000 对应的模拟电压范围定 为 V 15 1~0 ，即 Δ 2 1~0 ； V 15 3~V 15 1 对应的模拟电压用代码用 001 表示，对应 模拟电压中心值为 V 15 2=Δ ，依此类推。这种量化方法的量化误差可减小到 Δ 2 1 ， 即 V 15 1 。在划分的各个量化等级时，除第一级（ V 15 1~0 ）外，每个二进制代码 所代表的模拟电压值都归并到它的量化等级所对应的模拟电压的中间值，所以最 大量化误差为 Δ 2 1 。 0(V)0Δ= 2/15(V)1Δ= 4/15(V)2Δ= 6/15(V)3Δ= 8/15(V)4Δ= 10/15(V)5Δ= 1V 7/8V 6/8V 5/8V 4/8V 3/8V 2/8V 1/8V 111 110 101 100 011 010 000 001 0V 1V 1/15V 3/15V 5/15V 7/15V 9/15V 11/15V 0V V15/13 111 110 101 100 011 010 000 001 模拟电压中心值二进制码 输入信号模拟电压中心值 二进制码输入信号 0(V)0Δ= 1/8(V)1Δ= 2/8(V)2Δ= 3/8(V)3Δ= 4/8(V)4Δ= 5/8(V)5Δ= 6/8(V)6Δ= 7/8(V)7Δ= 14/15(V)7Δ= 14/15(V)6Δ= (a) (b) 图 1.5 划分量化电平的两种方法 A/D 转换器的分类 按转换过程，A/D 转换器可大致分为直接型 A/D 转换器和间接 A/D 转换器。 直接型 A/D 转换器能把输入的模拟电压直接转换为输出的数字代码，而不需要 经过中间变量。常用的电路有并行比较型和反馈比较型两种。间接 A/D 转换器 是把待转换的输入模拟电压先转换为一个中间变量，例如时间 T 或频率 F，然后 再对中间变量量化编码，得出转换结果。A/D 转换器的大致分类如下所示。 并行比较型 直接型 计数型 反馈比较型 A/D 转换器 逐次逼近型 电压-时间型（VT）型(双积分型) 间接型 电压-频率型（VF）型 并行比较型 A/D 转换器 并行比较型 A/D 转换器由电阻分压器、电压比较器、寄存器及编码器组成。 3 位并行比较型 A/D 转换器原理电路如图 1.6 所示，8 个电阻将参考电压 VREF分 成 8 个等级，其中七个等级的电压分别作为 7 个比较器 C1~C7的参考电压，其数 值分别为 VREF/15、3VREF/15、…、13VREF/15。输入电压为 uI，它的大小决定各比 较器的输出状态，例如，当 0≤uI＜VREF/15 时，C1~C7的输出状态都为 0；当 3 VREF /15＜uI＜5VREF/15 时，比较器 C1和 C2的输出 C1= C2=1,其余各比较器输出状态 都为 0。根据各比较器的参考电压值，可以确定输入模拟电压值与各比较器输出 状态的关系。比较器的输出状态由 D 触发器存储，触发器的输出状态 Q7 ~Q1与 对应的比较器的输出状态 C07 ~C01相同。经代码转换网络(优先编码器)输出数字 量 D2D1D0。优先编码器优先级别最高是 Q7，最低是 Q1。 + 7C + 6C + 5C + 4C + 3C + 2C − + 1C 7F 6F 5F 4F 3F 2F 1F R R / 2 REFV 15/13 REFV REFV Iu R R R R R 2 )2( 1)2( 0)2( )MSB( LSB)( 0D 1D 2D CP 电压比较器 寄存器 代 码 转 换 网 络 R 3V 7Q07C 01C 6Q 5Q 4Q 3Q 2Q 1Q 1D C1 15/ ER F 15/ 1D 1D 1D C1 C1 C1 1D 1D 1D C1 C1 C1 − − − − − − 图 1.6 三位并行 A/D 转换器 设 uI变化范围是 0~ VREF，输出 3 位数字量为 D2D1D0，3 位并行比较型 AD 转换器的输入、输出关系如表 2-1 所示。通过观察此表，可确定代码转换网络输 出、输入之间的逻辑关系： D2=Q4 (1-2) D1=Q6 24QQ+ (1-3) 12345670 QQQQQQQD +++= (1-4) 在并行 A/D 转换器中，如果不考虑上述器件的延迟，可认为输出的数字量是 与 uI输入时刻同时获得。并行 A/D 转换器的优点是转换时间短，可小到几十纳 秒，但所用的元器件较多，如一个 n 位转换器，所用的比较器的个数为 12 −n 个。 表 2-1 并行比较型 A/D 转换器的输入输出关系 比较器输出状态 数字输出 模拟量输入 C07 C06 CO5 CO4 CO3 CO2 CO1 D2 D1 D0 0≤uI 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 电压值与被转换电压平衡。这些标准电压通常称为电压砝码。 逐次逼近型 A/D 转换器由比较器、环形分配器、控制门、寄存器与 D/A 转 换器构成。比较的过程首先是取最大的电压砝码，即寄存器最高位为 1 时的二进 制数所对应的 D/A 转换器输出的模拟电压，将此模拟电压 uA与 uI进行比较，当 uA大于 uI时，最高位置 0；反之，当 uA小于 uI时，最高位 1 保留，再将次高位置 1，转换为模拟量与 uI进行比较，确定次高位 1 保留还是去掉。依次类推，直到 最后一位比较完毕，寄存器中所存的二进制数即为 uI对应的数字量。以上过程可 以用图 1.7 加以说明，图中表示将模拟电压 uI转换为四位二进制数的过程。图中 的电压砝码依次为 800mV、400mV、200mV 和 100mV，转换开始前先将寄存器 清零，所以加给 DA 转换器的数字量全为 0。当转换开始时，通过 D/A 转换器送 出一个 800mV 的电压砝码与输入电压比较，由于 uI＜800mV，将 800mV 的电压 砝码去掉，再加 400mV 的电压砝码，uI＞400mV，于是保留 400mV 的电压砝码， 再加 200mV 的砝码，uI＞400mV+200mV，200mV 的电压砝码也保留；再加 100mV 的电压砝码，因 uI＜400mV+200mV+100mV，故去掉 100mV 的电压砝码。最后寄 存器中获得的二进制码 0110，即为 uI对应的二进制数。 100mV 200mV 400mV /mVuo O mV800 10 1 0 t Iu 图 1.7 逐次逼近型 A/D 转换器的逼近过程示意图 图 1.8 是一个输出 3 位二进制数码的逐次逼近型 A/D 转换器。图中的 C 为 电压比较器，当 AI Uu ≥ 时，比较器的输出 0B =U ；当 AI Uu < 时, 1B =U 。FA 、FB 和 FC三个触发器组成了 3位数码寄存器，触发器 F1 ~F5构成环形分配器和门 G1 ~G9一 起组成控制逻辑电路。转换开始前先将 FA 、FB、FC置零，同时将 F1 ~F5组成的环型 移位寄存器置成[Q1Q2Q3Q4Q5]=10000 状态。转换控制信号 UL变成高电平以后，转换开 始。 第一个 CP 脉冲到达后，FA被置成“1”，而 FB、FC被置成“0”。这时寄存器 的状态[QAQBQC]=100 加到 D/A 转换器的输入端上，并在 D/A 转换器的输出端得到 相应的模拟电压 UA (800mV)。UA和 Iu 比较，其结果不外乎两种：若 AI Uu ≥ ，则 0B =U ； 若 AI Uu < ，则 1B =U 。同时，移位寄存器右移一位，使[Q1Q2Q3Q4Q5]=01000。 第二个 CP脉冲到达时 FB被置成 1。若原来的 1B =U ( Ai Uu < )，则 FA被置成“0”， 此时电压砝码为 400mV；若原来的 0B =U ( AUui ≥ )，则 FA 的“1”状态保留，此 时的电压砝码为 400mV 加上原来的电压砝码值。同时移位寄存器右移一位，变 为 00100 状态。 第三个 CP 脉冲到达时 FC被置成 1。若原来的 1B =U ，则 FB被置成“0”；若原 来的 0B =U ，则 FB的“1”状态保留，此时的电压砝码为 200mV 加上原来保留的 电压砝码值。同时移位寄存器右移一位，变成 00010 状态。 第四个 CP 脉冲到达时，同时根据这时 BU 的状态决定 FC的“1”是否应当保 留。这时 FA、FB、FC的状态就是所要的转换结果。同时，移位寄存器右移一位， 变为 00001 状态。由于 Q5=1，于是 FA、FB、FC的状态便通过门 G6、G7、G8送到了 输出端。 第五个 CP 脉冲到达后，移位寄存器右移一位，使得[Q1Q2Q3Q4Q5]=10000，返 回初始状态。同时，由于 Q5=0，门 G6、G7、G8被封锁，转换输出信号随之消失。 所以对于图示的 A/D 转换器完成一次转换的时间为(n+2) TCP。同时为了减小 量化误差，令 DA 转换器的输出产生- 2/Δ 的偏移量。另外，图 1.8 中量化单位Δ的 大小依 uI的变化范围和 A/D 转换器的位数而定，一般取 nREF 2/V=Δ 。显然，在一定 的限度内，位数越多，量化误差越小，精度越高。 2Q 3Q 4Q 5 Q & & & & 1≥1≥ & && +− ∑ 2Δ d1 2d d0 DAC )2( 2 )2( 1 )2( 0 + − AQ BQ AF BF CQ C1 R1S1 C1 R1S1 C1 R1S1 CF 1G 2G 3G 4G 5G 6G 7G 8G AU 1D C1 1D C1 1D C1 1D C1 1D C1 LU 9G Iu BU (LSB) MSB)( CP C 1Q1F 2F 3F 4F 5F 图 1.8 三位逐次逼近型 A/D 转换器逻辑图 双积分型 A/D 转换器 双积分型 A/D 转换器属于间接型 A/D 转换器，它是把待转换的输入模拟电 压先转换为一个中间变量，例如时间 T；然后再对中间变量量化编码，得出转换 结果，这种 A/D 转换器多称为电压-时间变换型（简称 VT 型）。图 1.9 给出的 是 VT 型双积分式 A/D 转换器的原理图。 AVREF A UI 逻辑控制 时钟 信号 计 数 器 R C & (MSB) (LSB) G GU ∞>∞>1S 0S 0d 2nd - 1nd - CP UO 1 图 1.9 双积分型 A/D 转换器的框图 转换开始前，先将计数器清零，并接通 S0 使电容 C 完全放电。转换开始， 断开 S0。整个转换过程分两阶段进行。 第一阶段，令开关 S1置于输入信号 Ui一侧。积分器对 Ui进行固定时间 T1的 积分。积分结束时积分器的输出电压为： I 1 0 I 1O 1 d)(1 U RC T t R U C U T −=−= ∫ (1-5) 可见积分器的输出 UO1与 UI成正比。这一过程称为转换电路对输入模拟电压 的采样过程。在采样开始时，逻辑控制电路将计数门打开，计数器计数。当计数 器达到满量程 N 时，计数器由全“1”复“0”，这个时间正好等于固定的积分 时间 T1。计数器复“0”时，同时给出一个溢出脉冲（即进位脉冲）使控制逻辑 电路发出信号，令开关 S1转换至参考电压-VREF一侧，采样阶段结束。 第二阶段称为定速率积分过程，将 UO1转换为成比例的时间间隔。采样阶段 结束时，一方面因参考电压-VREF的极性与 UI相反，积分器向相反方向积分。计 数器由 0 开始计数，经过 T2时间，积分器输出电压回升为零，过零比较器输出 低电平，关闭计数门，计数器停止计数，同时通过逻辑控制电路使开关 S1与 uI 相接，重复第一步。如图 7.12 所示。因此得到： I 1 REF 2 U RC T V RC T = (1-6) 即 I REF 1 2 UV T T = (1-7) 式(1-7)表明，反向积分时间 T2与输入模拟电压成正比。 在 T2期间计数门 G2打开，标准频率为 fCP的时钟通过 G2，计数器对 UG计数， 计数结果为 D，由于 CPTNT 11 = (1-8) CPDT =2 (1-9) 则计数的脉冲数为 I REF 1 i REF 1 U V N U VT T D CP == (1-10) 计数器中的数值就是 A/D 转换器转换后数字量，至此即完成了 VT 转换。若 输入电压 UI1