CMOS混频器设计现状与进展

收稿日期: 2005-03-10; 定稿日期: 2005-05-08 文章编号: 1004-3365( 2005) 06-0605-07 CMOS混频器设计现状与进展 唐守龙, 吴建辉 (东南大学 国家专用集成电路系统工程技术研究中心, 江苏 南京 210096) 摘 要: 详细阐述了 CMOS混频器设计技术的进展,着重介绍了 CMOS混频器各项性能优化技术 的现状与进展,探讨了各种技术的优缺点。最后, 总结 初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf 了 CMOS混频器有关转换增益、线性度以及 噪声系数的成果报道。 关键词: CMOS混频器; 转换增益; 线性度; 噪声系数; 隔离度; 功耗 中图分类号: TN773 文献标识码: A A Review of the Research and Progress of CMOSM ixers TANG Shou- long, WU Jian-hui (Na tional ASIC System E ng ineering R esearch C enter, S ou theast Un iv ersity, N anjing, Jiang su 210096, P. R. Ch ina ) Abstract: Achievem en ts in the research of CMOS m ixers are descr ibed. M e thods to optim ize pe rfo rm ance of CMOS m ixers a re rev iew ed. Advantages and d isadvantages o f d ifferent m e thods are discussed in deta i.l F inally, ach ievem ents o f convers ion ga in, L inear ity and no ise figure of CMOS m ixers are summarized and compared. Key words: CMOS m ixer; Conversion gain; L inearity; No ise figure; Iso la tion; Pow er diss ipation EEACC: 1250 1 引 言 在降低射频产品成本的驱动下, 如何采用成本 低廉、集成度高的 CMOS工艺实现高性能的射频集 成电路,已成为射频集成电路设计研究的焦点。人 们不断提出基于 CMOS工艺的射频电路结构及设计 技术, 并逐渐推出成熟的 CMOS射频产品,取得了非 常大的成绩。混频器作为接收机的关键模块, 其 CMOS设计技术的研究也是非常重要的课 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 之一。 混频器位于低噪声放大器 ( LNA )之后, 直接处 理 LNA放大后的射频信号。为实现混频功能, 混频 器还需要接收来自压控振荡器的本振 ( LO )信号,其 电路完全工作在射频频段。因此, 混频器的设计通 常需要考虑转换增益、线性度、噪声系数、端口之间 的隔离度以及功耗等性能指标。 1) 为了弥补中频滤波器的损耗,以及降低混频 器后续电路噪声对系统噪声的贡献, 混频器需要有 一定的转换增益,但是,增益太大又会影响混频器的 输出。 2) 混频器的线性度是各项性能中最重要的 性能,直接决定接收机的动态范围。当射频输入信 号的功率过大,超过混频器的 1 dB压缩点时, 中频 输出信号的功率就会比预期值有大幅度的衰减, 偏 离原来的线性轨迹;由于混频器存在三次非线性项, 相邻频道的射频信号造成的三阶互调量会对中频输 出信号造成严重的干扰,通常用 IIP3( inpu t th ird-or- der intercept po int)或 OIP3( output third-order inter- cept point)来表征混频器对三阶互调量的抑制能力。 3) 为了降低系统噪声及减轻 LNA的设计压力, 混 频器应该具有较低的噪声系数。4) 混频器中的本 振信号 LO摆幅通常比较大, 很容易造成信号馈通 引起干扰,特别是馈通到射频输入端,影响其他接收 机或引起自混频 (对零中频接收机的性能影响非常 大 )。因此,混频器需要具有良好的隔离度。 5) 功 耗是所有模块必须考虑的问题,降低混频器的功耗, 可有效地降低系统功耗。 本文将根据混频器各项性能的优化方法, 分别 综述最近十几年的研究成果。针对每项性能, 分别 给出性能的优化方法及典型技术或电路结构。 第 35卷第 6期 2005年 12月 微 电 子 学 M icroe lectron ics Vo l1 35, l 6 Dec1 2005 2 CMOS混频器设计现状 2. 1 转换增益 混频器的转换增益有两种表示方式: 功率增益 和电压增益。开关型混频器通常采用的转换增益公 式为: Av = gmRL ( 2 P ) [ 1-5 ] ,其中, gm为互导管的跨导, RL 为混频器负载。该公式的前提是 LO信号的幅度 足够大,混频器中的开关对工作在理想开关状态。 文献 [ 6]对上述增益公式进行了修正, 给出了更为 精确的增益公式。目前, 提高混频器增益的方法有 三种。 1) 提高互导管的跨导 gm。文献 [ 5]采用 CMOS gm 单元技术提高互导管的互导,如图 1所示。该混 频器在 1. 5 V的工作电压下,增益可达到 26. 6 dB。 图 1 带 CMOS gm 单元的混频器 2) 提高负载 RL。负载的提高可导致混频器电 源电压的抬升,从而增加功耗。为此,提出了多种改 善负载的设计技术, 在不抬升混频器电源电压的前 提下, 提高有效负载, 如文献 [ 1]、[ 7]、[ 8]采用的高 摆幅负载技术, 如图 2所示; 以及文献 [ 9]、[ 10]、 [ 11]、[ 12]采用的有源负载技术, 如图 3所示。 图 2 带高摆幅负载的混频器 图 3 带源负载的混频器 3)改善 LO信号的幅度, 使开关对工作更理想。 该方法很容易导致 LO信号的馈通, 一般不采用。 但是,可以通过电流注入技术 [ 4, 13, 14] , 改善开关对 的开关特性,如图 4所示。 图 4 带电流注入的混频器 一般而言, 电流模式混频器的混频基础是采用 电流乘积实现频率的转换, 如 Debono, C. J. 连续 三年提出的混频器电路 [ 15-17]。此类混频器的主要 目的是降低电源电压, 其增益通常不高; 另外, 无源 混频器的增益也比较低 [ 8, 9 ]。 2. 2 线性度 由于混频器的线性度直接决定接收机的动态范 围, 因此, 如何提高混频器的线性度, 是混频器的关 键设计技术之一。许多研究都致力于改善混频器的 线性度。这里只介绍 CMOS混频器的线性度改善技 术,其他工艺的混频器不在本文讨论范围之内。混 频器线性度改善技术可大致分为以下几种: 1) 欠采样混频技术。文献 [ 18]提出的欠采样混 频器 IIP3可达到 + 27 dBm, 如图 5所示, 其核心电 路是高性能的采样保持电路。由于该混频器通过采 606 唐守龙等: CMOS混频器设计现状与进展 2005年 样方式实现频率搬移,因此,除了电路中运算放大器 带来的高噪声之外,采样窄带信号的同时,也会采样 并混淆宽带噪声,最终导致该混频器的噪声系数很 大。这是欠采样混频技术最大的缺点。文献 [ 19]、 [ 20]在文献 [ 18]的基础上,分别改进了欠采样混频 器中的采样保持电路。 图 5 欠采样混频器电路图 2) 基于线性工作状态 MOS管的混频器。该类 混频器的理论基础是 MOS管在线性工作状态下的 I-V特性。最为典型的混频器是 C ro ls, J. 在文献 [ 21] 中提出的电位混频器,如图 6所示。其 IIP3可达到 + 45. 2 dBm, 具有很高的线性度。但是, 该混频器 中的运算放大器噪声很大, 导致整个混频器的噪声 系数高达 32 dB ( 50 8 噪声源 )。同时,为了获得足 够高的转换增益, 该混频器需要功率大于 + 10 dBm 的 LO信号。文献 [ 22 ]提出了该混频器用于零中频接 收机时的直流偏移改善技术。线性工作状态下的 MOS管除用于下变频器以外, 还被上变频器采 用 [ 23, 24 ]。 图 6 电位混频器电路图 3) 基于 G ilbert单元的混频器。前两种混频技 术的线性度都非常高。但是,它们最大的缺点是噪 声高, 因此, 就动态范围而言, 优势并不是很突出。 图 7所示的双平衡结构 G ilbert模拟乘法器 [ 25]可以 在多个性能之间做权衡,且电路结构简单,因此被广 泛应用于有源混频器的设计。 图 7 G ilbert混频器电路 最近几年的混频器设计大多基于 G ilbert单元 电路。G ilbert混频器通过互导管, 把射频电压信号 转换成电流信号,然后, 利用开关对对射频电流信号 进行开关调制。随着沟道长度逐渐减小, MOS管的 I-V非线性越来越严重 [ 26 ] ,导致互导管 M 1、M 2成为 G ilbert混频器主要的非线性源。对射频互导管非线 性的分析已见于多篇文献。典型的有过驱动电压对 非线性的影响分析 [ 27 ] ,工艺参数对非线性的影响分 析 [ 28] , 互导和输出导纳对非线性的影响分析 [ 29]。 就整个 CMOS混频器而言,文献 [ 30]着重分析了互 导管源极负反馈对混频器线性度的影响,指出感性 负反馈技术最佳; 文献 [ 31]详细分析了开关对 (M 1 ~M 4 )对混频器线性度的影响; 文献 [ 32]在此基础 上专门对开关对寄生电容不匹配对混频器二阶非线 性的影响进行了深入研究;文献 [ 33]更详细地分析 了 CMOS混频器中二阶非线性的产生机制, 主要来 自开关对非线性及其不匹配性、互导管非线性或自 混频,以及开关对 MOS管的源极寄生电容。除了上 述几篇 G ilbert混频器非线性产生机理理论分析的 典型文献之外,还有多篇文献报道了基于 G ilbert单 元的混频器非线性改善技术或新颖的电路拓扑结 构, 如上面提到的电流注入技术、采用源极跟随器作 为射频输入电路 [ 34]、不带尾电流的射频输入技 术 [ 35]等。 4)无源混频器。如图 8所示,M 1 ~M 4工作在 开关状态,其线性度比饱和状态下的 MOS管线性度 高, 使整个混频器的线性度高达 + 21 dBm [ 36]。但 是, 该混频器的最大缺点是损耗大、LO功率大。 上述四种混频器在改善线性度的同时,也影响 了其他性能。其中, 各性能权衡最好的当数基于 G ilbert单元的混频器。因此,此类混频器的设计技 术最多、应用也最为广泛。 第 6期 唐守龙等: CMOS混频器设计现状与进展 607 图 8 无源混频器 2. 3 噪声 混频器是接收机的主要模块之一,位于低噪声 放大器之后,其噪声系数对系统灵敏度性能的影响 显著。降低混频器噪声系数,不但可以降低系统噪 声系数,而且还可以减轻低噪声放大器的设计压力。 混频器噪声系数有两种定义形式: 单边带噪声系数 ( Sing le-S ide Band No ise Figure, SSB NF)和双边带 噪声系数 ( Double-S ide B and No ise Figure, DSB NF)。通常, SSB NF比 DSB NF高 3 dB。 近年来,混频器噪声分析多见于 G ilbert混频电 路,比如,混频器衬底噪声分析 [ 37] ,混频器中开关对 噪声分析 [ 38 ] , F licker噪声分析模型 [ 39] , 低压工作下 的混频器 Flicker噪声分析 [ 40, 41] , 等等。 2. 4 隔离度 由于混频器工作频率高,电路中的寄生效应易 造成端口之间的馈通,导致端口信号相互干扰,特别 是大功率 LO信号对其它信号的干扰最为严重。单 平衡混频器到双平衡混频器的演变, 主要特点就是 提高了 LO-IF隔离度。在双平衡结构的混频器中, 两路相反的 LO信号在输出端叠加抵消, 故此类混 频器应用最广。双平衡结构混频器的非理想隔离度 主要来自电路的不匹配, 混频器隔离度的决定因素 有两个:端口之间的寄生通路和电路的匹配性。相 应地, 提高隔离度的方法可分为两类: 1) 切断端口 之间的寄生通路,如图 9所示的共源共栅输入技 图 9 共源共栅输入混频器 术 [ 3] , LO-RF馈通仅为-79 dB; 2) 降低电路不匹配 对隔离度的影响,如文献 [ 42]采用的传输门开关技 术, 比单管开关的混频器隔离度提高 20 dB。 2. 5 功耗 目前,无线通信设备正朝着小体积、低功耗的趋 势发展。为使设备功耗低、电源数目少、电池使用时 间长,必须降低射频接收机的系统功耗。混频器作 为接收机中的关键模块之一,降低其功耗势在必行。 低功耗设计是混频器设计中又一关键技术, 多数文 献报道了混频器的低功耗设计技术。无源混频器最 大的优点是功耗低, 实现零直流功耗 [ 8] , 而有源混 频器的功耗相对较高, 特别是采用 CMOS工艺的有 源混频器。文献 [ 43]指出, 在各性能相近的前提下, CMOS混频器的功耗要比 S iGe混频器高 20% , 因 此, 大部分研究是为了降低 CMOS有源混频器的功 耗。 CMOS有源混频器的低功耗设计技术可分为两 大类: 1) 降低混频器的直流电流 [ 44, 45] ; 2) 降低混 频器的电源电压。该类技术报道的较多,文献 [ 46] 详细讨论了电源电压对 G ilbert混频器性能的影响, 指出, G ilbert单元用于下变频器时最低电源电压可 达到 1. 8 V。其他低电压混频器设计技术的核心思 想是减少电源到地之间的堆叠管数 [ 9, 17, 47-50] , 其中, 文献 [ 9]提出的 0. 38 Lm CMOS上变频器可工作在 0. 5 V。 为了更清楚地了解近十几年来 CMOS混频器的 设计现状,本文对上述研究成果进行了总结,分别给 出混频器三大性能的设计结果报道。 如图 10( a)所示, CMOS混频器的增益基本上 都集中在 - 10~ 10 dB之间。图中有四个增益值比 较突出。其中,①主要采用 CMOS gm 单元电路提高 混频器的增益 [ 5] ,其电压转换增益值达到 26. 6 dB, 电路如图 1所示; ②主要采用电流注入技术 [ 30] , 其 电压转换增益达到 27 dB; ③主要采用高摆幅负载 技术 [ 12] ,其电压转换增益达到 20. 8 dB;④是欠采样 混频器 [ 19] , 因此,其增益非常低。 如图 10 ( b)所示, CMOS混频器的 IIP3基本上 都集中在 - 10 ~ 20 dBm之间。图中四个比较高的 IIP3值均是早期的设计结果, 而且相对应的噪声系 数也比较大。①为欠采样混频器 [ 18] , 其 IIP3达 27 dBm,该混频器的噪声系数为 18 dB;②为电位混频 器 [ 21] , 其电路图如图 6所示, 该电路的 IIP3达到 45. 2 dBm,噪声系数为 32 dB;③为文献 [ 51]的报道 结果,其 IIP3达到 27. 9 dBm,噪声系数为 24 dB; ④ 608 唐守龙等: CMOS混频器设计现状与进展 2005年 为文献 [ 19]的报道结果,亦为欠采样混频器。 如图 10( c)所示, CMOS混频器的噪声系数基 本上都集中在 5~ 20 dB之间,性能最好的应为①, 即文献 [ 8]得到的结果。 ( a)增益 ( b) IIP3 ( c)噪声系数 图 10 CMOS混频器性能汇总图 在 CMOS混频器研究领域, 研究工作可分为两 大类: 1)电路结构的创新, 2)典型结构的理论分析 及优化方法研究。电路结构的创新又可以分为两 类:一是根据理论分析,提出全新的电路结构, 此类 混频器一般会衍生出新的优化电路 [ 15, 18, 21 ] ;二是基 于某一典型结构的局部电路优化, 如吉尔伯特混频 器的局部优化,欠采样混频器的局部优化电路。典 型结构的理论分析及优化方法研究主要是吉尔伯特 单元电路的分析研究,比如, 详细分析吉尔伯特混频 器的线性度性能 [ 30-33 ]和详细分析吉尔伯特混频器 的噪声性能 [ 37-41]。 3 结 论 本文详细阐述了近十几年来 CMOS混频器设计 技术的进展,总结了 CMOS混频器研究领域的研究 工作类型。随着射频集成电路设计技术的高速发 展, 以及 CMOS制造工艺水平的不断提高,作为射频 接收机的关键模块, 混频器的 CMOS设计技术日益 成熟。在片上系统发展的驱动下, CMOS混频器必 将成为混频器设计技术研究的重要方向。 参 考 文 献: [ 1] Ro fougaran A, Chang J Y-C, Rofougaran M, et a .l A 1- GH z CMOS RF front-end IC for a d irect- conve rs ion w ire- less rece iv er [ J]. IEEE J So l Sta C irc, 1996, 31( 7 ): 880-889. [ 2] K ilicaslan H, K im H-S, Ism a ilM. A 1. 9 GH z CMOS RF down-conversion m ixe r [ A ]. IEEE Symp C irc and Syst [ C]. Sacram ento, USA. 1997. 1172-1174. [ 3] Lee S, Yoo S, K im W, et a .l 1GH z CMOS down-conve r- sion m ixe r [ A ] . Int Symp Consum er E lectronics [ C ]. Singapo re. 1997. 125-127. [ 4] M acEachern L A, M anku T. A cha rge- in jec tion me thod for G ilbert cell biasing [ A ]. Canadian Conf E lectr ica l and Com pute r Eng ineering [ C]. Canada. 1998. 365- 368. [ 5] Chang C-C, W eng R-M, H uang J-C, et a.l A 1. 5V h igh ga in CMOS m ixer fo r 2. 4GH z applications [ A ] . IEEE Int Sym p C irc and Syst [ C] . Sydney, Australia. 2001. 782-785. [ 6] Rudell J C, Ou J- J, Cho T B, et a.l A 1. 9-GH z w ide- band IF double convers ion CMOS rece iver for co rdless te-l ephone applica tions [ J]. IEEE J So l Sta C irc, 1997, 32 ( 12): 2071-2088. [ 7] L itm anen P, Lka la inen P, H alonen K. A 2. 0 GH z sub- m icron CMOSLNA and a downconversion m ixer [ A ]. IEEE In t Sym p C irc and Syst [ C]. M onterey, CA, USA. 1998. 357-359. [ 8] Geffroy V, De Astis G, Be rgeau lt E. RF m ixers us ing standard d ig ita l CMOS 0. 35 Lm process [ A ]. IEEE MTT-S [ C ]. Phoen ix, AZ, USA. 2001. 83-86. [ 9] W akim oto T, H atano T, Yamaguch iC, et a.l Sub 1-V 5- 第 6期 唐守龙等: CMOS混频器设计现状与进展 609 GH z band up- and dow n-conversion m ixer co res in 0. 35- Lm CMOS [ A ] . IEEE Symp VLSI C irc [ C ]. H ono lulu, USA. 2000. 98-99. [ 10] Svelto F, Deantoni S, M on tagnaG, et a .l Im plem entation o f a CMOS LNA p lus m ixe r for GPS app lications w ith no ex ternal componen ts [ J] . IEEE T rans VLS I, 2001, 9 ( 1): 100-104. [ 11] Youn Y-S, K im N-S, Chang J-H, et a.l A 2-GH z RF front-end transce iver ch ipset in CMOS techno logy fo r PCS and IMT-2000 applica tions [ A ] . IEEE RFICS [ C ]. Se- attle, W ash ing ton, USA. 2002. 271-274. [ 12] Zencir E, Dogan N S, A rvas E. A low-power CMOS m ix- er fo r low- IF rece ivers [ A ]. IEEE RAWCON [ C]. Bos- ton, M assachusetts, USA. 2002. 157-160. [ 13] Schm atzM L, B iber C, BaumbergerW. Conversion ga in enhancem ent techn ique for u ltra low pow er G ilbert ce ll dow n m ixers [ A ]. IEEE GaAs IC Symp [ C ]. San D ie- go, USA. 1995. 245-248. [ 14] L i Q, L iW, Zhang J L, e t a .l So ft breakdown and ho t carr ie r reliab ility of CMOS RF m ixer and redesign [ A ]. IEEE RFICS [ C]. Seattle, W ash ing ton, USA. 2002. 399-402. [ 15] Debono C J, M aloberti F, M icalle f J. A low-vo ltage CMOS m ultip lier and its app lication to a 900 MH z RF downconversion m ixer [ A ] . IEEE ICECS [ C ]. Be irut. 2000. 108-111. [ 16] Debono C J, M a loberti F, M ica llef J. A 900MH z 0. 9 V low-pow er CMOS downconversion m ixer [ A ]. IEEE CICC [ C ]. San D iego, C aliforn ia, USA. 2001. 527- 530. [ 17] Debono C J, M a loberti F, M icalle f J. On the design o f low-vo ltag e, low-pow er CMOS ana log m ultip liers for RF app lications [ J] . IEEE Trans VLSI, 2002, 10 ( 2 ): 168- 174. [ 18] Chan P Y, Ro fougaran A, Ahm ed K A, et a.l A h ighly linear 1-GH z CMOS downconversion m ixer [ A ]. Europe- an So lid-S tate C ircuits Conf [ C] . Sev illa, Spain, 1993. 210-213. [ 19] Too leW H, E -lM asry E I, M anku T. A novel high ly lin- ear 1 GH z sw itched-current sub-sam pling m ixe r [ A ]. IEEE ISCAS [ C ]. A tlanta, USA. 1996. 203-206. [ 20] C ijva t E, E riksson P, Tan N-X, e t a.l A 1. 8 GH z sub- sam pling CMOS downconversion c ircu it for integ ra ted ra- dio circu its [ A ]. IEEE ISCAS [ C] . M onterey, CA, SA. 1998. 65-68. [ 21] C ro ls J, SteyaertM S J. A 1. 5 GH z h ighly linear CMOS dow nconversion m ixer [ J] . IEEE J So l Sta C irc, 1995, 30 ( 7): 736-742. [ 22] Sanda le C K, K iae i S. Ana ly sis o f adaptive CMOS down conversion m ixers [ A ] . Symp VLSI [ C] . L afayette, LA, USA. 1998. 118-121. [ 23] K inge t P R, SteyaertM S J. A 1-GH z CMOS up-conve r- sion m ixer [ J]. IEEE J So l Sta C irc, 1997, 32( 3): 370- 376. [ 24] Borrenm ansM, SteyaertM. A 2V, low power, s ing le-en- ded 1GH z CMOS direct upconversion m ixe r [ A ]. IEEE C ICC [ C]. Santa C lara, CA, USA. 1997. 517-520. [ 25] G ilbert B. A precise four-quadrant m ultiplier w ith sub- nanosecond response [ J]. IEEE J Sol S ta C irc, 1968, 3 ( 4) : 365-373. [ 26] H uang Q-T, P iazza F, O rsatti P, et a .l The impact of sca ling dow n to deep subm icron on CMOS RF circu its [ J]. IEEE J Sol Sta C irc, 1998, 33 ( 7): 1023-1036. [ 27] Soorapanth T, Lee T H. RF linear ity o f short-channe l MOSFETs [ A ]. P roc 1st IntW orkshop Des M ixed-M ode Integr C irc and Appl [ C]. Cancun, M ex ico. 1997. 81- 84. [ 28] van Langevelde R, T iem e ijer L F, H avens R J, e t a.l RF-disto rtion in deep-subm icron CMOS techno log ies [ A ]. IEEE IEDM [ C ]. San F ranc isco, CA, USA. 2000. 807-810. [ 29] K ang S, Choi B, K im B. L inearity ana lysis o f CMOS fo r RF applica tion [ J] . IEEE Trans M icrow ave Theory and Techn iques, 2003, 51 ( 3): 972-977. [ 30] L iQ, Yuan J S. L inear ity analysis and design optim isa tion fo r 0. 18 Lm CMOS RF m ixer [ A ]. IEE P roc C irc Dev Syst, 2002, 149 ( 2) : 112-118. [ 31] Terrov itisM T, M eye rR G. In termodulation disto rtion in curren t-comm utating CMOS m ixe rs [ J]. IEEE J So l Sta C irc, 2000, 35 ( 10): 1461-1473. [ 32] W ang J, W ongA K K. A study on theoretica l representa- tion o f intermodu la tion in CMOS ba lanced m ixers [ A ]. IEEE E lectron Dev ices M ee ting [ C]. H ong Kong. Ch-i na. 2002. 107-110. [ 33] M anstretta D, Brando lin iM, Sve lto F. Second-o rder in- term odu la tion m echanism s in CMOS downconverters [ J]. IEEE J So l Sta C irc, 2003, 38 ( 3): 394-406. [ 34] Kan T K-K, K in-ChungM ak, Dong shengM a, et a.l A 2- V 900-MH z CMOS m ixer fo r GSM receivers [ A ]. IEEE Int Symp C irc and Syst [ C]. Geneva. 2000, 327-330. [ 35] Sa lem R F, Ga lal S H, Taw fik M S, et a.l A new high ly linear CMOSm ixer su itab le fo r deep subm icron techno lo- g ies [ A ]. IEEE Int Conf E lec C irc and Syst [ C]. C roa- tia, Dubrovn ik. 2002. 81-84. [ 36] P ihl J, Christensen K T, B ruun E. D irect dow nconve r- sion w ith sw itch ing CMOS m ixe r [ A ]. IEEE Int Sym p C irc and Syst [ C ]. Sydney, Austra lia. 2001. 117-120. [ 37] L iL, Guo J, L i Z, et a.l Substrate no ise ana lys is fo r RF CMOS m ixers based on state equa tion techn ique [ A ]. IEEE IntWorkshop Des ign ofM ixed-Mode Integr C irc and 610 唐守龙等: CMOS混频器设计现状与进展 2005年 App l [ C] . Puerto Valla rta, M ex ico. 1999. 94-97. [ 38] Terrov itis M T, M eyer R G. No ise in current- comm uta- ting CMOS m ixe rs [ J] . IEEE J So l S ta C irc, 1999, 34 ( 6): 772-783. [ 39] DarabiH, Ab id iA A. No ise in RF-CMOS m ixers: a sim- p le physical model [ J]. IEEE Trans So l Sta C irc, 2000, 35 ( 1): 15-25. [ 40] M e lly T, Po rre t A-S, Enz C C, et a.l An analysis o f flicker no ise re jection in low-pow er and low-vo ltage CMOS m ixers [ J]. IEEE J So l Sta C irc, 2001, 36 ( 1): 102- 109. [ 41] M e lly T, Po rret A-S, Enz C C, et a.l Add ition to an a- nalysis of flicke r no ise re jection in low-power and low- vo ltage CMOS m ixers [ J]. IEEE J So l Sta C irc, 2002, 37 ( 8): 1090. [ 42] Sandstrom T, Sundstrom L. A 1. 8-GH z double-ba lanced CMOS receiver front-end [ A ] . IEEE Int Symp C irc and Syst [ C ]. O rlando, USA. 1999. 834-837. [ 43] L i X, B rogan T, Esposito M, et a.l A com par ison o f CMOS and SiGe LNA s' and m ixers fo r w ireless LAN ap- p lication [ A ] . IEEE C ICC [ C] . San D iego, Ca lifornia, USA. 2001. 531-534. [ 44] K aranico las A N. A 2. 7V 900MH z CMOS LNA and m ix- er [ J]. IEEE J So l Sta C irc, 1996, 31( 12): 1939-1944. [ 45] Rofougaran R, L in T-H, Ka iserW J. CMOS front-end LNA-m ixer for m icropowe r RF w ire less system s [ A ]. IEEE Int Symp Low Powe r E lec and Des [ C]. San D ie- go, C aliforn ia, USA. 1999. 238-242. [ 46] Sullivan P J, Xav ier B A, KuW H. Low vo ltage pe rfo rm- ance o f am icrow ave CMOS G ilbert ce llm ix er [ J]. IEEE J So l S ta C irc, 1997, 32 ( 7): 1151-1155. [ 47] H siao S-Y, Wu C-Y. A para llel structure for CMOS four- quadrant ana log mu ltiplie rs and its app lication to a 2-GH z RF downconversion m ixer [ J] . IEEE J So l Sta C irc, 1998, 33 ( 6): 859-869. [ 48] K athiresan G, Toumazou C. A low vo ltag e bulk dr iven downconversion m ixer core [ A ] . IEEE Int Symp C irc and Syst [ C]. O rlando, USA. 1999. 598-601. [ 49] Tang C-C, LuW-S, Van L-D, et a .l A 2. 4-GH z CMOS down-conversion doubly balanced m ixer w ith low supp ly voltage [ A ]. IEEE Int Symp C irc and Syst [ C ]. Syd- ney, Austra lia. 2001. 794-797. [ 50] ChengW-C, Chan C-F, Choy C-S, et a .l A 1. 2 V 900 MH z CMOS M ixer [ A ]. IEEE Int Symp C irc and Syst [ C ]. Scottsda le, A r izona, USA. 2002. 365-368. [ 51] C ro ls J, Steyaert M. A fu lly integrated 900MH z CMOS doub le quadra ture downconverter [ A ]. IEEE Int Sym p C irc and Syst [ C]. Seattle, W ashing ton, USA. 1995. 136-137. 作者简介:唐守龙 ( 1979- ), 男 (汉族 ), 山 东邹城人, 博士研究生, 2002年于东南大 学获微电子学与固体电子学硕士学位, 研 究方向为 CMOS射频集成电路和混合电路 设计技术研究。 (上接第 599页 ) 5 结束语 SOI CMOS工艺中的浮体效应是影响器件和电 路性能,乃至使电路失效的主要因素,目前主要是在 器件结构的设计上来加以抑制。只要在体接触的位 置、沟道区到它最近体接触点间的距离上制定出合 理的 规范 编程规范下载gsp规范下载钢格栅规范下载警徽规范下载建设厅规范下载 ,基本上可以消除浮体效应对电路性能的 影响。 参 考 文 献: [ 1] Chen C D, M atloubian M, Sundaresan R, e t a .l S ing le- transistor latch in SO I MOSFETs [ J]. IEEE E lec Dev Le tt, 1988, 9( 12): 636. [ 2] Saraya T, Takam iya, Duyet M, e t a.l F loa ting body effects in 0. 15 Lm partia lly depleted SO IMOSFETs be- low 1 V. P roc IEEE Int SO I Con f [ C]. Sanibe l Island, FL. USA. 1996. 70-71. [ 3] Assase rahi P. H istory dependence of non- fu lly depleted d ig ita l SO I c ircuits [ A ] . VLS I Syp D ig, 1992. 122. [ 4] Kuo J B, L in S-C. Low-vo ltage SO I CMOS VLSI dev ices and c ircuits [M ]. JohnW iley& Sons, Inc. 2001. 59. [ 5] W eiH-F, Chung J E, Ka lkho ran N M, et a.l Im prove- m ent o f radiation hardness in fully-dep le ted SO I n-MOS- FETs using Ge- imp lantation [ J]. IEEE Trans Nuc l Sc,i 1994, 41( 6): 2291-2296. [ 6] Yosh im i M, M izuno T, Iw ase M, e t a.l Suppression of the floating-body effect in SO IMOSFETs by the bandgap eng ineer ing m ethod using a S i1-xGex source structure [ J]. IEEE T rans E lec Dev, 1997, 44( 3): 423. [ 7] N ish iy am aA, A r isum iO, Yosh im iM. Suppression o f the floating-body effect in pa rtia lly dep leted SO I MOSFETs w ith S iGe sou rce structure and its mechan ism [ J] . IEEE Trans E lecDev, 1997, 44( 12) : 2187. 作者简介:彭 力 ( 1960- ), 男 (汉族 ), 重 庆人, 1983年毕业于清华大学半导体专 业,长期从事集成电路工艺学研究。 第 6期 唐守龙等: CMOS混频器设计现状与进展 611