门电路及组合逻辑电路

null数字电子技术数字电子技术null门电路及组合逻辑电路本章首先介绍分立元件组成的基本逻辑门电路和TTL、CMOS集成门电路。在此基础上，然后介绍组合逻辑电路的分析和设计，并对编码器、译码器、加法器等常用的组合逻辑电路进行分析和讨论。最后介绍了电平转换电路。 学习要点 逻辑门电路的逻辑符号及逻辑功能 组合电路的分析 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 和设计方法 典型组合逻辑电路的功能null第一节 数字电路概述 第二节 基本逻辑门电路 第三节 TTL与非门电路 第四节 MOS集成门电路 附 逻辑代数运算规则 第五节 组合逻辑电路的分析与设计 第六节 编码器 第七节 译码器和数码显示电路 第八节 加法器 第九节 电平转换电路第一节 数字电路概述第一节 数字电路概述一、数字电路的基本概念模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。null（1）数字信号是一种二值信息，只有两种状态，在数字电路中用高、低电平表示，电平的高、低可用晶体管的截止和饱和导通来获得，故数字电路中的晶体管通常工作在截止区和饱和去，即工作在开关状态。 （2）数字电路的工作状态一般只与数字信号的有无有关，与信号本身的数值大小无关，故数字电路对元件的精度要求不高，而其抗干扰能力强，可靠性高。二、数字电路的特点和应用1、数字电路的特点在数字电路中，输入信号和输出信号之间通常是一种逻辑关系，故数字电路也称为逻辑电路，主要应用逻辑代数、逻辑关系表和波形图进行分析。2、数字电路的应用自动控制、测量仪表、计算技术、通信技术、电视、雷达等。null日常生活中采用十进制数，它有10个数码，即0、1、2、3、4、5、6、7、8、9，用来组成不同的数，其进位规则是逢十进一。 在数字电路中一般采用二进制数，二进制数只有0和1两个数码，进位规则是逢二进一。三、数字电路中的数和数制采用二进制的主要优点： （1）二进制数的两个数码很容易用电子电路来实现。如晶体管的截止与饱和，用晶体管的饱和表示二进制的0，用晶体管的截止表示二进制的1。 （2）二进制数的运算规则简单，运算操作简便。 采用二进制的主要缺点：表示一个数时位数较多，不易读写。null三、脉冲信号脉冲幅度A脉冲周期T脉冲宽度tp脉冲前沿脉冲后沿正脉冲负脉冲第二节 基本逻辑门电路第二节 基本逻辑门电路　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。　　逻辑0和1： 电子电路中用高、低电平来表示。高电平用1表示、低电平用0表示的称为正逻辑；高电平用0表示、低电平用1表示的称为负逻辑。一般采用正逻辑。　　逻辑门电路：用以实现基本和常用逻辑关系的电子电路。简称门电路。　　基本逻辑关系有3种：与逻辑、或逻辑和非逻辑。与之对应，有3种基本逻辑门电路：与门、或门、非门（反相器）。null一、与门电路 当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。 实现与逻辑关系的电路称为与门。 如开关A与B串联控制灯F，只有开关A与B都闭合时灯F才会亮，所以灯F亮与开关A、B的关系是与逻辑关系。nullF=AB二极管与门电路与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。即有0出0，全1出1。nullF=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。null 在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。 实现或逻辑关系的电路称为或门。二、或门电路 如开关A与B并联控制灯F，只要开关A与B任一个闭合，灯F都会亮，所以灯F亮与开关A、B的关系是或逻辑关系。nullF=A+B二极管或门电路或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。即有1出1，全0出0。nullF=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。null决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。 实现非逻辑关系的电路称为非门，也称反相器。输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。三、非门电路逻辑非（逻辑反）的运算规则为：null将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。四、与非门和或非门1、与非门与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。即有0出1，全1出0。null由或门和非门构成或非门。2、或非门或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。即有1出0，全0出1。第三节 TTL与非门电路第三节 TTL与非门电路一、TTL与非门电路的工作原理null3V 3V 3V 3V（1）输入信号全为高电平1（如3V）时1.4V则V1的各个发射结均处于反向偏置，电源通过R1和V1的集电结向V2提供足够的基流，使V2饱和导通，输出端F的电位为：uF=UCES＝0.3V所以输出F为低电平0。这时V1基极电位uB1为V1集电结压降与V2发射结压降之和，约为1.4V。null（2）输入信号有低电平0（如uA=0V， uB= uC= uD= 3V）时1V则V1基极与A端之间的发射结处于正向偏置，电流通过R1流向该发射结，使V1的基极电位为uB1=0+0.7=0.7V，因此V2截止，输出F为高电平1。0V 3V 3V 3V可见该电路是有0出1，全1出0，满足非逻辑关系。输入端悬空产生的逻辑效果与该输入端加高电平一样。null内含4个两输入端的与非门， 电源线及地线公用。内含两个4输入端的与非门， 电源线及地线公用。null二、TTL与非门电路的电压传输特性截止区转折区饱和区输出高电平输出低电平 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 输出 低电平≤0.5V标准输出 高电平≥2.4V关门电平≥0.8V开门电平＜2Vnull三、TTL与非门的主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。典型值约3.5V，标准高电平USH≥2.4V。 （2）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。典型值约0.3V，标准低电平USL≤0.5V。 （3）开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。典型值约1.8V，产品规范规定小于2V。 （4）关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。产品规范规定≥0.8V。 （5）噪声容限：反映TTL电路抗干扰能力的参数。 （6）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。 （7）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≈8~10。第四节 MOS集成门电路①输入为低电平0（uA＝0V）时，V1导通，V2截止，uF＝VDD，输出端F为高电平1。②输入为高电平1（uA＝ VDD）时，V1截止，V2导通，uF＝0V，输出端F为低电平0。可见电路的输出和输入之间具有非逻辑关系。1、CMOS非门第四节 MOS集成门电路一、非门、与非门、或非门null2、CMOS与非门①A、B当中有一个或全为低电平0时，V3、V4中有一个或全部截止，V1、V2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，V3和V4才会都导通，V1和V2才会都截止，输出F才会为低电平0。电路满足与非逻辑关系：null3、CMOS或非门①只要输入A、B当中有一个或全为高电平1，V1、V2中有一个或全部截止，V3、V4中有一个或全部导通，输出F为低电平0。②只有当A、B全为低电平0时，V1和V2才会都导通，V3和V4才会都截止，输出F才会为高电平1。电路满足与非逻辑关系：null二、传输门null三、三态门null用三态门构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个三态门处于工作状态，而其余三态门均处于高阻状态，这样总线就会轮流接受各三态门的输出。附：逻辑代数运算规则附：逻辑代数运算规则将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。由此可以导出逻辑代数的其他一些运算法则。null（2）基本运算（1）常量之间的关系分别令A=0及A=1代入这些公式，即可证明它们的正确性。null（3）基本定理利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：null(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1证明分配率：A+BC=(A+B)(A+C)证明：null分配率A+BC=(A+B)(A+C)A·1=1null逻辑函数的化简　　若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。运用摩根定律运用分配律运用分配律　　逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。null　　如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。运用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。　如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。null利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。第五节 组合逻辑电路的分析与设计将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。由逻辑门组成的无记忆功能的电路称为组合逻辑电路。 组合逻辑电路的特点：电路任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻之前的电路状态无关。第五节 组合逻辑电路的分析与设计null一、组合逻辑电路的分析步骤： （1）由逻辑图写出逻辑表达式。通常由输入级开始，依次逐级写出各个门电路的逻辑式，最后写出输出端的逻辑式。 （2）运用逻辑代数化简或变换逻辑表达式。 （3）列出逻辑关系表。 （4）根据逻辑关系表和逻辑表达式分析逻辑功能。null逻辑图逻辑表达式 1 1 最简与或表达式化简 2 2 从输入到输出逐级写出例：分析图示电路的逻辑功能。null最简与或表达式 3 列逻辑关系表 3 4 电路的逻辑功能当输入A、B取值不同时，输出F为1，当输入A、B取值相同时，输出F为0。这种逻辑关系称为异或。 4 异或逻辑简化形式异或门 逻辑符号null逻辑图逻辑表达式例：分析图示电路的逻辑功能。化简电路逻辑功能当输入A、B取值相同时，输出F为1，当输入A、B取值不同时，输出F为0。这种逻辑关系称为同或。同或门逻辑符号null逻辑图逻辑表达式例：分析图示电路的逻辑功能。化简电路逻辑功能电路输出与输入之间具有与-或-非逻辑关系。这种逻辑电路称为与或非门。与或非门逻辑符号null逻辑图逻辑表达式例：分析图示电路的逻辑功能。化简null逻辑关系表电路逻辑功能当输入A、B、C的取值为奇数个1时，输出F为1，否则输出F为0。具有这种逻辑功能的电路称为判奇电路或奇偶校验电路。null二、组合逻辑电路的设计步骤： （1）根据逻辑要求设定输入、输出变量（通常引起事件的原因为输入变量，事件的结果为输出变量）及变量逻辑状态（0、1）的含义，列出逻辑关系表。 （2）由逻辑关系表写出逻辑函数表达式。 （3）化简或变换逻辑表示。 （4）由逻辑表达式画出逻辑图。null列逻辑关系表电路功能描述例：设计一个3人表决逻辑电路，当多数人赞成时议案通过，否则议案不能通过。设输入变量为A、B、C，作为参加表决的3人，它们的取值为1时表示赞成该议案，取值为0时表示不赞成该议案。输出变量为F，作为表决的结果，取值为1时表示该议案已被通过，取值为0时表示该议案没有被通过。 1 穷举法 1 null由逻辑关系表写逻辑函数表达式的方法： 2 写逻辑表达式 2 null逻辑表达式最简与或表达式化简 3 4 画逻辑图 3 4 null逻辑变换如果用与非门实现，则需将逻辑函数表达式进行适当变换，化为与非形式。逻辑图null逻辑关系表电路功能描述例：用与非门（含非门）和异或门设计一个设备工作状态监视系统，用红、绿、黄3个指示灯指示3台设备的工作状态。3台设备都正常工作时绿灯亮；有1台设备发生故障时黄灯亮；有2台设备发生故障时红灯亮；3台设备都发生故障时黄灯和红灯都亮。这是一个多输出的逻辑系统。设输入变量为A、B、C，作为被监视的3台设备，其取值为1表示设备发生了故障；为0表示设备工作正常。输出变量为F1、F2、F3，作为红、黄、绿3个指示灯，其值为1表示灯亮，为0表示等不亮。由此可列出逻辑关系表。 1 穷举法 1 null 2 2 逻辑表达式逻辑关系表null 3 化简及逻辑变换null 4 逻辑电路图 4 第六节 编码器第六节 编码器实现编码操作的电路称为编码器。 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。 用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。 编码器可分为二进制编码器、二-十进制编码器和优先编码器等。null一、二进制编码器二进制编码器：将一般信号编为二进制代码的电路。3位二进制编码表输入8个互斥的信号 输出3位二进制代码因二进制只有0、1两个数码，故一位二进制数只能表示两个（21个）信号。2位二进制数有4种不同的组合（00、01、10、11），可以表示4个（ 22个）信号。一般n位二进制数可以表示2n个信号。null逻辑表达式逻辑图用或门实现用与非门实现null8421 码编码表输入10个互斥的数码 输出4位二进制代码二、二－十进制编码器 二-十进制编码：用4位二进制代码来表示十进制数中的 0 ~ 9 十个数码。简称BCD码。 用4位自然二进制代码中的前10个状态来表示十进制的10个数码，因各位的1所代表的十进制树从高位到低位依次为8、4、2、1，故称为8421 BCD码。null逻辑表达式逻辑图nullnull三、优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。集成3位二进制优先编码器CT74LS148null集成3位二进制优先编码器74LS148的编码表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效第七节 译码器第七节 译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。一、二进制译码器二进制译码器是翻译二进制代码的电路，其输入是二进制代码，输出时表示代码含义的信号。设二进制译码器的输入代码为n位，因n位二进制代码由2n种组合，故有2n个输出信号，每一个输出信号都对应一种输入代码的组合。且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。null1、3位二进制译码器输入：3位二进制代码；输出：8个互斥的信号。null逻辑表达式逻辑图电路特点：与门非组成的阵列null2、双2线－4线集成译码器null74LS139的逻辑关系表null例：74LS139用作数据分配器。null例：74LS139用作数据选择器。null二、二－十进制七段显示译码器和数字显示电路1、半导体数码管　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。nullnullb=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极null七段显示译码器的逻辑关系表真值表仅适用于共阴极LEDnull1、半加器第八节 加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位null2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。null全加器的逻辑图和逻辑符号null实现多位二进制数相加的电路称为加法器。串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。