关闭

关闭

关闭

封号提示

内容

首页 雷达信号数字侦察接收的FPGA实现.pdf

雷达信号数字侦察接收的FPGA实现.pdf

雷达信号数字侦察接收的FPGA实现.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《雷达信号数字侦察接收的FPGA实现pdf》,可适用于IT/计算机领域,主题内容包含电子科技大学硕士学位论文雷达信号数字侦察接收的FPGA实现姓名:姜冬梅申请学位级别:硕士专业:信号与信息处理指导教师:唐斌摘要摘要现代电子战信号环境符等。

电子科技大学硕士学位论文雷达信号数字侦察接收的FPGA实现姓名:姜冬梅申请学位级别:硕士专业:信号与信息处理指导教师:唐斌摘要摘要现代电子战信号环境的主要特点是频段宽待处理信号密集对非合作信号进行被动侦察接收。数字信道化接收机具有监视频段宽、全概率接收、处理多个同时到达信号和可重构等优点是雷达侦察接收机的主要研究方向之一。本文结合具体项目对数字信道化接收机相关技术进行研究并提出一种新的实现方法。论文主要工作及成果如下:、研究了信道化结构研究了一种基于IDFT的数字信道化方案该方案较传统的基于多路数字下变频的信道化方案大大降低运算量有利于提高系统的实时性。分析了数字滤波器组特征合理设计滤波器带宽和信道化抽取比可较好地抑制“兔耳效应”并完成监视带宽内无缝连接以确保全概率接收。、根据IDFT的数字信道化特点提出了一种低资源消耗的信道化FPGA实现架构。该架构可大大地节省硬件资源并且在信道数增加情况下资源消耗几乎不变。随着信道数的增加该架构在资源上的优势更加明显。此外从优化速度角度考虑将上述结构按时域抽取思想以四路展开得到一种IDFT信道化的高效结构。它的系统处理速度是分解前的四倍同时较IDFT信道化原始结构具有明显的资源优势。该架构具有速度可扩展性在资源允许条件下可以进行更细致的分解采用更多条支路并行处理以获得更高的处理速度。、完成了高速数据采集及数据率转换子系统框图设计和主要芯片选择以及其高速数据采集信号检测和存储、数字信道化、信道输出检测和与DSP通信模块的FPGA程序设计。、分析了Radix.FFT算法特点研究其FPGA实现结构。通过对Radix.运算单元时分复用并结合算法特点合理地对数据进行存储和排序该结构可节约硬件资源。、完成了高速数据采集电路性能评估进行了软硬件联合系统调试和实验结果分析。硬件测试满足指标要求。关键词:数字信道化、高速数据采集、FFT、FPGA、折叠展开ABSTRACTABSTRACTTheproliferationofelectronicsignalsinmodemcombatenvironmentsrequirestheuseofsophisticatedelectronicwarfare(Emreceivers.DesirablecharacteristicsofEWreceiversincludewidebandfrequencycoveragehighsensitivityanddynamicrangehigllprobabilityofinterceptsimultaneoussignaldetection,frequencyresolutionandfullrealtimeoperation.Aclassicreceiverwhichaccomplicestheserequirementsischannelizedreceiver.Inthisdissertation,somerelativetechniquesofdigitalcharmelizedreceiveralestudiedandaproposeddigitalchannelizedstructurewasimplememated.Thecriticalissuesofthedissertationincludeasfollows..Ad蟛talchannelizedapproachbasedonDFTisstudiedindetail.Comparewiththetraditionalapproachitreducescomputationalloadgreatly,andthecharacteristicsofpolyphasefiltersaleanalyzedandthe“rabbiteareffect'’ispreferablyrestrainedaswell..AccordingtothefeaturesoftheIDFTbaseddigitalchannelizer,alowresourcecoststructurewhoseresourcecosthardlychangesinspiteofthechannelnumberincreasingisproposed.Moreover,theabovestructureisseparatedintofourbranchessynchronouslyusingthemethodofthedecimatedintime.ItsadvantageliesinthehardwaleresourceslessthantheaboriginalIDFTbasedigtalchannelizerstructureandtheprocessingspeedhigherthanthelowcoststructure.TIlisKghefficientstructureCanbedevelopedformorebranchestoimpelementeinparallelandthenahighprocessingspeedisachieved..eprocessingblocksdesignandimplementationofthehighspeeddatasamplinganddigitalchannelierWasintroducedusingFPGAindetail..AlowhardwarecostimplementationonFPGAforradixFFTisstudiedwhichreusetheradixunitandaddressthememor)rreasonably.nleperformanceofADCcircuitistested.nleexperimentalresultsofthesystemindicatethatthedesignedindexesofthedigitalchannelizedreceiveraresatisfying.Keywords:DigitalChannelizationHighspeedSamplingDiscreteFourierTransformFieldProgrammableGateArrayFoldandUnfoldII独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知除了文中特别加以标注和致谢的地方外论文中不包含其他人已经发表或撰写过的研究成果也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名:蔓皇堑日期:埘年s月乎日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定有权保留并向国家有关部门或机构送交论文的复印件和磁盘允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此签名:羔垒掐导师签日期:第一章绪论.研究背景第一章绪论由于现代电子接收设备正处于越来越恶劣的电磁环境中相互干扰严重特别是现代战场军用电子设备繁多干扰复杂对抗干扰性能提出了更高的要求所以可靠性较低、抗干扰能力和灵活性较差的模拟接收系统己越来越不能适应现代电子战环境。因此从世纪年代后研究具有可靠性较高、灵活性和抗干扰能力较强的数字接收系统成为了重要的研究主题。电子战接收机是电子情报保障体系中的重要组成部分。其主要功能是接收复杂信号环境下的非合作信号。电子战接收机侦察接收结果的性能直接影响对抗干扰的效果。电子战接收机除了要求具有宽输入带宽、高灵敏度和分辨率、大动态范围和处理同时到达多个信号的能力之外还必须能适应现代高密集的信号环境对接收到的大量信息必须实时或准实时处理。电子战的最主要的特点是频段宽(几乎覆盖整个无线频段)待处理的信号种类多对非合作信号进行被动侦察接收。现代电子战接收机种类繁多但总的说来尚无一种接收机能满足电子侦察的所有要求【l。】。传统电子战接收机多采用模拟方法实现在接收过程中由于模拟器件的限制极易导致信号的频率和相位等精细信息丢失。目前的电子战系统往往都是在已知或者在事先假定的几种信号样式下进行工作的系统适应能力及反应时间无法满足电子侦察要求。所以研究开发工作频段宽接收适应能力强可扩展性好能够适应多种信号的侦察接收机是电子战发展的必然要求。通信领域软件无线电的成功应用【。为电子侦察系统的发展提供一种较为理想的模式软件化电子侦察接收机。人们希望借助于通信领域软件无线电的架构和思想建立通用的硬件平台、设计规则和协议规范用软件来实现多用途、多功能的电子侦察设备J。软件无线电的核心内容之一是宽带数字接收机它是指接收机用一个高速AD,J变换器覆盖现有雷达、通讯系统中的各种无线设备的所有频段并将监视带内的所有信号变换至基带数字信号。近年来宽带数字接收系统因其优越的性能受到了电子侦察界的格外关注,,,j它的优点是有可能采用更为灵活的信号处理方法直接从输出的数字化数据中获得更多信息并且由于数字化数据能够长期储存许多更有效的信号处理方法(如信号测向估计信号电子科技大学硕士学位论文分类识别、混沌信号处理、谱估计以及神经网络、小波分析等现代信号处理方法)可在己截获的数据中进行进一步分析和处理。从硬件结构上讲用一个高采样频率大输入动态范围宽输入、输出频带的ADC变换器高速数据率转换器以及用于完成基带信号处理的高速DSP构成的宽度数字接收机可以替代很多现有侦察设备。这种全新的数字接收方式在未来高密集信号环境的对策方面在电子战、雷达、通信和制导应用中在高速信号处理方面都将产生划时代的意义【l引。.电子战侦察数字接收机研究动态随着大规模集成电路开始出现数字信号处理技术的发展电子战视频数字接收机也随之诞生。这种接收机中信号的到达时间(TOA)、脉冲宽度(Pw)和脉冲幅度(PA)是通过视频(基带)信号数字化然后合理利用数学信号处理的方法测量到达方向(AOA)和载频(I江)等参数利用模拟方法测得后转成数字码这些参数共同构成脉冲描述字。视频数字接收机的出现提高了电子战接收机的侦察能力但它无法获得信号的脉内信息很难适应日益复杂的电磁环境。随着高速A/D和数字处理芯片的出现窄带中频数字接收机成为可能从而进入数字接收机的第二个发展阶段。这种接收机以窄带超外差接收机为基础不对信号进行视频检波可保留信号的脉内信息能够通过脉内分析获取信号调制特征同时参数测量精度也大幅度提高并具有事后分析能力。窄带中频数字接收机截获概率比较低当输入信号带宽超出接收机带宽信号信息将丢失。为了克服以上问题宽带数字接收机随之诞生。宽带数字接收机具有高截获概率、高处理增益、软件可重构等优点发展宽带数字接收机是电子战侦察接收机发展的趋势。高的采样率和信号处理能力无法匹配致使宽带数字接收机不能实现实时处理导致大量数据丢失。针对数据“瓶颈"问题通过不断的深入研究已出现了很多解决方法。可以采用做“加法”的方法也就是采用大量处理器的并联提高处理能力同时该方法增加了系统的复杂度:另一种方法是做“减法”通过降低量化位数来对降低处理能力的要求从而达到克服数据“瓶颈”的目的。文献概要介绍了这一技术这种接收机能在GHz瞬时带宽条件下实现瞬时频率测量可以处理同时到达的两个单脉冲信号。单比瞬时特接收机的处理速度较快较好地解决了高采样率下信号的高速处理问题但有关多个同时到达信号的处理复第一章绪论杂信号的参数估计低截获概率信号的检测等问题还需进一步探讨。宽带数字接收机不可避免地会出现多个同时到达信号数字信道化接收机较好地解决了这一问题。文献】详细介绍了一种高效硬件多速率数字信道化接收机这种接收机的抽取在滤波器之前信道化后信号的采样速率显著降低较好的解决了高速采集和处理之间的矛盾同时也可以将同时到达多信号划分到不同信道来处理。对信号带宽不超过子信道带宽的信号信道化能大大降低采样率而且信号特征保持不变但对于信号带宽超过子信道带宽的信号可能会改变部分信号特征。.系统方案选取为了完成瞬时带宽MHz内多个同时到达雷达信号接收本设计选取数字信道化结构。本系统选用采样率为GHz、量化位数为bit的ADCADC输出数据由FPGA完成高速数据存储和数字信道化由DSP完成参数估计。.本文内容介绍和章节安排本系统是侦收系统中的数字信号处理模块主要完成高速采集存储和信道化处理。本文主要研究工作是系统中的信道化FPGA实现的架构设计。本文结合相关科研任务对基于多相滤波的信道化处理进行了系统的研究在实现方案上进行了大胆探索取得了部分研究成果主要内容安排如下:第一章首先论述了数字接收机的发展现状然后介绍本课题背景最后简要归纳了本文主要内容。第二章首先介绍信道化的原理对滤波器组进行仿真和性能分析推导出数字信道化IDFT结构然后从时域和频域着手分别讨论了信道化输出的检测方法。第三章对数学信道化的FPGA实现架构进行了讨论分别从优化面积和优化速度方面给出了数字信道化的FPGA实现结构。详细介绍了多相分支和IFFT的FPGA实现方法。第四章在前一章架构分析的基础上对系统框图的各个模块进行具体的电路设计。包括高速数据采集存储、A/D性能进行评估、数字信道化及信道化输出检测等功能电路并给出相应的功能仿真结果。第五章对系统进行测试给出实验结果和结论。电子科技大学硕士学位论文望。第六章总结了本文的主要工作对数字信道化接收机后续研究工作进行了展第二章数字接收机基础理论第二章数字接收机基础理论.基于多相滤波器组数字信道化本小节重点介绍一种基于多相滤波器组数字信道化方案该方案提供了一种高效的硬件解决途径。采用均匀滤波器组的方法滤波器数量K要大于信号抽取因子M汹圳。该方案令KFMF是一个正整数选择最佳的F可使得对于交叠信道的判决更简便。这种滤波器组的数字信道化方案结合了短时傅里叶变换(STFT)的灵活性和多相滤波下变频的高效性可以满足硬件实现的要求。信道化的基本原理是将输入的全带信号进行频带分割又称为子频段或子信道然后对各子信道分别处理。为了得到更高的频率分辨率各子信道可分别再进行第二次分割、第三次分割直到满足频率分辨率的要求为止。数字式信道化接收机是由模拟信道化接收机演变而来的。在早期的模拟信道化接收机中接收到的信号被转换成视频信号在这个转换过程中将丢失一部分信息(例如载波频率信息)而对于数字式信道化接收机而言信号经过数字化并且转化到较低频率几乎保留了所有的信号信息并使得信息便于储存。模拟信道化接收机无法克服信道不均衡数字信道化接收机可以有效地解决信道不均衡的问题。数字技术的发展使得人们将信道化接收机的研究重点转移到数字式信道化接收机上。数字信道化接收机结构如图.。图中x(nT)为采样后的高速数据包含了监视带内的所有信息。hk(T)k=Ol...K.为带通滤波器各滤波器输出对应频带内的信号该结构亦称作滤波器组。滤波器组是信道化接收机最重要的环节之一实现滤波器组的直接方法是设计多个单独的滤波器每个滤波器具有特定的中心频率和带宽。从理论上来说每个滤波器都可以独立设计可以具有不同的带宽和滤波器特性。但是这种方法设计的滤波器组工作时的运算非常复杂。通常希望设计出频率分辨率一致的接收机即各通道中滤波器有着相同的特性和带宽然而在设计模拟滤波器组时滤波器的特性很难控制要做出许多性能(如带宽、波动因子)相同的滤波器是很困难的而这一点在数字信道化接收机中应用数字信号处理技术是很容易实现的。电子科技大学硕士学位论文模..信道划分与交叠图.数字信道化接收机结构图信道划分是信道化接收机设计中非常重要的一个环节它性能的优劣直接影响到后续处理器的设计难度。在保证滤波器性能的同时考虑计算量的大小和处理速度信道的划分需要采用高效数字滤波器。FIR数字滤波器系统稳定易于实现线性相位允许设计多通道滤波器。因此采用FIR数字滤波器。设N阶低通滤波器的单位冲击响应为hon】{厅()...厅(Ⅳ一))()其它带通滤波器可由这个低通滤波器平移产生。K个滤波器覆盖整个到f每个滤波器的中心频率是吼=xk/K.经调制后的带通滤波器的单位冲击响应为魄”】=%陬p魄”k=O...K()第k个通道的频域响应为峨(e)=Ho(P儿”引)()设滤波器的通带宽度z/K阻带宽度x/K为了能够覆盖整个频域采用%交叠的方式滤波器在db处交叠。根据设计指标要求将~MHz化分为个信道采用上述%交叠方式设计滤波器组通带宽度为.MHz根据K个滤波器覆盖整个到£可推出K为.MHz。第二章数字接收机基础理论..F抽取的选取抽取之后每个通道的输出带宽被限制在一万^彳IKWrM/K()为了不产生混淆必须满足xM/K石()设F删当Fl时通带内不产生混叠若要求过渡带也不产生混叠时则应满足F。虽然F取可以得到最大的抽取率但它会引入测频模糊处于信道交叠的地方的时候很容易判断错误。为了减少后续判断的难度因此选取F=。..多相滤波器组高效结构推导通常数字信道化接收机的滤波器都是基于多相滤波【】技术来实现的它是宽带接收机直接实现方式的高效形式该结构可从宽带数字式信道化接收机的直接实现形式变化而来。对图.数字信道化直接实现形式中取一具体信道进行分析。结构如图.输入信号是x(n。I)经过某一带通滤波器hk(n。I)后输出信号为u。(n。I)再将u。(n王)进行频谱搬移使其中心频率平移到坐标原点附近得到V。(n。I)然后对v。(n.I)进行M倍抽取得到该通道输出信号y。(n:T)其中T=MI。图.第K信道滤波原理图结合式()和图.得咋(碍互):x(伟正)事%(惕石)】P一警概:芝x(l互一聊石)办(聊石Ⅺ一』警拥】e一』警协(.)设N满足N=lo令m=rpK其中r=...K一p:O...P一则电子科技大学硕士学位论文Yk(Mn)=vk(Mn):【芝艺x(胁一丛一.)ho(pK.)P』争(然州】e一』警鼢(.)r=O|口OPI令(胁)=x(MnpKr)ho(pKr)贝,t儿(胁):【K!‘(胁)P/eJ》(.)当F为时()式司以改写为此(胁):【KIq(胁)P/》】(.)当F为时()式可以改写为Yk(Mn)=K(胁)eJih】(一)砌(一lo).Z口.Y。(n)可由离散傅立叶反变换表示。可见傅立叶变换可以用于数字信道化滤波器组的实现。IDFT可以利用IFFT进行计算这样可以进一步减少运算量。于是得到图.所示的基于均匀IDFT滤波器组的数字式信道化接收机结构。图.中滤波部分是在抽取之后即滤波是在降速后进行的提高了实时处理能力。另外滤波器的系数均分在每个支路上这样每一支路滤波器的系数就只有原来滤波器系数的/K个可以减少滤波运算的累积误差提高计算精度旧。.{M、LHE。(ZI)P骘.IM上H州z)F丝lFFTo、MH艮.(Zj)F蟛图.基于DFT的数字式信道化接收机结构鼢坚r吖p扫掳一r力Kp%力一Kp一砌X础H脚=第二章数字接收机基础理论..滤波器组仿真后文中未经特别说明的所有设计和仿真都采用如下的参数。采样频率fs为blHz转换有效位数是位。由..节知K为由..节知M为。即将到f。划分为个信道做倍抽取。考虑待处理的信号为实信号采样频率为MHz那么无模糊带宽为MHz。经过倍的抽取后做点的IFFT可以得到个独立的信道。滤波器组有个信道输出每个信道的带宽为.MHz(MHz/)。这个带宽可以看成是dB带宽将dB衰减处的带宽定义为dB带宽设计目标是dB带宽是dB带宽的两倍。利用MATLAB中的“remez"函数得到相应的滤波器系数带内波动因子(R。)为.OldB阻带插入损耗(R。)为dB通带截止频率为【/阻带起始频率为rd滤波器阶滤波器组的仿真输出如图.所示。..性能分析角叛辜/tad图.滤波器组(前个信道)幅频特性示意图图.给出的信道化结构该结构对数据进行点滑动处理即输入到滤波器组的数据每次移动点。由于滤波器组每次执行点数据的运算当数据进行点滑动时可以有足够的数据进行重叠从而使所有的数据对运算的贡献几乎相同。当输入是MHz采样的实信号时系统有效带宽是MHz对输入数据进行点FFT频率分辨率为.MHz(/)。多相滤波器组把整个频带划分成个信道并行输出使得信号无论出现在哪个信道都可以被检测到。因此基于这种结构的数字信道化接收机具有MHz瞬时带宽的全概率截获电子科技大学硕士学位论文的能力。同时还具有很强的多信号处理能力可以同时处理不同信道中的多个信号。虽然图.滤波器组的仿真输出可以达到dB的动态范围但这是在理想条件下的结果并没有对数据进行量化处理。实际的动态范围受到ADC的性能、有效转换位数以及ADC与输入信号的幅度是否匹配等因素的制约。在ADC与输入信号幅度完全匹配的情况下每提高一位采样位数大约可以提高dB动态范围。对滤波器系数和采样数据都进行bit有效量化时仿真输出的动态范围大约是dB。.信道化输出检测..频域检测频域检测是将FFT运算作用于所有的输入数据上为了进行FFT输入数据点的长度必须预先确定以不重叠方式对数据点进行FFT的方式如图.(a)所示以%重叠方式对数据进行FFT如图.(b)所示。频域检测的主要优点是在低信噪比下可以把信号检测出来缺点是需要进行大量运算。l........JI........一(a)(b)图.数据点分组..时域检测简单的时域检测是通过信号幅度与固定门限比较来却确定在数据中是否有信号。在进行信号检测时经常要明确虚警时间。虚警时间是在没有信号时接收机产生一次虚警所要的平均时间。如果ADC的采样速率是C对样本的虚警概率是P缸那么虚警时间Tf可以写成第二章数字接收机基础理论弓古t'asJPs()将采样后的每一个样本与门限比较任何输出超过门限就看成一次虚警。一旦确定了允许的虚警概率就可以根据虚警概率计算设定的门限值。只考虑一个数据点与固定门限比较的情况。假定噪声的概率密度函数p(x)是服从高斯分布的那么贴)=击e吾()其中仃是噪声方差。要产生输入信号的包络需要I和Q两路信号。假设上式表示的是I路的噪声概率密度那么Q路的噪声概率密度可以表示为p咿击P号()包络的概率密度是p(x)p(y)的积改写成r的函数Lt'l"石户工p(r)』节po)咖。煮杀P一万却了roa.dP虿()OY‘‘V上式中r=)【y‘o=arctan(y/x)。这个概率密度函数为瑞利分布则虚警概率可以表示为%=p(.)毋=P()上式中毛是门限将上式进行变换可得‘=一(%)()当虚警概率确定以后就可以利用上式计算出门限值。单样本检测往往灵敏度不够高一种更合理的方法是基于多个数据样本点的检测。下一种检测方法是求N个数据点的输出和并将结果与一个门限比较。定义特征函数为c(w)=lp(x)e一"dx()电子科技大学硕士学位论文N个互相独立的随机变量和的概率密度函数由n.个单边概率密度函数p(x)的卷积给出数学上可以写成岛(x)=P.I(xx.^.仍一恐)A()凼咄ax.一。)上式是x域P。P:的卷积所以X域的卷积等价于域的乘积即c.(co)=Gl(国)c(co)q(co)()上式的逆变换给出的是联合概率密度函数N点判决的虚警概率可以写为加)=去j俐P咖咖()%参弘出仁其中a为门限值。显然时域检测比频域检测容易。基于多个样本数据点的时域检测可以提高检测的灵敏度弥补单样本检测的不足其运算量远小于频域检测具有更好的工程可实现性。.架构设计基本技巧架构设计是FPGA设计中的重要环节在用FPGA实现某一DSP算法时可根据系统指标要求设计不同的实现架构。在FPGA设计中包括流水线、并行设计、展开技术、重定时和折叠技术等设计技巧。下面将针对怎样实现速度与资源互换问题介绍流水线、并行设计和折叠变化。流水线变换导致了关键路径的缩短从而可以提高时钟速度或采样速度或者可以在同样速度下降低功耗。并行处理多个输出在一个时钟周期内并行地计算。这样有效采样速度提高到并行级数相当的倍数。与流水线类似并行处理也能够用来降低功耗。第二章数字接收机基础理论考虑三阶有限冲激响应(FIR)数字滤波器其框图如图.。y(n)=ax(n)bx(n)cx(n)()y(n)图.一个阶FIR滤波器关键路径由个乘法与个加法时间来限定。即如果%是乘法所用时间、t是加法操作需要的时间则“采样周期"(T铷pl。)由下式给出。‰。毛TA()考虑图.所示的阶FIR滤波器其流水线实现是通过引入两个附加锁存器而得到的如图.所示。y(n)图.流水线FIR滤波器关键路径现在为TMTA。则“采样周期"(kpie)由下式给出瓦啦%L()并行处理域流水线技术互为对偶若一个计算能够排成流水线它也能并行处理。考虑式()所描述的阶FIR滤波器这个系统是个单输入单输出(SISO)系统可描述如下y(n)=ax(n)k(z一)cx(n)()为了获得一个并行处理结构SISO(单输入单输出)系统必须转换为MIMO(多电子科技大学硕士学位论文输入多输出)系统。下列方程组描述一个每个时钟周期有个输入的并行系统(即并行处理的级数是L=)。y(k)=ax(k)k(尼一)cx(k一)y(k)=ax(k)bx(k)cx(k)()y(k)=ax(k)bx(k)cx(k)此处k表示时钟周期数。在第k个时钟周期有个输入x(k)、x(k)和x(k)被处理同时输出中产生个样点。如图.所示。《k)图.FIR滤波器的并行处理结构并行处理系统的关键路径保持不变但是个样点是在一个周期内处理的因此迭代周期为玩=互珊批(%L)()j流水线和并行处理都能提高系统的处理速度但是流水线仅在关键路径计算时间大于通信或I/O延时边界时才可以使用一旦达到此边界后流水线不能进一步提高速度了。这时流水线必须结合并行处理才能进一步提高该架构的速度。折叠变化用于系统地确定DSP架构中的控制电路使得单个功能单元【也能够时分复用于多个算法运算。通过在一个功能单元执行多个算法运算功能单元的数目减少使得电路面积减少。在DSP架构中折叠技术提供一种以时间换取面积的方法。折叠变换提供了一种系统的技术以设计若干个算法运算时分复用于一个功能单元的硬件控制电路。折叠方程的推导是该技术的基础。第二章数字接收机基础理论考虑图.(a)中延迟为w(e)的从节点U到V的边e。分别调度节点U和V的Z次迭代在Nlu和Nlv时刻执行U和v是节点U和V的折叠阶数。在节点U和节点V执行的功能单元分别表示为H和Hv。如果Hu是PI。级流水线结构那么节点U的次迭代结果在NluPT时刻出现。因为U山V边有w(e)个延迟节点U的Z次迭代结果被节点V在N(w(e))v时刻执行的(w(e))次迭代运算所使用。因此中间结果必须存储珥(u山y)=w竺’)H朋尼“()=Nw(e)昂一“个单位时间它独立于迭代次数。UoV边的实现为结构中从Hu到Hv的一条带有DⅣ^V)延迟的路径该路径上的数据是NlvI对亥tHv的输入如图.(b)所示。.................Nlv吨嘲l~塑一咔叵}\(a)带有w)延迟的边Co)相应的折叠数据通道.小结图.折叠变化本章详细介绍了数字信道化基本原理讨论了频谱划分和抽取倍数对滤波器组性能的影响详细推导了数字信道化的IDFT结构该结构较传统多路数字下变频信道化结构减少了运算量且信道数越多运算量的优势越明显。从时域和频域着手分别讨论了信道化输出的检测方法比较它们的优缺点多点累计的时域检测方法能保证准确性和实时性。最后讨论了架构设计中的基本技巧详细介绍并行设计和时复复用技巧。电子科技大学硕士学位论文第三章数字信道化实现方案.数字信道化FPGA实现架构设计由第二章第一节可知M倍抽取的数字信道化的输出可以表示为:Kq(Mn)ej争】()h()Yk(Mn)=qi“】()h尸I其中r(Mn)=x(MnpKr)ho(pKr)K=M=P=。p=O本章的主要任务从速度和资源角度出发讨论数字信道化的FPGA实现的体系架构。利用并行设计思想将上式按L=进行展开其中nM)yk(nM)=“er(nM)e/警打鼢。】(一)地”=“e》r(nM)e。T“yk(nMM)=足>一'‘Sr(nMM)eji。t‘r】(一)。(一一)】(一)。‘川’其框架结构如图.。:篁。(蒯一M)P犀K打】(一)。=(蒯一M)P一”】(一)。Ple,(nM)=x(MnpKr)ho(pKr)p=Pc,(nMM)=x(胁一M一必一)%(丛.)p=()()第三章数字信道化实现方案图.M倍抽取的数字信道化并行处理结构由图.可得M倍抽取的数字信道化可以分解为个M倍抽取的数字信道化。设M()倍抽取的数字信道化的处理速度为£则系统处理速度f‘。下面将着重讨论倍抽取的数字信道化的硬件结构。.信道化FPGA实现低资源消耗结构为了减少面积折叠技术常应用于DSP的架构设计中。折叠技术提供一种以时间换取面积的方法。通常折叠应用的输入数据在变化前可以保持N个周期其中N是在硬件的一个功能单元上执行算法操作的个数。..多相分支折叠结构如图.所示设x(n)的采样周期为I经过倍抽取后的数据将保持个时钟周期不变因此可以对算术运算单元进行次复用。为方便阐述将如图所示一个多相分支结构简记为P并将h。(pKr)简记为h(p)。电子科技大学硕士学位论文x(tK一.(a)多相分支结构e(Ⅸ)(b)多相分支简化表示图.一个多相分支图.(b)中H=【ll(O)h()h(P一)】。根据折叠方程可以得出多相滤波器的折叠结构如图.所示:必s必s皿sⅨⅨⅨ.x(K)ⅨO兰坚!ooHlHLHalKIKIKOOoe.(tK)Ⅸo盟IK图.多相滤波器折叠结构其中=每K个周期完成一次折叠如上图所示在第Ⅸ个时钟周期系数向量H:弱、xKe)送入P进行处理P的输出结果接到£K)同理在第lK个时钟周期系数向量H:。、xK)送入P进行处理PO的输出结果接到:)这样经过K个周期P依次输出K)£。(K)。..IDFT实现由上节可得P的输出是倒序的因此下面将见绍怎样实现倒序输入的K点IDFT。K点的IDFr写为第三章数字信道化实现方案以垅)=x(忍)棚省=nm(KI)IK瞰K一)eJ咖OIKx(O)eJmn(K)lK=一删鬈x()eJ蒯x()其中m=Ol...K.。从()式可以看出做K点的FFT后乘以一个ej揪因子。结构如.图所示。K点的IDFT等价于倒序输入的K点序列由此可推出倒序输入序列的IDFT的实现P一』疗OK/Koy,(KO图.倒序输入的K点IFFT框图其中r=...k=...l=...。当£(K)£o(K)进入IFFT处理器先进行K点的FFlI运算输出值依次与ejh陋)tKe'J“(聃yKeJ柚Ⅸ相乘得到K个信道的输出。根据上述推导可以得出数字信道化的一种高效结构如图.所示。其中r=...k=...I=..。。信号通过多相滤波器每个时钟周期计算一个多相分支经过个时钟周期依次计算出(K)£。(K)经过IFFT运算依次得出个信道输出值。如比ⅨⅨOO删丑岛一h刚皿一域彭叼rⅨⅨⅨⅨlOOOO’。.....。.....。.。J多相滤波器IFFT坛(翮图.数字信道化的低资源架构由式()知包含K的子信道其K倍抽取的数字信道化需要完成KP阶的多豢电子科技大学硕士学位论文相滤波器组和K点的IFFT。滤波器组需要KP个实数乘加器IFFT若采样基四结构需要Kl(K)/次复数乘法和Kl(K)次复数加法引。数字信道化的低资源结构利用折叠技术对乘法和加法单元进行复用完成多相滤波器组只需P个实数乘加器完成K点的IFFT仅需log。(K)个复数乘法器和log。(K)个复数加法器(有关IFFT的实现将在.节详细见绍)从而有效地提高了运算单元的利用率。随着信道数目的增加用于多相滤波器的加法器数目不变计算IFFT的运算单元会有少量增加。采用上述信道化结构信道数目每翻翻仅增加个复数乘法器和复数个加法器。.信道化FPGA实现高效结构为了增加架构的吞吐率展开技术常应用于DSP的架构设计中。它产生一个新的程序来描述原有程序的多次迭代。利用展开技术可以得到一种信道化的高速硬件实现结构。第k个通道的输出可以写为儿(Ⅸ):KIer(K)d警睹()上式按时域抽取基四算法展开当k=OK/yk(K)=ylt(K)y七(tK)rV七y(Ⅸ)%船yI(tK)rV‘()当k=K/K/yk(tK)=ylk(IK)yIqK)W‘歹yt(tK)W‘yt(tK)rV‘jf()当k=K/K/Yk(IK)=yl女(Ⅸ)一yIqK)rV‘y々(膈)陈孤yt(tK)rV‘()当k=K/...K一第三章数字信道化实现方案其中Yk(IK)=ylI(Ⅸ)一y女qK)W‘歹一y々(Ⅸ)体石拍y^(Ⅸ)玎公j『()KJgylt陋)=毛(IK)eik=o..K/()FK』Tyt(Ⅸ)=川(IK)eir=,TKJgyI(Ⅸ)=r(K)eir=rK一IJgry々(Ⅸ)=(K)eik=O...K/()k=...K/()k=O...K/()为方便书写将x(KpKr)简记为Xr(IKpK)h(pl简记为h。。由式()、()、()、()和()可得:P毛(Ⅸ)=(KpK)h,(p)p=P一丘l(Ⅸ)=Xx,l(KpK)h.(p)p=Pi毛m(Ⅸ)=xr(KpX)h,(p)p=PI(Ⅸ)=EX(KpK)h,m(p)()根据式()到()的推导可以得出如图.所示的数字信道化的快速实现结构。输入信号x(n)通过串并变化得到aaa和a四路数据由式(一)得它"ttq经过个P处理单元分别得到输出Sat,£l。£以£m.取值从作周期循环。由式()到()可知r什。分别经过IFFT处理器得到四组输出向量k(K)。(K)k(K),rk)FO。r.,,ylyyy(IK由式()到()知ylk(K)yk(K)yk(K)yk(K)通过基处理单元得出所有信道的输出。l电子科技大学硕士学位论文枷倒序输入的点FI丌七=l】'J吖一lk=K,...Kk=K/,.K|jk=K/毛K图.数字信道化的高效结构该结构采用时域抽取的基四算法四条支路并行处理个时钟周期可以计算出个信道的输出从而有效地提高了系统的处理速度。若采用基八、基十六时域抽取将信道化算法按上述方式展开这样可得到更多的支路并行处理从而系统速度将得到进一步的提高。.FFT高效实现FFT是DFT的快速算法。K点的IFFT若采用频域抽取的基四结构需要Kl(K)/次复数乘法和Kl(K)次复数加法运算。本节从优化资源的角度出发采用时分复用技术设计一种FFT的高效结构。该结构只需个复数乘法器和l(K)个加法器完成K点的IFFT。该结构能对串行输入连续数据流作FFr运算。..FFT实现结构图.K级的FFT的实现结构如图.所示M表示存储空间PE为基四碟形运算单元C内存放每级的第三章数字信道化实现方案旋转因子。对于FFT的每级运算首先要对N个输入数据进行排序输入序列x(n)进入MON个周期完成对N个输入数据的存储和排序。PEI负责第一级碟形运算分别从MO和C里面读取相应的数据和旋转因子完成基四碟形运算输入结果按一定的位次保存到存储空间Ml。在N个周期内N/次调用PEI单元完成第一级处理。同理可以完成第二、第三到第K级运算。..存储和排序实现合理的对数据进行存储和排序将是实现上述结构的关键为了处理连续的数据流存储空间采用乒乓结构如图.所示。当前一级PE或输入对A空问写入数据同时后一级PE从B空间读取数据:当前一级对B空间写后一级则对A空间读数据AB交替工作完成对连续数据流的处理。例如当前N个周期数据x(nN)...X(n)被写到M的A空间同时PEI从M的B空间读取前一个N个周期保存的数据x(nN)...x(n。A、B均为四输入四输出接口的存储器可以由块RAM实现A/B功能。将通过A、B进行有效的地址管理来实现对每级数据读写。图.存储空间M内部结构图.A或B的内部结构蒸墨圣蒸篡兰嚣墨喜蓁誊“/、()图.点FFr的运算规律电子科技大学硕士学位论文下面以点FFT为例介绍每级数据读写方式点FFT按频域基四抽取其运算规律如图.所示。由图.知每级数据在进行蝶形运算前需要排序图.给出了每级数据存储规律。X(O)X()X()X()‘X()X()X()X()X()X()X()X()X()X()X()X()(a)ttO的A/B中数据位置xl()xl()xl()x()x()X()xl()x()x()x()x()xl()xl()xl()xl()x()(b)M的A/B中数据位置x()x()x()x()x()x()x()x()x()x()x()x()x()x()x()x()(c)M的A/B中数据位置图.l点FFT数据存储规律如图.(a)所示输入数据x()到X()存放在MO的RAMO中数据X()到X()存放在RAMl中数据X()到X()存放在RAM中数据X()到X()存放到RAM中。在进行蝶形运算时PEl分别从M的四片RAM中读出第一组数据X()、X()、X()和X()进行运算输出结果xl()被写入M的RAMOxl()被写入M的RAMlxl()被写入M的RAMxl()被写入M的RMA。同理X()、X()、X()和X()被读出相应的x()、x()、x()和x()被写入Ml中X()、X()、X()和X()被读出x()、x()、x()和x()被写入M中X()、X()、x()和X()被读出x()、x()、x()和x()被写入Ml中。如图.(b)所示PE分别从Ml的四片RAM中读出第一组数据xl()、xl()、第三章数字信道化实现方案x()和x()进行运算输出结果x()、x()、x()和x()分别存放到M的四片RAM中同理x()、x()、xl()和xl()被读出相应的x()、x()、x()和x()被写入M中x()、xl()、xl()和x()被读出x()、x()、x()和x()被写入M中x()、x()、xl()和x()被读出x()、x()、x()和x()被写入M中。最后依次从~的RAM读出x()、x()、x()和x()从RAMl读出x()、x()、x()和X()从RAM读出x()、x()、x()和x()从RAM读出x()、x()、x()和X()从而完成点FFII的顺序输入顺序输出的每级数据存储管理。..缩放缩放是在保证传输函数从输入到输出不变的条件下重新调整一定的内部增益参数以便限制内部信号的范围能够适应硬件的一种处理。每个碟形运算单元读入四个复数产生四个复数输出输出值可能比输入值大而每级存储器的数据线的位数是相同的为了避免溢出现象采用了一定的缩放策略。对于频域抽取的基四算法第一级碟形运算输出将会产生约为.的增益【】输出数据右移位放入下级存储器。对于第一级缩放可为O、l、或bit。对于第到第log。fN)级缩放可为、或bit。为了保证无溢出发生不妨设第一级缩放为其余级缩放为。设第i级缩放为bS为缩放因子则FFT的输出值将缩小为原来的/s。.小结aool(N)岛()本章对数字信道化的FPGA实现架构进行了讨论分别从优化面积和优化速度方面给出了数字信道化的FPGA实现结构。详细介绍了多相分支和IFFT的的实现方法。电子科技大学硕士学位

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/11
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部