关闭

关闭

关闭

封号提示

内容

首页 基于FPGA的数字中频收发信机的设计与实现.pdf

基于FPGA的数字中频收发信机的设计与实现.pdf

基于FPGA的数字中频收发信机的设计与实现.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于FPGA的数字中频收发信机的设计与实现pdf》,可适用于IT/计算机领域,主题内容包含北京交通大学硕士学位论文基于FPGA的数字中频收发信机的设计与实现姓名:刘寅生申请学位级别:硕士专业:通信与信息系统指导教师:陶成中文摘要摘要:软件符等。

北京交通大学硕士学位论文基于FPGA的数字中频收发信机的设计与实现姓名:刘寅生申请学位级别:硕士专业:通信与信息系统指导教师:陶成中文摘要摘要:软件无线电(SoftwareDefinedRadio)是无线通信系统收发信机的发展方向它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上而不必过多关注电路实现。在进行数字处理时常用的方案包括现场可编程门阵歹IJ(FPGA)、数字信号处理器(DSP)和专用集成电路(ASIC)。FPGA以其相对较低的功耗和相对较低廉的成本成为许多通信系统的首先方案。正是在这样的前提下本课题结合软件无线电技术研究并实现基于FPGA的数字收发信机。.本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先从理论上对发射机和接收机结构进行研究找到收发信机设计中关键问题。其次在理论上有深刻认识的基础上以FPGA为手段将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题它也是本文的研究重点。本文在研究了已有各种同步方法的基础上设计了一种新的同步方法和相应的接收机结构并以硬件电路将其实现。最后针对所设计的硬件系统本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的基本实现了数字中频收发机系统的设计要求。本文中发射机系统是以Altera公司EPCFC为硬件平台接收机系统以Altera公司EPSFC为硬件平台。收发系统均是在QuartusII.环境下通过编写VerilogHDL代码和调用AlteraIPcore加以实现。在将设计方案落实到硬件电路实现之前各种算法均使用MATLAB进行原理仿真并在MATLAB仿真得到正确结果的基础上使用QuartusII.中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后可下载至硬件平台进行调试通过QuartusII.中集成的SignalTap逻辑分析仪可以实时观察电路中各点信号的变化情况并结合示波器和频谱仪得到硬件测试结果。关键词:SDR数字收发机FPGA载波同步符号同步分类号:TN.j量塞变通厶鲎亟堂僮论塞旦S!Bg至ABSTRACTABSTRACT:SDRiSthedirectionforthedevelopmentofwirelesscommunicationSystem.Ithelpsthecommunicationsystemdesignertofocusonthedigitalprocessingoftransceiverandcarelessabouttheimplementationofcircuits.Attheaspectofdigitalsignalprocessing,solutionsincludeFPGA,DSPandASIC.ConsideringtherelativelowpowerconsumptionandlowcostFPGAhasbecomethefirstsolutionformanycommunicationsystems.UndertheseconditionsthispaperwillfocusontheresearchandimplementationofdigitaltransceiverusingFPGAwithSDRtechnology.Thispapermainlydiscussesthearchitectureandrelevanthardwareimplementationoftransmitterandreceiver.Firstthispaperresearchesthearchitectureoftransmitterandreceiverintheory,inordertofindthecriticalproblems.Thenwithdeepinsightintheory,relevantalgorithmssuchasfeedbackcontrolfeedbackcompensationandf.eedforwardcompensationwillbeimplementedonhardwareusingFPGA.SynchronizationisthekeypointindigitalcommunicationsystemsitisalsodiscussedinthisPaperwithanemphasis.Withtheresearchofseveralexistingsynchronizationschemesthispaperdesignsandimplementsanewsynchronizationmethodandrelevantarchitectureforreceiver.Atlastfullyhardwaretestisdoneforthetransceiversystem.Testresultsshowthatthesolutionisfeasibleandmeetthedesignrequirementsofdigitaltransceiversystem.ThetransmittersystemisbasedontheAlteraEPCFChardwareplatformandthereceiverisbasedontheAlteraEPSFChardwareplatform.ThetransceiversystemisimplementedusingVerilogHDLandAlteraIPcoreinQuartusII.IDE.BeforecircuitsimplementationallalgorithmsaresimulatedusingMATLABintheory.BasedonthecorrectresultoftheorysimulationHDLcodeispresimulatedandpostsimulatedusingfunctionalsimulationtoolandtimingsimulationtoolinQuartusII.IDE.Afterthesimulationsthetransmitterandreceivercanbedownloadedintothehardwareforcircuittest.ThroughSignalTapinQuartusII.IDEandoscilloscopeandspectrumanalyzer,hardwaretestresultcanbeobtained.KEYWORDS:SDRDigitalTransceiverFPGACarrierSynchronizationSymbolSynchronizationCLASSNO:TN.图表目录图.传统无线接收机结构..图.理想软件无线电接收机图.BPSK发射机框图图.式(.)的SSRG结构实现图.BPSK星座图图.阶升余弦FIR滤波器单位脉冲响应。..图.信道模型图.典型内插结构图.CIC内插滤波器结构图.二次内插功能模块图.CIC滤波器整体频率响应lO图.NCO工作原理.图.数字本振l图.数字混频器的电路结构图.DAC工作环境图.DAC的模型.图.DAC各点信号的时域(离散域)波形图.DAC各点信号频谱图.倍采样时的中频输出图.补内插的RTL级视图图.成型滤波器IP核设置图。二次内插硬件实现结构..图.NCO设置图.同步问题的分类图.文献中对同步电路的分类图.新的同步电路分类.图.采用反馈控制算法的理想接收机结构图.采用反馈补偿算法的理想接收机结构.图.采用前馈补偿算法的理想接收机结构.图.前馈补偿算法的实际电路结构图.反馈算法的电路结构。图.载波同步使用反馈控制算法符号同步使用反馈补偿算法图.锁相环电路模型..图.锁相环的数学模型..图锁相环离散数学模型..图.一阶环路的相平面图.理想二阶环环路滤波器..图.Costas环误差提取模块图.BPSK信号接收相平面图图.载波同步电路..图.反馈补偿符号同步电路..图.判决前的信号波形..图.点插值示意图图.Gardner定时误差检测算法l图.载波同步使用反馈补偿算法、符号同步使用反馈补偿算法..图.解调器电路图.反馈补偿载波同步图.载波同步使用前馈补偿算法符号同步使用前馈补偿算法..图.前馈补偿符号同步电路..图.点内插示意图图.前馈补偿使用的定时误差估计算法..图.误差滤波。图.前馈补偿载波同步电路..图.载波相位误差估计..图.第一类接收机载波同步顶层设计图.带有相位调整端和频率调整端的NCO.图.矩形鉴相一阶环相平面..图.DPRAM用作时钟域隔离.图.反馈补偿符号同步顶层设计..图.LIJT的RTL级结构........图.第二类接收机解调器顶层设计。图.第二类接收机载波同步电路顶层设计..图.正、余弦信号LuT实现图.前馈补偿符号同步顶层设计图.分段线性化原理图arctan函数分段线性结果图.前馈载波同步顶层设计..图正、余函数分段线性化结果。图一l无模拟滤波器的时域测量电路图.无模拟滤波器的频域测量电路图.有模拟滤波器的时域测量电路图.有模拟滤波器的频域测量电路图a无模拟滤波器随机序列局部波形..图.b无模拟滤波器随机序列整体波形..图.a无模拟滤波器交替序列局部波形图.b无模拟滤波器l交替序列整体波形图.a无模拟滤波器随机序列局部功率谱。图.b无模拟滤波器随机序列整体功率谱..图.a无模拟滤波器随机序列局部功率谱.图b无模拟滤波器随机序列整体功率谱.图.a有模拟滤波器随机序列局部波形.图.b有模拟滤波器随机序列整体波形.图a有模拟滤波器交替序列局部波形图.b有模拟滤波器l交替序列整体波形图.a有模拟滤波器随机序列局部功率谱图.b有模拟滤波器随机序列整体功率谱图.a有模拟滤波器l交替序列局部功率谱图.b有模拟滤波器交替序列整体功率谱.图一载波同步期望结果图.点采样符号同步期望结果.图.点采样符号同步期望结果.图.第一类接收机随机序列同步结果..图.第一类接收机交替序列同步结果图.第=类接收机随机序列同步结果..图第二类接收机交替序列同步结果图.第三类接收机随机序列同步结果..图.l第三类接收机O交替序列同步结果学位论文版权使用授权书本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索提供阅览服务并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国家有关部门或机构送交论文的复印件和磁盘。(保密的学位论文在解密后适用本授权说明)学位论文作者签名:签字日期:沙钾年导师签名:签字日期:^L彳月^倒辱笠.置钿引p独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研究成果除了文中特别加以标注和致谢之处外论文中不包含其他人已经发表或撰写过的研究成果也不包含为获得北京交通大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文作者签名.别童笠签字日期.伽年了月彩日致谢本论文的工作是在我的导师陶成副教授的悉心指导下完成的陶成副教授严谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来陶成老师对我的关心和指导。陶成副教授悉心指导我们完成了实验室的科研工作在学习上和生活上都给予了我很大的关心和帮助在此向陶成老师表示衷心的谢意。陶成副教授对于我的科研工作和论文都提出了许多的宝贵意见在此表示衷心的感谢。在实验室工作及撰写论文期间强薇、赵鹏飞、戚小玉、夏颖、张谦等同学对我论文中的研究工作给予了热情帮助在此向他们表达我的感激之情。另外也感谢家人和朋友他们的理解和支持使我能够在学校专心完成我的学业。在此我想对所有帮助过我的人表示衷心感谢。引言.课题研究的目的和意义随着人类社会活动地不断进步人们对于信息的获取方式开始从最初的有线逶信渐渐发震无线通信。巨大的社会需要求推动无线通信快速向前发展。两薪的协议和标准的提出在满足人们信息获取需要的同时也对传统的无线通信系统提出了新的挑战。在传统的无线通信系统中以接收毒凡设计为例其结构可用图.表示【n。图传统无线接收机结构FigurellTraditionalarchitectureofradioreceiver款图中可以看到在这种接收枫结构中信号从天线接收直至进入ADC之前的所有环节都是采用模拟信号处理的方式完成。这就使得无线接收机的体积非常庞大而且极易受到外界干扰信号的影响。另外采用模拟电路实现的无线接收规一旦各项参数确定接收枫的电路结构也就随之确定这虢使得无线接收梳的应用具有较强的针对性无法重新配置以适应新的标准和协议。为了实现硬件设备的可重用性出现了软件无线电(SoftwareDefinedRadio)的概念l。软件无线电的目的就是希望能够采用固定不变的硬件平台而通过软件的改变来实现灵活的无线电系统。理想的软件无线电要求在天线处进行数字化处理从而可以在数字域获得宪全的灵活性。理想软件无线电接收机结构如图.所示。图理想软件无线电接收机FigureIIdealSDRreceiver理想软件无线电接收机要求诸如模/数转换(ADC)、数字信号处理器(DsP)或现场可编程门阵(FPGA)等物理器件的处理速率要能够满足直接在天线处进行数字化处理的要求。但限于技术和成本的考虑理想的软件无线电结构目前还没有在商业系统中得到发展。虽然理想的软件无线电系统还没有得到大规模的应用但软件无线电的思想却已经被应用到无线通信系统的设计中并且目前的无线通信系统正在逐渐向着理想软件无线电的方向发展。在现有的技术条件下为了获得数字实现的最大灵活性实际采用的接收机结构为二次下变频结构一次下变频在模拟域处理另一次则在数字域处理。相比较传统的无线电接收机结构模数转换被提前到中频进行。原有的很多信号处理环节已经在中频改用数字处理的方式实现这不仅提高了无线接收机的抗干扰性而且在一定程度上提供了相对灵活的解决方案。这正符合了软件无线电将模数转换在射频实现的发展趋势。在数字处理环节常用的解决方案有三种分别是:专用集成电路(ASIC)、现场可编程门阵Y)J(FPGA)和数字信号处理器(DSF)。这三种解决方案在功耗、成本以及可编程能力方面都有着不同的优势和劣势。针对具体的应用场合需要在这种三种解决方案中折衷考虑。现场可编程门阵列(FPGA)以其相对较低的功耗、成本以及相对较强的可编程能力成为越来越多无线通信系统的首选解决方案。同时从硬件的设计思路角度现场可编程门阵列特有设计方式也更符合无线接收机的物理层概念。:出于上述接收机结构与硬件解决方案的考虑本文将数字中频收发信机结构以FPGA为硬件平台加以实现希望能得到满意的结果和有用的结论。I.论文的主要结构和作者在论文中的工作..论文的主要结构本文主要讨论数字中频接收机结构与相应的硬件实现据此论文主要由三部分组成:第一部分介绍发射机设计中的相关理论与硬件实现问题。在原理部分本文紧密结合数字通信理论中对调制信号的描述详细介绍了将数字调制理论应用到发射机实现时会遇到的各种问题并提出了相应的解决方法。通过理论部分的研究可以对发射机各功能模块有一个深入的理解为后续硬件实现打下良好的基础在硬件实现部分将详细介绍发射机各个功能模块的电路实现方法。由于硬件选择FPGA作为开发平台所以介绍发射机功能模块的实现时将结合FPGA中的电路设计方法介绍各个功能模块的FPGA实现形式。第二部分介绍接收机中的相关理论与硬件实现问题。在原理部分本文在数字中频接收机的前提下主要研究了三种不同的接收机结构。同步是接收机设计中的关键问题。针对接收机中涉及到的载波同步与符号同步文中还讨论了与接收机结构密切相关的三种同步算法它们分别是:反馈控制算法、反馈补偿算法和前馈补偿算法在硬件实现部分主要是对各种同步算法进行硬件实现并在此基础上将采用了不同算法的三种接收机结构落实到硬件电路中使其成为完成的通信接收机。第三部分介绍硬件系统测试的方法和测试结果。作为以实现为重点的硬件系统开发系统测试是必不可少的。该部分详细介绍了硬件测试的方案和具体的测试电路连接方法以及发射机与接收机中需要进行测试的参数。最后记录下各种接收机同步的效果和各种参数测试的数据结果。..作者在论文中的工作对于本文的选题作者希望通过对数字中频接收机结构和同步算法的研究使自己能够对通信系统的整体框架有一个全局认识和把握。同时在硬件实现过程能够将所学到的理论知识应用到具体的电路设计中做到理论与实践相结合的目的。在课题研究期问作者主要完成了以下工作:()前期仿真:研究发射机各功能模块的作用并利用MATLAB数学软件对发射机各功能模块进行仿真以验证模块设计的正确性研究已有接收机中涉及的各种同步算法并利用MATLAB数学软件对接收机中的各种同步算法进行仿真验证。()硬件实现:使用FPGA实现经过仿真验证的接收机算法并且根据对已有同步算法的研究设计出了一种新的用于载波同步的反馈补偿同步算法。并在此基础上尝试对文献中原有同步算法的分类方法进行修改从而将反馈补偿算法纳入到新的分类方法中。()在收发信机硬件平台实现的基础上进行系统测试。获得最终测试结果及各项测试参数。发射机的设计与实现发射机采用BPSK调制实现其结构如图.所示。图.中还标出了各模块在硬件实现时所处的时钟域。信息源用PN序列产生可以模拟信息源中的随机比特序列。随机序列按照BPSK方式映射成为相应的基带符号序列。基带符号序列在经过成型滤波前需要进行朴内插每符号晕}的个数与成型滤波器的阶数密切榛关它也是发射枧设计中的一个关键参数。经过成型后的基带数字信号通过CIC滤波器进一步将数据速率提高到数字本振的采样频率随后与NCO产生的数字本振信号相乘即可得到所需要的中频调制信号。.发射机功畿单元蚕BPSK发射祝框图FigureBPSKtransmitterblock..信源比特序列的产生信源比特序列应采耀PN序列的形式用来摸拟信息比特流的随机特性。常用的PN序列有m序列、Gold序列等【。为了保证信息比特的随机特性所采用的PN序列应具有较长的周期本系统中采用的是阶的m序列其本原多项式为(功=x’o苫l稼一)采用SSRG结构翻实现(.)的本原式时电路结构如图所示。..符号映射图式()的SSRG结构实现FigureSSRGimplementationof()由信号源产生的比特序列需要按照采用的调制方式将比特序列映射为相应的符号序列。本系统采用的是BPSK调制符号映射的规则如表(.)所示。比特符号lOBPSK符号映射的星座图如图.所示。QlI图.BPSK星座图FigureBPSKconstellation..补内插与成型滤波为【经过符号映射后得到的符号序列记为如。)则基带信号的模拟形式可以表示J(f)=口。g(fnT)一()其中g(t)为发送符号时所使用的脉冲波形丁为~个符号的持续时间。当使用数字信号实现基带信号时基带信号可以表示为对式(.)的采样。设采样时间为五瓦满足奈奎斯特采样定理的求并且满足T=mrs则有s(t=kT,)=口。g(kT,一nT)()n兰s(t=圮)=口。g(kmn)Ts(a)为简化以下推导中省略乃将(a)重写为(b)’虹尼口。gkmn(b)(.b)可以表示为札七】口。(研七一所以】o舭】)^=呻=(吒kmn)ogkn=.ao=研七】gk】()其中a=口。研七一mn其序列形式可以表示为Ek】{...al...ao...al,......>()缸后序列中相临非零元素之间有m.个零元素。由式(.)可以看到基带信号的离散形式可以表示为hEk】与gEk的卷积。因此将映射后的符号序列{an)经过补内插后得到序列ak】再令ak】通过具有单位脉冲响应为gk】的滤波器就实现式()所要求的基带信号表达式。内插倍数m与成型滤波器的阶数密切相关。一般来说成型滤波器多以FIR滤波器的形式实现gk】即为FIR滤波器的抽头系数。因为FIR滤波器具有有限长度单位脉响应所以gk】的长度也是受限制的实际当中一般令烈尼】取一TtT时间内的值【对应的k的变化围是一mkmkZ。所以设计出来的FIR滤波器的阶数为m共有m个抽头系数。图给出了一个m=滤波器阶数为的升余弦FIR滤波器的单位脉冲响应。从图中可以看出当偏离中心位置个点以后抽头系数的幅值已经很小所以一mkm.kZ是可以满足工程需要的。式(.)所得到的结果符合奈硅斯特无失真传输第一准则【。接收端对序列sk】进行判决即可得到原始的数据符号。但在实际问题中需要对收发信机的整体结构进行考虑这时单位脉冲响应科明不是通过某个滤波器来实现而由发送滤波、信道和滤波器共同实现。对应的信道模型可以用图.表示。信道一般被认为具有理想的传输特性即c(n)=。这样原有的升余弦响应被分成了两部分:发送端根升余弦和接收端根升余弦。它们之间具有如下关系。G(Q)=G.(C)G尺(Q)gk】='后g月【后】:l:ll!《》‘:::::。~:‘i毒’’l||。f..{.耋。一盘o^TIl:I占占、上占|d严。”口I’il上。b图阶升余弦FIR滤波器单位脉冲响应FigureImpulseresponseoforderraisedcosinefilter()()图信道模型FigureChannelmodel本系统的发射机在设计发送端成型滤波器时采用的就是具有单位脉冲响应断七的根升余弦FIR滤波器。经过内插和成型滤波后数据速率由原来的clkl提高到了elk。通过前面的论述可以看到将数据速率从clkl提高到clk是为了获得符合式()的离散形式基带信号。..二次内插从成型滤波器输出的基带信号数据速率为elk此速率与采样数字本振的时钟clk相比较低。为实现数字混频需要进行二次内插将基带信号数据速率从elk提高到elk并保证频谱结构没有失真。理论上二次图典型内插结构FigureClassicalinterpolator对于低倍内插这种结构非常合适。但在通信发射机中基带数据速率与中频数字采样频率可能相差较大这就需要较高的内插倍数。高内插倍数意味着对内插滤波器的频率响应提出了高要求。一般的FIR滤波器为了达到所要求的性能需要很长的移位寄存器这不利于满足实时性的要求。实践中H(z)常常采用级联积分梳状滤波器(CascadedIntegratorCombCIC)实现【】。CIC内插滤波器的典型结构如图.所示。从图中可以看到CIC内插滤波器内部已经包含了速率变换的功能。同时CIC滤波器在保证线性相位的前提下【引入了反馈环节这使得CIC滤波器能够以相对较小的阶数实现所需要的性能。图GIG内插滤波器结构FigureStructureofCICfilter在基带低速数据进入CIC内插滤波器之前还需经过一级补偿滤波器。这是因为CIC内插滤波器无法在通带内提供平坦增益这会造成信号频谱结构失真。因此需要经过一级补偿滤波器使通带内的整体频率响应平坦。补偿滤波器使用一般的FIR滤波器即可实现。考虑补尝滤波器的情况下二次内插功能可由以下部分实现如图.。图二次内插功能模块Figurendinterpolatorfunctionblock经过补偿滤波器补偿的CIC滤波器响应如图所示。图中蓝色曲线表示CIC内插滤波器的频率响应它以clk为采样时钟绿色曲线表示CIC补偿滤波器的频率响应它以clk为采样时钟红色曲线是经过补后的CIC内插滤波器的整体频率响应它以clk为采样时钟。ClCanditsCompensationFilterResponses图.CIC滤波器整体频率响应FigureTotalfrequencyresponseofCICfilterlO口协cocI比可l!ca西芝lmllk..NCO产生数字本振NCO(NumericallyControlledOscillators)可以用来给基带信号提供数字中频它取代了模拟中频中采用的模拟信号本振信号的方式。使用数字中频方式符合软件无线电的发展趋势。NCO的工作原理如图.所示J。在发射机中NCO只用来提供数字本振所以相位调整端和频率调整端没有画出。从图可以看出NCO由一个相位累加器和一个波形查找表实现。NCO的输出频率可以按照式(.)计算无=fs鹏/朋()其中石为NCO的采样时钟它也是NCO模块的工作时钟‰是相位增量M为相位累加器的精度。数字本振模块以clk作为工作时钟。为了保证数字本振输出具有恒定包络采样频率clk应设为中频频率的倍。得到的数字本振如图.n所示。图NCO工作原理FigurePrincipleofNCO图.数字本振FigureDi西talLocalOscillator..数字混频器数字混频器以乘法器的形式实现。电路结构如图.所示。..DAC输出图.数字混频器的电路结构FigureDigitalMixer经过混频后的数字中频已调信号送入DAC后即可转换成相应的模拟信号发射出去。DAC是数字信号与模拟信号的接口单元其工作环境如图.所示。图.DAC工作环境FigureDACenvironment为了分析输出信号J(f)的谱结构将DAC建模成如下结构如图.。图.DAC的模型FigureDACmodel其中理想D/A实现了从数字域到模拟域映射的功能即F(f)=sk(tkTs)瓦为采样时钟。Jjl(f)为零阶保持器定义为h(t)=,<t<五所以s(f)=虿(f)圆庇(f)=skh(tkTs)k=DAC模型中各点信号的时域(离散域)表示如图所示。图.DAC各点信号的时域(离散域)波形FigureSignalwaveforminDACmoduleDAC模型中各点信号的频谱表示如图.所示。(一lO)()图DAC各点信号频谱FigureSignalspectruminDACmodule对于已调载波信号当DAC时钟频率为载波频率倍时输出信号频谱如图所示。图倍采样时的中频输出FigureIFoutputoftimeoversample从图可以看出DAC输出的模拟信号中仍然存在较大的镜像频率成分。镜像频率成分不但会使输出的信号失真而且在无线通信环境中还会对相邻信道产生极大的干扰。因此在DAC输出后还在加一级模拟滤波器港滤除掉镜像频率只留下希望的频率成分。DAC具有零阶保持器的系统响应对应频域的响应为sin(x)/x的形式这会使输出信号频谱中的有用成分出现失真。在实践中可以根据工程需要决定是否加入补偿环节。.发射机硬件设计与FPGA实现..发射机设计参数发射机各项设计参数如表所示。调制方式BPSK波特率Mbps符号速率Ms/s载波频率MHz成型滤波器阶数滚降系数O...硬件平台FPGA型号为CycloneII系列EPCFC。DAC使用ADI公司的DACE输出采样频率为MHz。..信息源硬件实现..符号映射硬件实现韭盛奎亚盘堂亟土芏位进奎蕉壮扭盐遘主七当塞班采用VerilogHDL实现的BPSK符号映射代码如下.补内插硬件实现补内插中涉及到不同时钟域因此需要FIFO作时钟域隔离。图.是补内插单元的RTL缀视剐。图}’补内插的RTL级视图FigureZerostuffingRTLview.成型滤波器硬件实现成型滤波器采用Quartus儿软件中的IP核实现.IP核{}胃如|璺|所示。韭夏至重厶芏熊芏位泣窑筮射扭曲韭让皇塞现蔫F丰圜雾车卧一翻燃懿。}}二豢豢嚣鞴川Ij燃l二I画蕊而磊荔产一、(n口u日ncI日T‘lmDnCoecPlRal自s口BcmPa“Dnr一M磊i一。。j厂.=IⅧ{“伽e巨面磊五忑了mn帅e庳赢面习r附们彻。们。惝c。吣hH“m山喘|日Dh*cr。r一cmmeq而F一r一一r一n『iF一『rf『图成型滤波器妒核设置FigureShapefilterIPsetting二次内插硬件实现~次内插的硬件实现包含四部分:补偿滤波、梳状环节、内插和积分环节。如图.所示。囤二次内插硬件实现结构Figure““interpolatorimplementationstructure..混频器硬件实现采用VerilogHDL实现混频器的代码如下所示业夏至堑厶=i兰蛔圭芏焦盐窑蕉牡扭曲建让当蜜丑NCO硬件实现NCO采用Quartus中的IP核实现IP核设置如图.所示。Pararnst%|rnorlatonIRerEIIale|图NCO设置FigureNOCsetting接收机的设计与实现.接收机要解决的问题..接收机同步由于收发信机所使用的时钟源不同步给通信双方造成了问题。按照同步要解决的问题进行分类可以分为载波同步和符号同步两类。载波同步包含两方面的内容载波获取(CarrierAcquisition)与载波跟踪(CarrierTracking)符号同步也包含两方面的内容一一符号获取(SymbolAcquisition)与符号跟踪(SymbolTracking)。问题划分如图。图同步问题的分类FigurelClassificationofsynchronization图.中给出了同步问题中要处理的四个参数它们分别是:载波频率偏差(Af)载波相位偏差(A)符号频率偏差(A矿)符号相位偏差(f)从理论上讲一旦收发信机的时钟源和所采用的载波及符号速率(对于BPSK来说就是波特率)确定后上面四个参数也就相应确定。从理论上讲同步希望达到下面的目标:对于载波同步接收机先消除厂所产生的频差并在此基础上去除At的相位差对于符号同步接收机先消除矿所产生的频差并在此基础上去除f的相位差..实际中遇到的问题尽管从理论上讲同步要处理的四个参数是固定的不变的但实际当中它们往往是随时间变化的。频率消除电路是不可能将频率偏差(AfA矿)完全消除的这就使得相位偏差(AOAr)表现为时间的函数即A=Ao(t)r=At(t)。收发信机本身时钟源的不稳定(如温度影响)及它们之间时变的相对运动则会使频率偏差也表现成时间的函数即Ⅳ=Af(f)A矿=Aif(f)。在算法设计和理论仿真时都是将相应的偏差参数作为常数。一旦将所选用的算法应用到电路中后电路本身都具有一定的带宽所以即使偏差参数是随时间变化的只要不超过偏差消除电路的带宽范围电路仍然是可以正常工作的。理论上载波同步和符号同步一共有四个偏差参数但实际当中考虑的常常只有三个:AfAOAr。这是因为相对于载波频率符号速率往往是非常低的即使在相对较高的速率中矿的量级也不过几十赫兹。(例如对于lOppm的偏差Mbps的数据速率产生的矿只有Hz)。这种频差范围几乎完全可以处在符号跟踪电路的带宽内所以符号获取电路一般是被省略掉的。如果数据速率高到一定程度使得矿超过了符号跟踪电路的带宽范围符号获取电路就不能再被省略。本系统中所设计的接收机没有针对厂进行处理只考虑了有Af的情况。..解决同步问题的方法)理论基础目前的同步算法主要以以下两种理论作为算法的理论基础:自动控制理论参数估计理论)同步电路结构电路实现方式把同步电路分为反馈方式(FB)和前馈方式(FF)【。如图.所示。反馈方式实现的同步电路都可以表现为一种锁相环的形式它是以自动控制理论为基础的前馈方式以参数估计理论为基础采用了对信号进行补偿的方法。图文献中对同步电路的分类FigureClassificationofsynchronizationindocument按照Nezami的观点r反馈电路采用控制的方式实现前馈电路采用补偿的方式实现。实际上补偿方式除了采用前馈方式外还可以采用反馈方式偏差参数不是通过参数估计获得的而是由锁相环锁定得到的。加入这种反馈补偿后对同步算法的新分类如图.所示。图新的同步电路分类FigureNewclassificationofsynchronizationcircuit对应这种新分类同步电路的实现方式由两种变为三种分别是:反馈控制算法反馈补偿算法前馈补偿算法.接收机结构及同步算法..理想接收机结构本系统中只考虑相位误差和定时偏差即口Ar。理想的情况下希望同步电路可以同时消除这两种偏差对有用信号的影响。采用反馈控制算法的理想接收机结构如图.所示。图.采用反馈控制算法的理想接收机结构FigureIdealreceiverstructureusingfeedbackcontrol采用反馈补偿算法的理想接收机结构如图.所示。图采用反馈补偿算法的理想接收机结构FigureIdealreceiverstructureusingfeedbackcompensation采用前馈补偿算法的理想接收机结构如图所示。图.采用前馈补偿算法的理想接收机结构FigureIdealreceiverstructureusingfeedforwardcompensation..实际中采用的接收机结构在实际实现时考虑到电路的复杂性秒f这两个参数往往不会同时处理而是分别处理。这就涉及到分别处理AtAr的两个电路单元的顺序如何确定。前馈补偿算法采用的电路结构如图.所示。图前馈补偿算法的买际电路结构FigureCircuitstructureoffeedforwardcompensation采用这种结构是因为:)用于前馈方式的载波同步算法都是在假定符号已经取得同步的前提下进行设计)现有的符号同步算法不需要载波已经取得同步在反馈算法的电路中(反馈控制算法、反馈补偿算法)常采用如图.所示的电路结构。图.反馈算法的电路结构FigureCircuitstructureoffeedbackalgorithm..三种典型接收机结构及同步算法)载波同步使用反馈控制算法、符号同步使用反馈补偿算法这种接收机结构如图所示。图载波同步使用反馈控制算法符号同步使用反馈补偿算法FigureFeedbackcontrolforcarriersynchronizationfeedbackcompensationforsymbolsynchronization这种接收机从结构上把解调器与载波同步电路混在了一起。由于载波同步使用锁相环的方式实现所以一旦载波取得同步解调器的工作也已经完成。载波同步在这种接收机结构中载波同步使用锁相环实现。锁相环图锁相环电路模型FigureCircuitmodelofphaselockloop在锁相环的电路模型中鉴相器由乘法器和低通滤波器组成。低通滤波器的仅作用在于滤除输入信号与本地信号混频后产生的倍频成分它不影响环路特性。因此在锁相坏的数学模型中乘法器和低通滤波器常被去掉。锁相环的数学模型相位信息作为输入。如图.所示【】。图锁相环的数学模型FigurelMathematicalmodelofphaselookloop该接收机在设计时载波同步使用的离散形式的锁相环实现。离散形式的锁相环数学模型如图.所示。为便于对于锁相环的定量分析图.中的锁相环采用的是一阶环的形式。图锁相环离散数学模型FigureDiscretemodelofphaselockloop假设接收信号为cos(顽t)本地VCO的初始信号为cos(afzt)。其中Z一五=v。若标称的中心频率为厶则接收信号可以表示为sI(f)=cos:'fotB(f)】()本地VCO的初始信号可以表示为s(f)=cosnfot岛(f)】()s。(f)J:(f)进入混频器并经过低通滤波器后得到的误差信号可以表示为吃(f)=q(f)一岛(f)=zAfl(a)为表示成离散形式锁相环以缸采样贝ll(a)裁N散形式为皖(f=尼/厶)=tgl(t=克/k)一(t=七/k)=n'Aflc/‰(b)简记为见【尼】=岛【克卜幺【克】=zAflc//乙。。()鉴相器输出为%【尼】=sin包尼】()使用一阶环时环路滤波器的输出为玑陋】=KUak】()对于离散信号压控振荡器的数学模型为一个累加器如()式岛尼=尼一】U。【后一】()将()代入到(.)得到B【后】一见【后】=B【七一l卜见【后一】U。后一】()幺后】~幺后一】=眈尼卜吃【尼一】玑后一】()rrAf//乙=见后Ksin见七一()式()即为一阶环路的差分方程。由式(.)可以画出一阶环路的相平面如图.所示。拦讼rAfA。t。V一茹VV一..卜..卜卜图一阶环路的相平面FigurePhasetraceforlorderloop由一阶环的相平面可以看到)只要保证K>rtAf/儿就可保证环路可以锁定)由曲线的变化趋势可以看到只有在A、C点可以稳定而B、D点则无法稳定所以当环路收敛时一定是收敛到A、C点(或同类点)上)由于U“k】sin。Ek】所以将锁相环原理应用到载波同步电路后与

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/16
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部