关闭

关闭

关闭

封号提示

内容

首页 数字进化硬件关键技术研究.pdf

数字进化硬件关键技术研究.pdf

数字进化硬件关键技术研究.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《数字进化硬件关键技术研究pdf》,可适用于IT/计算机领域,主题内容包含南京航空航天大学博士学位论文数字进化硬件关键技术研究姓名:姚睿申请学位级别:博士专业:测试计量技术及仪器指导教师:于盛林南京航空航天大学博士学位论文符等。

南京航空航天大学博士学位论文数字进化硬件关键技术研究姓名:姚睿申请学位级别:博士专业:测试计量技术及仪器指导教师:于盛林南京航空航天大学博士学位论文i摘要进化硬件是一种将进化算法与可重构器件有机结合的硬件系统它与传统硬件的不同在于其具有自组织、自适应和自修复能力。进化硬件的研究对新型智能电路和芯片设计方法对构建自组织、自适应和自修复的硬件系统对解决当前复杂集成电路和芯片设计中面临的各种重大问题对实现航空航天飞行器的高可靠性、长期可用性都具有非常重要的理论意义和实用价值。针对数字进化硬件的关键技术论文分别研究了进化算法的设计与应用、复杂数字电路的在线进化技术及基于进化硬件的强容错三模冗余系统结构与容错机制。给出了进化算法模型与设计步骤对其个分支进行了分析与比较提出了一种基于进化算法的自适应形态滤波器结构及设计方法以遗传算法作为优化工具在XilinxXCVEFPGA上对滤波器结构和参数(滤波算法、结构元素形状和尺寸)进行在线优化。对典型噪声的滤波结果表明该滤波器能够根据噪声的不同自适应调整结构和参数鲁棒性好滤波性能优于均值滤波器和中值滤波器且该滤波器采用硬件实现便于在嵌入式系统中应用。为提高进化收敛速度提出了一种基于猴王婚配机制的免疫遗传算法模拟猴王婚配机制将交叉有效引至算法中并保留最优个体以保证算法的收敛性同时通过双变异、自适应变异和模拟褪火等机制提高搜索效率采用相异矩阵和模糊选择法简化计算过程。给出了算法原理、步骤和收敛性证明通过函数优化、数字逻辑电路在线进化和图像滤波器的在线进化对算法性能进行了测试结果表明该算法可有效克服遗传算法的早熟收敛问题加快收敛速度。分析了进化大规模电路存在的困难和解决方法针对寄存器级数字电路的进化提出了生长进化方法。该方法首先将复杂电路分解为不同的种子电路然后结合L系统的生长方法递增进化随时保护已进化成功的电路结构并采用增长验证评估方法解决在线验证评估难题。结果表明采用生长进化方法进化出的电路规模和进化速度均优于传统的直接进化方法。针对片上系统进化提出了一种基于可进化实时可参数化核(RTP核)的设计方法可根据用户设计实时改变软IP核的功能。给出了可进化RTP核的概念和模型并以HDB编码器设计为例给出了可进化RTP核的进化设计方法和基于可进化RTP核的片上系统设计方法。使用可进化RTP核可实现片上系统的在线进化、自适应与自修复为进化硬件的工程应用提供了一种可行的实现方法。数字进化硬件关键技术研究ii为提高太空恶劣环境中电子系统的可靠性将进化硬件与传统三模冗余(TMR)容错思想相结合提出了一种具有多种在线自修复机制的强容错TMR系统结构及设计方法可以在不影响系统正常工作的前提下实现故障模块的在线修复。该系统采用TMR结构可实时检测并定位故障模块模块中每个组件均有备件故障发生时可通过备件切换法快速自修复同时模块中每个组件也可通过进化进行修复另外还通过异构冗余设计降低个以上模块同时发生故障的概率。给出了系统结构和可靠性模型推出了可靠性计算公式对系统的可靠性进行了理论分析并以具有片内三模冗余的HDB编码器系统设计为例进行验证结果表明系统可靠性得到很大提高。关键词:进化硬件自适应容错数字电路在线进化生长进化免疫遗传算法可进化核南京航空航天大学博士学位论文iiiAbstractEvolvablehardwareisakindofhardwaresystemthatintegratestheevolutionaryalgorithmwiththereconfigurablehardwareorganicallyAndthecapabilitiesofselforganization,selfadaptionandselfrepairmakeitmuchlarrupingfromtheconventionalhardwareTherearegreatvalueofpracticalityandtheoreticalmeaningtoresearchonevolvablehardware,forthedesignofthenewsmartcircuitsandCMOSchips,fortheconstructionofselforganizing,selfadaptiveandselfrepairinghardwaresystems,fortheopenproblemsofdesigningcomplexintegratecircuitsandCMOSchips,andfortherequirementofhighreliabilityandlongmissionlifeofthespaceaircraftsInthisthesis,keytechnologiesofdigitalevolvablehardware,includingthedesignandapplicationsofevolutionaryalgorithm,theonlineevolutiontechnologiesofthecomplexdigitalcircuits,andthesystemstructureandfaulttolerancemechanismsoftheevolvablehardwarebasedtriplemoduleredundancysystems,havebeenexploredThemodelanddesignstepsofevolutionaryalgorithmisgiven,andanalysisandcomparisonisgivenonitsfourmainbranchesAsystemstructureanddesignmethodofadaptivemathematicalmorphologyfilterbasedonevolutionaryalgorithmisproposedNotonlyfilteringalgorithmscanbeadjustedadaptively,butalsoshape,amplitudeandwidthofthestructureelementscanberegulatedautomaticallyTakinggeneticalgorithmasoptimizingengine,thearchitectureoffilterisimplementedonXilinxXCVEFPGAandoptimizedonlineResultsofonlinefilteringshowthatthefiltercanadjustitsarchitectureandparametersadaptivelyaccordingtodifferenttypesofnoises,thushasgoodrobustnessandbetterfilteringperformancethanmeanfilterandmedianfilterMoreover,thefilterisimplementedonhardware,whichmakesitaverypromisingfilterforembeddedsystemsAnimmunegeneticalgorithmbasedonthemonkeyking’smarriagemechanism(MMIGA)isproposedtoacceleratetheconvergencespeedTheantibodysetismodeledasamonkeycolony,whichisdividedintomaleandfemalesubcoloniesaccordingtotheindividual’saffinitytotheantigen,andthesuperindividualisthemonkeykingAllthefemalemonkeysmarrytothemonkeykingwithacertainprobabilityandthenperformgenemutationtobreeddescendantsthemalemonkeysbreeddescendantsbysimulatingtheimmuneresponseprocessofcloning,adaptivemutating,annealingkeepingandfuzzydislikematrixselectingwhereasthemonkeykingismaintainedtothenextgenerationTheprinciples,stepsandconvergenceproofofMMIGAaregivenContraststudiesinfunctionoptimization,onlineevolutionarydesignofdigitalcircuitsandimagefilter数字进化硬件关键技术研究ivindicatethesuperiorperformanceofMMIGAoverthegeneticalgorithmThedifficultiesandprobablesolutionsonevolvingcomplerxdigitalcircuitsareanalyzed,andaimingatthedifficultyofevolvingcomplexcircuits,agrowingevolutionaryapproachsuitableforonlineevolutionisproposedThecomplexdigitalcircuitisdecomposedintosimplerseedcircuits,thentheevolutionapproachthatsimulatestheprocessoftheplant’sgrowthuntiesthecircuits’scalabilityMeanwhile,inordertosolvetheonlineevaluationproblem,anincrementalevaluationapproachisusedtosubstitutefortheconventionalexhaustiveevaluationmethod,whichenhancedtheevolutionspeedgreatlyContrastresultsshowthatthegrowingapproachperformsmoreeffectivethanevolvingdirectly,whetherontheelectriccircuits’scaleortheevolutionspeedAimingatevolvingsystemsonchip,anewonlinedesignmethodisproposed,inwhichtheruntimeparameterizable(RTP)coresareutilizedasbuildingblocks,andthefunctionofthesoftIPcoremaychangerealtimeaccordingtoconsumer’sdemandTheconceptandmodelofevolvableRTPcoreisgiven,andthedesignmethodisprooftestedbyaHDBcodersystemonchipUsingthebuildingblocksofevolvableRTPcores,digitalhardwaresystemscanbeevolutionarydesignedonline,andperformselfadaptingandselfrepairingonline,thusopenaviablewayfortherealworldapplicationsofevolvablehardwareAnewsystemstructureanddesignmethodoftriplemoduleredundancy(TMR)systemswithmultiplyonlineselfrepairmechanismsthatneednotaffectthesystem’snormaloperationisproposedbyintroducingevolvablehardwareintothetraditionalTMRsystemThesystemhasastructureofTMRinthemass,whichcancheckthefaultmoduleautonomouslyeachmoduleismadeupofsubassemblieswithspareparts,andcanrecoverfromfaultquicklybyswitchingtothesparepartswhileeachsubassemblyinthemodulecanberepairedthroughevolutionmoreover,redundantcircuitswithdifferentstructuresareappliedtoavoidthesynchronouslyarrivingoffaultatmorethanmodulesThesystemstructureandreliabilitymodelisgiven,thereliabilityformulaiseduced,andthereliabilityofthesystemisanalyzedintheoryThedesignmethodisprooftestedbyaTMRHDBcodersystemonchipItisshownthatthereliabilityofthesystemhasbeenenhancedgreatlyKeywords:EvolvableHardware,Selfadaption,FaultTolerance,DigitalCircuit,OnlineEvolution,GrowingEvolution,ImmuneGeneticAlgorithm,EvolvableCore数字进化硬件关键技术研究viii图表清单图进化硬件工作原理图VirtexFPGA结构示意图表进化硬件典型应用实例图进化算法模型图遗传算法流程表主要进化算法之间的比较表基本幅值的结构元素图形态滤波器结构示意图图基于进化算法的自适应形态滤波器原理图自适应形态滤波器在线进化系统结构框图图染色体编码方案图高频噪声的滤波效果图白噪声的滤波效果图正负脉冲的滤波效果图MMIGA算法流程图表使用SGA、IGA和MMIGA优化F函数结果对比图F函数典型优化曲线图底层在线进化平台结构框图图JBits软件环境图VirtexFPGA的局部重构表bit乘法器真值表图bit乘法器进化区域结构框图图功能节点的网格结构图图底层进化多参数级联分段编码方法表使用SGA和MMIGA在线进化bit乘法器的结果对比图bit乘法器典型进化曲线图进化所得的最优电路拓扑和传统方法设计出的最优电路拓扑对比图卷积模板和图像窗口图图像滤波器在线进化系统结构框图图图像滤波算子编解码方案表MMIGA和SGA滤波前后NMSE对比表三种滤波器对各种噪声图像滤波后的NMSE值对比图函数级进化硬件的FPGA结构模型图生长进化电路结构变化示意图表半加器真值表表全加器真值表图生长进化过程中bit加法器电路结构变化南京航空航天大学博士学位论文ix表生长进化方法与传统直接进化方法结果对比图“”序列检测器状态转换图图“”序列检测器的进化区域表直接法在线进化序列检测器结果表生长法在线进化序列检测器结果图生长进化过程中“”序列检测器电路结构变化图add进化代数图add进化时间图add进化代数图add进化时间表加法器规模扩展进化时间和进化代数对比图*bit乘法器计算过程示意图图bit乘法器的进化区域图*bit乘法器生长过程前步示意图图*bit乘法器生长过程第、步示意图图将bit加法器和*bit乘法器扩展后进化区域示意图图进化成功的bit乘法器电路框图表生长法在线进化bit乘法器结果图文献的可进化IP核示意图图RTP核示意图图RTP核相对偏移坐标的确定图可进化RTP核的结构示意图图HDB编码过程示意图图在FPGA上实现的HDB编码器模型表极性转换模块的真值表图极性转换核结构框图图极性转换RTP核进化区域规划表极性转换模块的在线进化时间图进化得到的种典型可进化极性转换RTP核结构图插V核结构框图图插B核结构框图图HDB编码器的进化区域规划图进化所得几种典型HDB编码器电路结构示意图图图中HDB编码器的时序图表HDB编码器的在线进化时间表本文可进化RTP核与文献中可进化IP核的比较图状态转移图图三模冗余原理图图自修复TMR系统结构图模块A结构示意图图故障模块在线修复流程图数字进化硬件关键技术研究x图自修复TMR系统的状态空间图图自修复TMR系统与传统TMR系统可靠性对比图自修复TMR系统与传统TMR系统平均寿命的比随k值变化情况图三个冗余模块和差错检测器示意图表HDB编码器的在线修复时间图进化成功未注入故障的极性转换电路图图中门故障修复后的极性转换电路表图中门故障的在线修复时间图图中门故障修复后的极性转换电路表图中门故障的在线修复时间图图中门故障修复后的极性转换电路表图中门故障的在线修复时间图设计出的三个异构模块结构及修复模块结构图表不同MTBF下年后系统的可靠性表不同MTBF下年后系统的可靠性表不同MTBF下年后系统的可靠性南京航空航天大学博士学位论文xi注释表EHWEvolvableHardware进化硬件EDCEvolutionaryDesignofCircuit电路进化设计SOCSystemonChip片上系统VLSIVeryLargeScaleIntegration超大规模集成电路GALGateArrayLogic通用阵列逻辑PALProgrammableArrayLogic可编程阵列逻辑FPGAFieldPorgrammableGateArray现场可编程门阵列PLDProgrammableLogicDevice可编程逻辑器件LUTLookUpTable查找表CLBConfigurableLogicBlock可配置逻辑单元IOBInputOutputBlock输入输出模块BRAMBlockSelectRAM块状存储器LCLogicCell逻辑单元LCALogicCellArray逻辑单元阵列GAGeneticAlgorithm遗传算法GPGeneticProgramming遗传规划ESEvolutionaryStrategy进化策略EPEvolutionaryProgramming进化规划PSOParticleSwarmOptimization粒子群优化IAImmuneAlgorithm免疫算法EDIFElectronicDesignInterchangeFormat电子设计互换格式PFUProgrammableFloatingproceessingUnit可编程浮点处理单元VCVirtualComponent虚拟元件IPIntellectualProperty知识产权RTPRunTimeParameterizable实时可参数化TMRRripleModuleRedundancy三模冗余MTTRMeanTimeToRepair平均修复时间MTTFMeanTimeToFailure平均工作时间MTBFMeanTimeBetweenFailures平均寿命承诺书本人郑重声明:所呈交的学位论文是本人在导师指导下独立进行研究工作所取得的成果。尽我所知除文中已经注明引用的内容外本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体均已在文中以明确方式标明。本人授权南京航空航天大学可以有权保留送交论文的复印件允许论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数据库进行检索可以采用影印、缩印或其他复制手段保存论文。(保密的学位论文在解密后适用本承诺书)作者签名:日期:南京航空航天大学博士学位论文第一章绪论课题研究的目的与意义进化硬件的内涵进化硬件(EvolvableHardware简称EHW)也称演化硬件是一种将进化算法与可重构器件有机结合的硬件系统,。它以进化算法作为全局搜索的主要工具以现场可重构器件作为评估手段和实现载体寻求在不依赖先验知识和人工干预的情况下通过进化来获得满足给定要求的电路和系统结构进而使系统自动、实时地调整其内部结构以适应内部条件(如局部故障)和外部环境的变化。进化硬件的研究具有两方面的目的一是将进化技术应用于电子电路的设计二是使硬件通过动态地、自主地重配置自身结构来实现在线自适应和自修复。二者存在着密切联系:它们均以硬件和进化的相互作用为研究对象但前者是将进化看作传统电路设计方法的替代物后者则将进化作为自适应机制来使用它们分别强调了进化硬件的不同方面。从狭义上讲进化硬件是通过进化机制实现目标电路的在系统实时自身重构从广义上讲进化硬件包括多种形式的硬件从传感器到能够适应变化的环境、在运行期间增强其性能的整个电子系统、微机电系统。除了自组织生成具有新功能的电路外进化硬件还可用于保持现有功能、获得生物性容错和超高可靠性能力可实现硬件的实时“康复”。进化硬件的研究意义进化硬件与传统硬件的不同在于它具有自组织、自适应和自修复能力传统硬件具有固定的功能在设计和制造以后其结构通常无法实时在线改变进化硬件的结构和功能则可以根据环境的变化而实时改变它的出现不仅开创了一种电子系统自动化设计的新方法而且可以实现在线自适应和容错以及用于实现难以形式化描述的设计问题。()进化硬件的出现开创了一种新的电路设计方法电路进化设计(EvolutionaryDesignofCircuit简称EDC)方法传统的电路设计方法需要系统的先验知识设计周期长必须由专业人员完成数字进化硬件关键技术研究而且其硬件电路一旦确定便无法更改因此设计成功率较低。进化硬件则将待设计电路作为“黑匣子”处理仅需给出输入输出关系的描述通过编码和适应度函数隐含地定义预期的电路功能完全由进化算法自动确定相应的电路内部结构因而与常规电路设计方法相比无需先验知识和人工干预可以探索更为广阔的设计空间获得更好的设计结果和更低的设计成本并且可以提高复杂高集成度片上系统(SystemonChipSOC)的设计成功率开创了一种电子电路自动化设计的新方法。进化硬件具有创新能力,。电路进化设计不受任何经验和规则的约束可凭借出色的搜索能力勘探更广泛的解空间范围、检验更多的设计方案因而可以获得新颖的设计方案而且可以帮助人们发现和总结新的普遍性设计规则。进化硬件适于设计复杂电路。随着集成电路制造技术的飞速发展硬件的规模和复杂性不断增加系统的设计既繁琐又无通用性而进化设计则继承了进化算法内在的通用性和鲁棒性在求解该类问题时性能不会降低对于那些设计目标定义不够充分的问题依然如此。进化硬件可以降低设计成本。由于进化设计不依赖于先验知识和人工干预因而易于获得较高的设计自动化程度降低设计成本。节约资源。若把资源(如面积、功耗等)约束包含在进化设计中进化硬件可以利用有限的硬件资源探索出比常规硬件设计方法更广泛的设计区域因此可以将在单一硅片上实现的进化硬件系统应用到许多资源受到限制的领域。()进化硬件能实现硬件自适应自适应表现了系统维持或改善其性能以适应内部或外部变化如制造过程中的非确定性和波动、失效和降级、在嘈杂环境中的变化、偶然或故意的干扰、不同的用户和参数选择、标准和要求的改变、在性能和资源之间交换等硬件级的自适应比仅使用软件的方案性能更优越因此电子系统中使用具有自适应特征的组件越来越多自适应算法及其硬件实现应用越来越广。传统硬件电路的功能是固定的因而无法适应环境变化等对其功能的新的要求进化硬件则能通过改变自身的结构和参数以适应如元件老化、环境改变等引起的电路性能的变化满足环境对硬件系统所要求的结构与功能自适应性因而在难以进行现场实时人工操作的情况下特别是在出现难以预料的情况时非常有用也可组成高速并行信息处理的自适应硬件系统如:自适应通信(对环境变化或干扰自适应)、片上可重构系统和便携式设备(对功耗自适应)、长寿命的空间飞行器(对极端温度和未知任务自适应)。()进化硬件能实现硬件自修复,南京航空航天大学博士学位论文集成电路元件尺寸的减小并未提高制造的可靠性因此超大规模集成电路(VeryLargeScaleIntegration简称VLSI)设计必须能够容忍制造缺陷而且随着元件尺寸的进一步减小由电压波动或离子辐射引起的组件操作故障将会越来越多。对诸如医学设备和运输控制系统等许多系统可靠性极为重要特别是军事和空间系统由于经常遭受恶劣环境更易受可靠性影响。传统电子系统的容错技术依赖于组件冗余备份因而容错能力有限维修成本高修复(维修)必须有人员干预而且也无法修复高度集成化的嵌入式电子系统(如SOC系统)在运行中出现的故障。进化硬件可以实现系统内部局部故障的自修复并可以提供不同冗余级别的容错设计方案以提高系统的容错能力与可靠性或者在同样的可靠性设计指标下大大减小冗余资源、体积重量和成本这样不仅增加了系统的可靠性和使用寿命而且减少了冗余资源降低了维修成本。如:在太空应用中进化硬件能恢复由于辐射、极端温度等引起的局部故障或元器件老化等原因所导致的系统失效故障等。对进化硬件理论与应用的研究对新型智能电路和芯片设计方法对构建自组织、自适应和自修复硬件系统对解决当前复杂集成电路和芯片设计中面临的各种重大问题对实现航空航天飞行器的高可靠性、长期可用性都具有非常重要的理论意义和实用价值。进化硬件的基本原理与关键技术进化硬件的基本原理进化硬件由两个基本要素构成:一个是大规模现场可重构器件作为硬件电路的实现载体与评估手段另一个是进化算法作为全局搜索和组合优化的主要工具。进化硬件的基本思想是:将代表电路拓扑的结构位串编码为遗传算法中的染色体将染色体解码后下载到可重构器件或采用其软件模型进行评估将各电路个体的实际响应与期望响应的符合程度作为其适应度指导进化过程如图所示。数字进化硬件关键技术研究图进化硬件工作原理进化硬件的实现包括个阶段:第一阶段为设计阶段即图中双向开关和分别处于a和a的位置第二阶段为应用阶段即图中双向开关和分别处于b和b的位置。设计阶段的实现步骤主要有:()前期准备。对具体应用对象或设计要求进行需求分析确定以下内容:目标特性与适应度函数:确定目标电路的性能指标、测试响应特性、染色体个体的适应度函数(对应电路结构的正确程度)。编码适应度评估CPbbtt可重构器件结构位串染色体QQSETCLRDCPbbtt电路结构argettff=YN开始结束初始化解码计算适应度双向开关输入信号输出信号目标响应测试激励双向开关异常监测进化算子f电路响应工作信号aabb南京航空航天大学博士学位论文编码方案:由于进化算法求解问题(电路结构)通常不是直接作用于问题的解空间上而是基于解的某种编码表示因此需要将代表电路拓扑的结构位串编码为进化算法中的染色体。测试评估方法:可选择的电路测试评估方法分为基于电路数学模型的数字仿真(离线进化)和在线实时测试评估(在线进化)两种。选择进化算法和算子操作:选择合适的进化算法确定运行参数、算子操作、算法的终止准则。进化算法的实现方式:进化算法可用硬件实现也可在通用微型计算机上用软件编程的方法实现。()初始化。输入设计目标。如组合逻辑的真值表时序逻辑的状态转换表模拟电路的设计指标或输入输出响应等。确定适应度函数和评估方法。按照预定规模产生初始种群。可通过随机方式或基于启发性知识来产生其中每个个体均对应一种备选的电路结构。()适应度评估。对当前种群中的每个个体执行下列过程:解码:将染色体解码为电路描述。对解码后的电路描述进行测试:对当前个体对应的电路结构(数学模型或者在可编程器件中的实际配置)加入测试激励测试其电路响应。计算电路的适应度函数f:数字逻辑电路的适应度一般定义为输入输出组合或状态转移的正确率模拟电路的适应度定义为实际电路指标或响应与预期目标的符合程度。()若适应度未达到要求则根据个体的适应度实施进化操作产生新一代种群然后转第()步具体操作过程和所施加的算子因进化算法而异。若适应度达到要求则设计阶段结束保留当前电路结构同时将双向开关和的位置切换至b和b位置进入应用阶段。在进化硬件电路的应用阶段将实际的输入信号加到设计好的进化硬件电路的输入端得到的输出信号分为两路一路作为正常的工作信号另一路给异常监测电路。异常监测电路可利用微处理器或硬件电路(其本身可作为进化硬件电路的一部分)实现用来检测设计目标和内、外部环境的变化。如果硬件电路本身出现了局部故障但存在预留的资源冗余则将双向开关和的位置切换至a和a位置重新执行设计阶段的进化过程后可以避开故障区域重新获得预期的电路功能即实现硬件自修数字进化硬件关键技术研究复如果工作环境或功能要求发生了变化只需重新启动设计阶段的进化过程针对新的设计目标和内、外部条件重新进行搜索获得新的配置位串和预期电路功能即实现硬件自适应。这样只要进化速度足够快且硬件结构允许(即适于容错重构)即可实现自适应与自修复。数字进化硬件的关键技术数字进化硬件的关键技术包括可进化硬件电路和进化方法而进化方法又包括进化算法、进化构造块与编码方法、评估方法等。可进化硬件电路数字进化硬件研究采用的可进化硬件电路包括通用阵列逻辑(GateArrayLogic简称GAL)、可编程阵列逻辑(ProgrammableArrayLogic简称PAL)、通用的现场可编程门阵列(FieldPorgrammableGateArray简称FPGA)和其他专用可重构芯片。数字进化硬件研究早期一般使用简单的可编程逻辑器件(ProgrammableLogicDevice简称PLD)如GAL、PAL芯片但是电路结构规模小、编程次数有限因而只能采用外部进化方法进行离线仿真。能实现硬件在线进化的器件主要是FPGA~年国际上主要使用Xilinx公司生产的XCV系列FPGA芯片开展进化硬件研究,该芯片基于SRAM编程、随机配置安全、支持部分动态重构且内部结构位串格式公开特别适合在线进化但是该芯片已于年停产。年之后国际上主要采用Virtex和VirtexII系列FPGA作为进化硬件研究平台。Virtex系列FPGA是一种基于查找表(LookUpTable简称LUT)结构的可编程逻辑器件可以在线编程。其工作状态由存放在片内RAM中的数据流来确定输入不同的数据流可实现不同功能。Virtex系列FPGA主要由可配置逻辑单元(ConfigurableLogicBlock简称CLB)阵列组成CLB阵列周围由输入输出模块(InputOutputBlock简称IOB)所环绕两侧是块状存储器(BlockSelectRAM简称BRAM)其内部结构示意图如图所示。南京航空航天大学博士学位论文图VirtexFPGA结构示意图图中(a)为FPGA结构(b)为个CLB的结构(c)为个Slice的结构。每个CLB由个Slice组成每个Slice由个逻辑单元(LogicCell简称LC)组成每个LC包括一个输入的函数发生器LUT一个进位与控制逻辑和一个存储单元FF。FF可以配置成一个边沿触发的D触发器或是一个电平触发的锁存器。每个LC中LUT的输出既可以作为CLB的输出信号也可以作为D触发器的输入信号。除了时钟信号和时钟使能信号外每一个LC单元还有一个同步置位和复位信号(SP和BY或者BX)。信号SP使存储单元在配置时保持初始状态而信号BY则迫使存储单元反相。另外这些信号也可配置为异步触发且均可独立反相。Virtex系列FPGA广受青睐的原因在于其动态重构特性。FPGA的可重构特性可分为静态重构与动态重构前者是指系统的逻辑功能可静态重载即FPGA芯片功能在外部逻辑的控制下通过

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/28
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部