关闭

关闭

关闭

封号提示

内容

首页 基于DDSPLL技术的高性能频率源研究与实现.pdf

基于DDSPLL技术的高性能频率源研究与实现.pdf

基于DDSPLL技术的高性能频率源研究与实现.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于DDSPLL技术的高性能频率源研究与实现pdf》,可适用于IT/计算机领域,主题内容包含分类号一!奠里!UDCb孙氇工学硕士学位论文学号Q壁皇Q三立密级基于DDSPLL技术的高性能频率源研究与实现硕士生姓名王轶学科专业信息与通信工程研究符等。

分类号一!奠里!UDCb孙氇工学硕士学位论文学号Q壁皇Q三立密级基于DDSPLL技术的高性能频率源研究与实现硕士生姓名王轶学科专业信息与通信工程研究方向军用无线通信与网络技术指导教师型垫坚副熬拯国防科学技术大学研究生院二oo四年十一月国防科技人学研究生院学饪论文摘要本课题研究来源于中继卫星预研项目“高速数传全数字接收机系统设计”的频率合成部分。在跟踪与数据中继卫星系统(TDRSS)传输时在发射端利用DDS可以实现载波频率变化在接收端利用DDS可以实现定时恢复采样时钟相位变化高速ADC需要一个高频率稳定度低相位抖动的频率源且DDS频率控制字受控于定时恢复电路高速AD采样的模数转换器需要一个高性能的采样时钟以确保数字量化处理的信噪比性能。载波频率合成的关键性能是频率稳定度与相位抖动噪声采样时钟源的相位抖动参数指标达不到要求会使得系统性能下降即导致信噪比实际损耗。经过对多种频率合成技术的研究比较本课题采用直接数字频率合成(DDS)结合锁相坏倍频(PLL)的实现方案获得高频率稳定度、低相噪、低杂散的MHz采样时钟频率源。在本文工作的第一部分详细介绍了锁相环频率合成器和直接数字频率合成器基本结构、工作原理及理想频谱总结了频率合成的噪声来源包括PLL环路中器件因素和DDS中的相位截断、幅度量化、DAC转换误差等。在本文工作的第二部分对DDS混合PLL的多种频率合成方法进行了性能分析。DDS有输出步长小而相噪性能好的优点但同时又有杂散较多的缺点而PLL对杂散的抑制性能良好研究发现将DDS和PLL两种频率合成技术结合起来是一种较为合理的高性能频率源合成方案。本部分从DDS激励PLL的频率合成方法入手通过实际电路设计和调试详细地论述了其具体实现过程。在本文工作的第三部分针对课题对频率源合成性能的要求对相位噪声的抑制和杂散性能的优化进行了深入的分析提出了在实践中降低系统相噪和杂散的可行性方法。最后提出了设计的改进建议及方案为DDS混合PLL频率源合成技术的应用和发展提供了技术参考。【关键词】:频率合成PLLDDS锁相环直接数字频率合成相位噪声杂散抑制第页国防科技人学研究生院学位论文ABSTRACTInthisdissertationwemainlyresearchonfrequencysynthesistechniques。Thesubjectderivesfromtheprejectof‘'Theresearchofrelaysatellitetechniques”.Aftercomparingkindsoftechniqueofdigitalfrequency,wechoosethedirectdigitalfrequencysynthesis(DDS)hybridphaselockedloop(PLL)solutiontopmducehighpel'fol'm.arlceandfunctionallyintegratedsigrlalwithlowphasenoiseandspurious.First,weiIlnoducethestructure.basicprincipleofphaselockedloopandfrequencyspectrumofdirectdigitalfrequencysynthesizer,especiallyanalyzesomeSOUrCeSofspurioussignalsinDDSandphasenoiseinPLLhltheli茸htoftheirpropertiesweanalyzetheinfluencesgeneratedbythephasetruncationandamplitudequanfizationofsinusoidandbythetransformerrorofDACalsoprovidetheirdistributionpatternintheoutputspectrum.ThenwediscussindetailhowtoselectPLLfrequencysynthesisdesignschemeandemphasizetheanalyseofthegenerationofphasenoiseandspurinthescheme.Givethedesignmethodsofcon'lrflonactivefiltersofDDShybridPLLfrequencysynthesizers.PorwardfrequencysynthesismethodandalsoarevolutioniIlthefiⅨluencysynthesistechniques.Finally,wemakeacircuitadoptingthemethodofDDShybridPLL.Usingthismethodinthesubjecthasmanyadvantages:themeritsofDDSsuchassuperfinefrequencyresolutionhi曲frequencyaccuracy,easyprogrammedetc.combined、析tlltheexcellentcharacterofnarrowbandtTacingfilterofPLL.Givesomequalitativeconclusionsonspurioussuppressionandphasenoisedebasing.Offersometechnicalreferencestoapplicationanddevelopmentonfrequencysynthesistechniques.Keywords:frequencysynthesizer,DDShybridPLLphaselockedloopdirectm咖Ifrequencysynthesis,phasenoise,spurioussuppression第页国防科技人学研究生院学位论文图目录图.频率合成器频谱示意图.图l锁相环的基本组成~图.鉴相器的数学模型一图.环路滤波器的数学模型.图.常用的环路滤波器.图.压控振荡器的数学模型.图.锁相环的数学模型图.存在输入相位噪声时锁相环的基本方框图图.锁相环的线性化相位模型一图.压控振荡器带噪声情况下锁相环路的相位模型图.PLL锁相环的相位噪声模型图.最佳环路带宽.厶的选择图.单位圆表示正弦函数S=RsinO(t)图.DDS的原理框图图.相位累加器的基本结构图.DDS杂散来源模型一图.消除DDS相位截断杂散的框图图.DDS的帽强嘎奸匕j丑程..图.DDS激励PlL组合方案。图.DDS混频PLL组台方案图.DDSPLL频率合成系统的设计实例~图.AD的工作时序图图.ATC'控制电路图.ADF控制时序要求..图.三阶黝募低通滤波器图f数字电源供电电蹯一图.模拟电源供电电路图.改进的模拟电源供电电路一图.插件结构简图l图.系统电路原理图.第iii页国防科技大学研究生院学位论文图.实测的系统输出频谱图.参考时钟偏压电路图.lDDS内插PI工组合改进方案..图.采用AD的频率合成原理框图表目录表AD管脚功能..表压控振荡器RosW的性能表.ATC管脚功能表R计数器和锁存器中的串行数据格式。第iv页独创性声明本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研究成果.尽我所知除了文中特别加以标注和致谢的地方外论文中不包含其他人已经发表和撰写过的研究成果也不包含为获得国防科学技术大学或其它教育机构的学位或证书而使用过的材料.与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意.学位论文题目:叠堕!坠垫奎塑盏型超蚴塑塞燕观学位论文作者签名:立送日期:洲年月厂日学位论文版权使用授权书本人完全了解国防科学技术大学有关保留、使用学位论文的规定.本人授权国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档允许论文被查阅和借阅:可以将学位论文的全部或部分内容编入有关数据库进行检索可jc采用影印、缩印或扫描等复制手段保存、汇编学位论文.(保密学位论文在解密后适用本授权书.)学位论文题目:堑竖:塾!垫墨塑麦堕塾塑量避鱼墼壅!Q学位论文作者签名:量越作者指导教师签名:翔塞i坚日期:州年月^日期:嘲年ff月I日国防科技大学研究生院学位论文第一章绪论.引言直接数字频率合成技术(DDS)是近二十年新兴的一种频率合成技术它具有分辨率高、切换速度快、相位连续等一系列优点。由于DDS技术具有众多优点使得它在通信领域如数字调制、移动通信、扩频通信等方面得到了广泛使用。杂散幅度较高一直是限制DDS发展及应用的主要因素。所以如何改善DDS的杂散一直是困扰国内外学者的难题成为这个领域研究的热点。目前DDS降低杂散的设计方法主要可分为两类一类是优化波形存储表最为典型的是Sunderland等人所提出的Sunderland结构另一类方法通过修正DDS结构来降低输出信号的杂散分量。本文对DDS的频谱和杂散性能进行了全面深入的分析对影响杂散性能的主要因素如相位截断、幅度量化和DAC转换误差等进行了理论推导。由于DDS输出频率不高因此一般都使用DDS与锁相环(PLL)相结合的方法实现高频段的频率合成。锁相式频率合成是指通过相位和频率反馈以及鉴相使系统输出信号其有与输入信号相同的频率和固定的相位差。锁相技术这~概念早在世纪年代就己提出随着半导体技术的飞速发展锁相环路得到了越来越广泛的应用并己成为f比较系统的理论科学锁相技术在频率合成中也得到了普遍的应用。DDS存在输出频率低、杂散较多的缺点而PLL可对DDS信号实现倍频和跟踪滤波。用PLL环路将DDS输出信号倍频至所需高频频段用滤波器滤除DDS输出信号的杂散干扰从而使DDSPLL系统输出信号兼具DDS和PLL的优点。既能保证高的输出频率和茛好的相噪特性又能满足一定的杂散指标实现商的频率分辨率和高的输出频率。本文通过对DDSPLL的多种频率合成技术性能比较针对降低系统相位噪声和杂散的性能目的采用DDS激励PLL的频率合成方法进行了实际电路设计和研究最终实现了系统的功能和指标要求。在整个课题的实施过程中作者的主要工作有:、根据课题提出的技术指标要求对系统进行整体规划和设计。、对系统各功能模块进行深入分析和理解并就课题所采用的方案实现进行详尽的研究之后设计出各功能模块的电路。、熟悉所选择的各集成电路芯片并完成具体电路的设计、PCB板布局与模块结构设计对各模块电路进行了精心调试。第l页国防科技人学研究生院学任论文、对系统最终指标及工作参数进行测量指出实际系统设计与调试中应该着重注意与必须考虑到的问题。同时给出解决思路和方案最后提出了本设计的改进建议及方案。.频率合成概述..频率合成概念频率合成指从一个或多个高稳定和高精度的参考频率经过各种技术处理生成大量离散的频率输出。随着频率合成技术的发展这里的处理方法可以是传统的硬件实现频率的加、减、乘、除基本运算可以是锁相技术也可以是各种数字技术和计算技术这里的参考频率可由高稳定的参考振荡器(一般为晶体振荡器)产生。频率合成所产生的一系列离散频率输出与参考振荡器频率有严格的比例关系且具有同样的准确度和稳定度。随着电子技术的发展频率合成技术在诸掘雷达、通信、遥控遥测、电子对抗、仪器仪表等无线电领域都得到了广泛的应用。..频率合成主要技术指标频率合成器的使用场合不同对它的指标要求也不全相同。大体上频率合成技术有如下几项主要技术指标:输出频率范围、频率间隔、频率稳定度、频谱纯度(杂散输出或相位噪声)、频率转换时间等。l、输出频率范围输出频率范围是指频率合成器输出的最低频率六。。与最高频率正。之间的变化范围亦可用频率覆盖系数七=工~五。。表示视其用途可分为短波、超短波、微波等频段。、频率间隔数字频率合成器的输出频率不是连续的是一个频率点一个频率点合成出来的把相临两个频率点步进叫最小频率问隔亦称频率分辨率把起始频率到终止频率叫最大频率间隔目前用DDS技术产生的信号频率分辨率能达到时{z量级。、频率稳定度频率稳定度是指在规定的时间间隔内合成频率偏离规定值的数值。分为长期稳定度、短期稳定度和瞬间稳定度三种。其中瞬间频率稳定度是指在秒或毫秒时间间隔内的频率变化当用频域来描述瞬间稳定度时它表现为频率合成器的频谱不纯、频谱纯度第页国防科技大学研究生院学位论文频谱纯度是指频率合成信号输出频谱偏离纯正弦波谱多少的一个量度。显然信号的频谱纯度和频率稳定度分别是从不同的域即频域和时域来描述同一事物的。影响频率合成信号频谱纯度的因素有很多最主要的因素有两个一是相位噪声二是杂散干扰。频率合成器的相位噪声是指各种随机噪声所造成的瞬时频率或相位起伏。相位噪声可以用频域法或时域法来表征频域法是用相对频率(或相位)起伏的单边频率谱密度表示偏离某频率Hz带宽内噪声功率谱密度用分贝表示为dBe/Hz时域法是用相对频率起伏的时间取样方差一阿伦(Allan)方差叮。(f)来表征。阿伦方差又称双取样方差即规一化频率的两次连续测量之差平方后的均值之一半其表达式为:q:(f)(掣)(.)、二其中符号()表示对括号内的量作无限次测量值取统计平均。相位噪声是频率合成器中重要的技术指标它直接影响到电子系统的性能例如影响雷达的改善因子、接收机的检测能力影响通信质量等ES。在频率合成过程中产生的不需要的频率分量又没有被充分地抑制掉这些不需要的频率分量被称为杂散干扰。杂散也是频率合成器的一项重要技术指标在频率合成技术中要求杂散越小越好。频率合成器的频谱示意如图.所示。.吓H^‘r田厘主谱I相噪.懈散卜卜’剩图.频率合成器频谱示意圈、频率转换时间也就是跳频速度从得到跳频指令开始到频率转换完为止这段时间叫频率转换时间。这里的频率转换完成一般用相位差定义把新建立起来的频率相位比基准频率相位差.rad时的时间称之为跳频时间。显然频率转换时间越短越好瞄。第页国防科技入学研究生院学:}=论文以上几项技术指标是频率合成技术中重要的指标它们的好坏直接决定了频率合成器性能的好坏。.频率合成技术的发展频率合成技术起源于世纪年代。早期的合成器是出一组晶体组成的晶体振荡器需要多少个频率就得有多少个晶体晶体由人工来接入和断开它的频率准确度和稳定度由晶体的准确度和稳定度来决定基本与电路无关。随后出现了直接频率合成(DSDirectSynthesis)的方法直接法被称为第一代频率合成技术。它利用混频器、倍频器和分频器完成对参考频率的加减乘除产生出各种新频率再用滤波器和电子开关分别选出所需的频率来经过放大器、滤波器后输出其中混频器可视为对频率进行加减倍频器和分频器可视为对频率进行相乘和相除。这种方法的相位噪声好坏主要决定于晶振的质量杂散决定于滤波器的好坏和电磁兼容性设计的合理程度跳频时间主要决定于电子开关的速度。其结构复杂、难以集成、输出频谱纯度不高、寄生分量多。第二代频率合成技术是应用锁相环(PLLPhaLockedLoop)的频率合成方法。世纪年代出现了模拟锁相环技术模拟锁相环可等效为窄带轻基波器所以这种频率合成杂散性能较好由于主要使用正弦鉴相器所以系统相位噪声性能较好但这种方法电路复杂体积较大成本较高。在世纪年代又相继出现了全数字锁相环和数模混合的锁相环使该技术得到了迅速发展。数字锁相环采用在锁相环内插入数字分频器和数字鉴相器的方法分频器常用的有:程控分频器、吞除脉冲分频器和小数分频器。数字锁相环除具有数字电路的优点外还解决了若干模拟锁相环遇到的难题如直流零点漂移、部件饱和、必须进行初始校准等此外还具有对离散样值的实时处理能力。它具有体积小、成本低、频率步进小、可靠性高和可实现大规模集成等优点现已大量应用在电路设计技术中。可见数字锁相频率合成技术结构简单频率也可以做得很高但同时也具有模拟锁相环的缺点即有频率转抉时间长、环路抗干扰能力差等诸多不足。目前最为普遍的锁相环频率合成组合方式是采用数字鉴相器、分频器、模拟环路滤波器和压控振荡器的数模混和锁相环。年月J.Tiemey和c.M。Tader等人首次提出了以全数字技术、从相位概念出发直接合成所需频率的直接数字频率台成(DDSDirectDigitalSynthesis)技术标志着频率合成技术进入到第三代限于当时的技术和器件水平典|生能指标尚不能与已有的技术相比故未受到十分重视。近二十年来随着大规模集成(LSI)电路和超大规模集成(VLSI)电路技术的迅速发展以及高速数偿眸孥换器(DAC)的出现直接数字式频率合成技术得到了飞第贞国防科技大学研究生院学侮论文速发展它在频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术所能达至B的水平完成了频率合成技术的一次飞跃。DDS频率合成技术是采用数字方式把正弦波的幅度参数和相位信息按规律存储在寄存器里再以相位和来查询正弦函数表得到波形的离散数字序列最后经过数/模变换和滤波形成模拟正弦波输出的频率合成方法。与传统的频率合成技术相比DDS技术具有频率分辨率高、相位变化连续、频率变化快速、对输出信号易实现多种调制等优点:但由于幅度和相位信息用数字量表示就不可避免地存在量化精度问题造成输出信号的幅度失真和相位失真最终引起DDS频率合成的输出信号杂较散大。采取有效的措施可以大大降低杂散但必定不能彻底消除。另外DDS的输出频带有限根据Nyquist采样理论输出最高频率不能超过~.疋(f为DDS的系统频率).实际工作中为了保证输出频率和镜象频率可以有效地分开最高频率的取值要比O~.疋还低这也是目前限制DDS发展的主要问题之一不过随着超高速ECL和GaAs器件的出现DDS的频带限制己经逐渐地得到改善llI。第页国防科技大学研究生院学位论文第二章PLL频率合成技术性能研究.PLL频率合成的原理与组成..PLL频率合成的原理锁相环路具有的独特优良性能使其在调制解调、频率合成、载波同步等方面得到广泛应用。锁相环是一个闭环的相位负反馈控制系统它具有良好的窄带载波跟踪特性作为一个窄带跟踪滤波器可提取淹没在噪声之中的信号用高稳定的参考振荡器锁定可以提供一系列频率高稳定的频率源可进行高精度的相位和频率测量等。它具有良好的宽带调制跟踪特性可制成高性能的调制器和解调器同时具有低门限特性可大大改善模拟信号和数字信号的解调质量。锁相环的工作原理可表述为:首先鉴相器把输出信号K(f)和参考信号vat)的相位进行比较产生一个反映两信号相位差纯(f)大小的误差电压%(f)vat)经过环路滤波器的滤波得到控制电压vc(r)匕(r)调整压控振荡器的频率向参考信号的频率靠拢直至最后两者频率相等两相位同步实现锁定。锁定后两信号之间的相位差表现为一固定的稳念值。..PLL频率合成的组成锁相环(PLLphaselockedloop)由三个基本部分组成即鉴相器(PDphasedetector)、环路滤波器(LPloopfilter)和压控振荡器(VCOvoltagecontrolledoscillator)其组成框图如图.所示。图.锁相环的基本组成在锁相环中鉴相器是进行相位比较的部分它把压控振荡器输出信号与输入信号的相位进行比较产生相应于信号相位差的误差电压。环路滤波器的主要作用是滤除误差电医中的高频分量调节系统的稳定性和相位噪声以保证环路所要求的性能。压控振荡器的振荡第页国防科技人学研究生院学位论文频率受控制电压控制环路滤波器输出的直流控制电压控制压控振荡器的输出信号频率向输入信号频率靠近直到最后相等两信号相位差保持恒定。以下为锁相环各个组成部分的数学模型分析。..鉴相器的数学模型鉴相器有两个输入信号一是频率为:的输入信号电压v:vf(f)=Ksin(qr仍)(.)二是压控振荡器VCO的输出电压心。设开环时VCO的自由振荡频率为其输出电压表达式为:%(f)=KCOS(OJrt经)(.)闭环时VCO的频率受到控制电压v。的控制瞬时频率自口变为。相应的输出电压表达式变为:Vo(t)=Kcos(m,,t仍)(.)TLP,较X便在这里设输入信号v和压控振荡器的输出信号v。的初始相位纯、伊:均为零并将输入信号M和受控后的压控振荡器的输出信号V。的频率均以为参考将它们转化为:vl=Ksintot(qc雌)f】=KsinWrt十识(f)】Vo=圪cosoD,t(cooq)f】=vocosoD/q,o(t)】(.)(.)其中妒(f)和吼(f)分别为输入相位和输出相位。理想鉴相器的模型是:产生一个输出电压此电压的平均分量正比于两输入信号的相位差它们之间的传输特性是:vd(f)=Ad纯(O(.)其中仍(f)=吼(f)一吼(r)为误差相位Ad为鉴相灵敏度单位是V/tad。在很多情况下这个线性关系不一定满足例如当模拟乘法器做鉴相器时鉴相器特性为正弦鉴相输出电压v。(r)是误差相位依(f)的非线性函数:国防科技大学研究生院学位论文IllVJ(f)=Adsin吼O)=』dsin(脚一。)『(.)此时鉴相器输出是一正弦信号见图.(a)所示其频率是输入信号和VCO瞬时频率的差因此也称为差拍正弦信号A。表示纯=处的鉴相灵敏度也是鉴相器的最大输出电压。当热较小时正弦鉴相可以近似为线性即:Vd(f)=以仍(f)(.)lVdj『、/沙。一々(a)正弦鉴相特性(b)正弦鉴相器的数学模型图鉴相器的数学模型从相位传输的角度看按式(.)可得出鉴相器的数学模型如图.蚴所示它的输入相位是纪(r)和‰(f)输出是电压vd()。鉴相器的功能表现为两个方面一是相位相减二是将相位差变为电压由上可见鉴相灵敏度和线性鉴相范围是鉴相器的两个重要指标。...环路滤波器的数学模型环路滤波器是低通滤波器(LPF)它是由电阻、电容或加上放大器组成的线性电路。它的输入是鉴相器的输出电压v。(f)它滤出电va(t)中的高频成分和噪声取出平均分量v。()去控制压控振荡器的频率。环路滤波器的主要作用是改善控制电路的频谱纯度提高系统稳定性。表示环路滤波器的输入输出关系的是滤波器的传递函数F(s)设环路滤波器的输入是%输出是K则环路滤波器可表示为:屹(s)=F(s)%(s)(.)式中s是复频率当求线性系统的稳态响应时可将s=JQ代入此时F(歹【I>就是滤波器的频率特性。如果用微分算子P代替复频率s则可得环路滤波器的时域方程为第页国防科技大学研究生院学位论文K()=F(p)巧(r)(.)丑图.环路滤波器的数学模型常用的环路滤波器主要有简单RC滤波器、无源比例积分滤波器和有源比例积分滤波器三种其中:、简单RC滤波器是结构最简单的低通滤波器电路结构如图.(a)其传输算子为:F(p)=二一(.)P’t式中矗=RC是时间常数是RC滤波器中唯一可调的参数。(a)简单Rc滤波器(b)无源比例积分滤波器(C)有源比例积分滤波器图.常用的环路滤波器、无源比例积分滤波器与简单RC滤波器相比它附加了一个与电容串联的电阻R这样就增加了一个可调参数电路结构如图.其传输算子为:砌)=鬻(.)式中q=(墨马)Ct=RC是两个独立可调的参数。、有源比例积分滤波器电路结构如图.(c)它的传输算子为:F(p)=K墼(.)P£式中fl=(RI置RI恐)C。Z"=RCK是运算放大器无反馈时的电压增益。当放大器增益很高时其传输算子为:F(p、:!旦:垒(.)P。l其中一=R。C吒=RCa环路滤波器的主要指标是带宽、直流增益和高频增益由滤波器的时间常数和滤波器的第页盘盘国防科技大学研究生院学位论文类型决定。以上三种滤波器的频率特性都具有低通特性无源比例积分滤波器的比例特性和相位超前特性对环路的稳定性及捕捉性能起着极为有利的作用所以这种滤波器在锁相环中得到广泛应用而简单RC滤波器则很少使用。有源比例积分滤波器由电阻、电容和直流运算放大器组成除了具有低通滤波的作用它的特点是在通带内具有较大的放大作用存在的问题是环路引入高增益直流放大器必然会引入新的噪声和零点漂移问题。...压控振荡器的数学模型压控振荡器在锁相环路中是频率受电压控制的振荡器。它的振荡频率随输入控制电压v(f)线性地变化即:。)=A。V。(r)(.)上式中:珊是当v。=时VCO的自由振荡角频率』。为压控灵敏度其单位是rad/.V。实际应用中VCO的控制特性只有有限的线性控制范围超出这个范围之后压控灵敏度将会大幅度下降。图.(a)压控特性中的实线为实际VCO的控制特性虚线为符合式(.)的线性控制特性。由图可见在以出为中心的~个区域内两者是吻合的故可在环路分析中用式(.)作为VCO的控制特性。J夕/q瓦丑(a)压控特性(b)数学模型图.压控振荡器的数学模型在锁相环路中。VCO的输出作为鉴相器的输入但在鉴相器中起作用的是其瞬时相位而不是其角频率国。。由于相位是频率的积分即f珊。(r)df=f。fV。(f)dr(.)将上式与(.)式相比可得输出相位纯的表达式为纵r)=Ao“州r=鲁叹r)(.)式中l/p是积分算子这是相位与角频率之间的积分关系形成的。锁相环路中要求压控第页国防科技人学研究生院学位论文振荡器输出的是相位因此这个积分作用是压控振荡器所固有的。VCO输出相位伊。与输入电压K关系的数学模型如图.(b)所示。..PLL的数学模型将锁相环三个部件的模型结合起来可以得到锁相环的数学模型如图.所示。由图可见系统给定值是输入信号相位所受调节值是压控振荡器的输出信号相位所以可以将PLL锁相环看成是一个相位反馈系统。M一匕竺uL兰l』L竺』一图.锁相环的数学模型由图.可以得到:q,At)=馋(f)一%()(.)%(f):Ao.AaF(p).sin吼(r)(.)P将式(.)代入式(.)有:P纯(r)=P’记(r)~AaF(p)sinvat)(.)令环路增益A=Xo则有:P眈()=p‘仍O)~AF(p)sinq’o(t)(.)由上式可以解出锁相环的稳态相差为嚷舀)=aresin砑A丽coo()对于环路滤波器采用增益A无穷大的有源比例积分滤波器的锁相环称其为理想二阶环由此可得出理想二阶环的稳态相差纯)=。锁相环路是一个非线性系统这是因为环内具有非线件部件即鉴相器。虽然其它部件如压控振荡器也可能出现非线性但只要经过适当的设计可以保证工作在压控振荡器的线性范围之内唯独鉴相器是环内固有的非线性部件因而使褥环路相位模型为非线性相位模型。当吼(r)变化不大时可做近似sin吼()a纯(f)此时就可以将锁相环看成是一个线性环第页国防科技大学研究生院学位论文路。在下节环路噪声抑制特性中将进一步讨论这个问题。.PLL的相位噪声特性分析在锁相环实际工作时噪声是客观存在的。锁相环应用在不同的场合各种噪声和干扰的影响是不同的本文仅讨论锁相环用于频率合成器时噪声和干扰对系统的影响。一般说来噪声分为与输入信号一同进入环路的输入噪声和环路内部电路所产生的内部噪声这些嗓声与干扰作用于环路的结果会增加环路捕获的难度使环路输出相位随机抖动。当环路用作频率合成器时则产生输出相位噪声使输出信号频谱不纯短期频率稳定度变差等。例如在锁相环路中由于压控振荡器是环路的输出部分如果其输入控制端是纯直流电压那么它此时的相位噪声很小。但实际上在锁相环路的控制端作用有各种干扰电压这些干扰往往来自基准频率及其各次谐波或来自IIz、IIz交流干扰及其它干扰信号。其中Hz的干扰主要是感应结果因为环路中各单元结构排列和接地不当会引起Hz干扰Hz的干扰主要由于电源滤波不良或的二次谐波所造成。这些干扰电压若作用在压控振荡器的输入控制端就会产生寄生调频或调相。由调频波或调相波的频谱图可知此时压控振荡器除了输出所需的信号频谱外还会有其它杂散频率分量。因此在锁相环路中必须采用低通滤波器以滤除干扰和纹波提高对杂散频率的抑制程度。此外在锁相环路各单元部件中不可避免地存在着随机噪声。一个实用的锁相环路常对输出信号的随机相位噪声提出很高的要求采用低噪声压控振荡器和合理选择环路参数可使锁相环路对随机相位噪声的抑制程度得到提高”。。..PLL环路噪声抑制特性...环路对输入噪声的“低通”特性锁相环路存在输入相位噪声时它的基本组成方框图如图.所示。图。存在输入相位噪声时锁相环的基本方框图图中馋(f)为来自输入信号的随机相位噪声。当环路锁定以后在输入噪声作用下鉴相第页国防科技大学研究生院学位论文器就会有噪声电压输出。其噪声电压经环路滤波器衰减后终将加到压控振荡器上。因为噪声是随机的在压控振荡器的输出中亦弓l起随机相位噪声。这个随机相位噪声又反馈给鉴相器如此循环最后达到动态平衡。当输入噪声不强时由噪声引起的环路输出相位噪声也较小这样可以用线性模型进行分析。l、环路输出相位噪声方差疗在弱噪声作用下瞬态相位噪声纯sin吼(f)z纪(f)则由图.可得输入相位噪声时的锁相环线性化相位模型如图.所示。r一一幽.锁相环的线性化相位模型设由输入相位噪声识(r)产生的环路输出相位噪声为%(f)利用环路闭环频率特性日(.矿)与输入相位噪声功率谱密度(厂)可求得输出相位噪声功率谱密度%(厂)为:%()=(门日(石厂)(.)若输入相位噪声为白噪声那么()对所有的频率均为常数即:(门:n=常数(.)则环路输出相位噪声方差为:"%=珂flH(s石厂)(.)式中眈=flH(J们I‘(Hz)称为环路等效单边噪声带宽。、环路等效噪声带宽环路等效噪声带宽是环路的一个重要参数。根据式(。)的定义可导出它的物理意义。若有一高为IH(o)=l宽为玩的理想矩形特性滤波器那么具有均匀相位噪声功率谱密度的噪声加在该矩形滤波器的输入端时得到的输出相位噪声方差将是:荔=nBt.(.)第页.。。一奠垦丝型蝥耋錾型墼堂垒垒垒一为使矩形滤波器与环路对噪声的滤波作用相同要求式(.)与式(.)相等即得到B。=(H(J矿)faf()从滤除输入相位噪声的角度考虑吼越小环路滤除噪声的能力越强a不同的环路其闭环频率特性表示式不同但对于输入相位噪声都相当于一个低通滤波器。调制频率低的相位噪声可较顺利地通过调制频率高的相位噪声将被衰减即对随机相位噪声环路只让输入信号载频附近的旁频噪声成分通过.而滤除远离载频的噪声成分其滤波性能取决于环路等效噪声带宽玩。...环路对VCO噪声的“高通”特性为便于分析设压控振荡器相位噪声等效为理想的无噪声压控振荡器与一随机相位噪声为钆(r)的噪声源相加的结果在随机相位噪声卿(f)的作用下环路的相位数学模型如图所示。图.压控振荡器带噪声情况下锁相坏路Bq相位模型现在计算由以纯O)所引起的环路输出搬位噪声因此可以假设识(f)是不变的此时环路的传递函数为:驰)=怒i丽p而=IH(力’或写成纯(p):即(p)【卜日(p)】()设相位噪声仇()的功率谱密度为(国)则%(国)=&(曲).一H(jzrf)‘)其方差为:万=f()I卜H(j万f)df‘’由以上分析可知环路对压控振荡器的相位噪声可视为‘‘高通”滤波器。其物理意义为:国防科技人学研究生院学位论文锁相环路对压控振荡器相当于负反馈电路由于环路低通滤波器的作用频率越高负反馈的作用越小。即在锁定频率附近的旁频由于负反馈作用可以减少丽远离被锁定频率的旁频由于负反馈作用的减弱不能获得抑制旁频离载频越远环路对它的抑制能力越弱。对采用理想积分滤波器的二阶环路设环路固有角频率为。阻尼系数为f可得:l一日(p)=百琢p万面‘.)ll^H(joD)t=脚/国:肛两(.)由上式可见m。越大则纯(f)中包含的噪声越小a即。越大环路滤除压控振荡器相位噪声的效果越好嘲。综上所述在分析了输入相位噪声和压控振荡器相位噪声对环路性能影响的基础上可以运用叠加原理逐个进行计算然后再行相加的方法对环路的总相位噪声和杂散作进一步的分析。以上分析是本文设计PLL锁相环的理论基础。..PLL相位噪声的来源在PLL锁相环中噪声的来源是多方面的既有外部噪声也有电子电路中的内部噪声。把PLL锁相环各部件本身作为理想的无噪元件将其产生的噪声等效为某一噪声电压(或相位)的输入根据线性系统叠加原理按噪声对环路作用的不同可将频率合成器的相位噪声模型归结为如图.所示的三类嘲。图.PLL锁相环的相位噪声模型第一类是作用在鉴相器输入端的输入等效相位噪声仇)第二类是假定输入高斯白噪声形成的等效相位噪声妒。(f)包括鉴相器、参考分频器的触发噪声以及环路滤波器的各国防科技入学研究生院学位论文种有源和无源器件的等效噪声此类噪声通常称为环路底噪声在环路通带内它具有白色频黼性第三类是作用在压控振荡器输出端的等效相位噪声纯O)这主要是压控振荡器的内部噪声。在图.中参数的定义与前面讨论的相同竹是输入信号的相位仍是压控振荡器输出信号经可变分频器分频后反馈的相位%是频率合成器的输出相位。幺是鉴相器的灵敏度是压控振荡器的灵敏度Ⅳ是分频器的分频比。由图.可知频率合成器的输出相位噪声为:‰(s)=Ⅳ纯。(s)%(s)r日()仇(j)H。()(.)式中日(s)为低通型闭环传递因子日。(s)为锁相环路的误差传递因子它是高通型滤波因子。由于日(s)呈低通特性故输入相位噪声纸()和环路底噪声毋。()是低通型噪声H。(J)呈高通特性故压控振荡器噪声纯(r)为高通型噪声。由此可见环路带宽的选择对高、低通型噪声均有影响窄带环路有利于滤除输入噪声和环路底噪声但不利于滤除压控振荡器的噪声.宽带环路的作用正好相反。因此环路带宽选取的过宽过窄都不合适选择最佳的环路带宽可以使信号总的输出相位噪声最小【l。..PI上最佳环路带宽设计设锁相环的环路带宽为%由上面分析可知为了减小低通型相位噪声输出应尽量减小%的取值反之为了减小高通型相位噪声输出则应尽量加大‰的取值。由此对环路带宽提出了矛盾的要求为了使环路总输出相位噪声为最小必须选择最佳的环路带宽即选择最佳的环路参数。实践中发现选择环路带宽埘。在两噪声源谱密度线的交叉点频率附近这样可以使锁相环路比较接近于最佳状态低通的高端频率和高通的低端频率就是环路开环传递函数的带宽厶(厶=%/厅)。最佳环路带宽厶的选择如图.所示。锬相环的环路部件一旦选定其输出相位噪声特性就完全由H(s)和抒(s)的特性所决国防科技大学研究生院学侮论文定即最佳环路带宽与H(s)和fl()的特性紧密相关可见环路滤波器的参数设置是锁相环路设计的重点网。见。山{f(Hz)图.最佳环路带宽矗的选择.PLL的杂散特性分析Pu本身也会有杂散产生这主要包括有两种:一种是外部干扰引入环路形成对VCO的调制而产生的杂散一种是鉴相频率泄漏到PLL输出形成的杂散。对于外部干扰引入环路的杂散最好的方法是找到干扰源想办法去掉它或者切断干扰到环路的通路。例如在应用中经常用来控制锁相环的单片机就是一个很大的干扰源从它内部产生的干扰很多。如果单片机只是在一段时间对环路进行控制可以让单片机在不工作的时候停机它自然就不会再产生干扰了若单片机必须不停地工作可以采取加强去藕、数字地与模拟地点连接等方法尽量降低干扰的引入。鉴相频率泄漏的避免一般是采用在环路滤波器的后面再加一级辅助的RC或LC低通滤波器的方法来抑制但这种方法要根据系统的要求选择使用因为辅助滤波器的加入会影响到整个环路的性能。出于基本不影响环路滤波器参数的考虑辅助低通滤波器的带宽般取在环路滤波器带宽的十倍以上为了能够有效地祛除鉴相频率的泄漏还应该将鉴相频率不能取得太低否则泄漏落在辅助滤波器甚至环路滤波器的带内就无法去掉了。另外在实际调试中可能会有一些偶然因素造成的杂散去除的方法是找到杂散的具体来源和路径有目的的予以解决J。第页国防科技大学研究生院学位论文第三章DDS频率合成技术性畿研究.DDS频率合成的原理与结构直接数字式频率合成(DDSDirectDigiuaSynthesis)技术是近年来随着数字集成电路和计算机的发展而迅速发展起来的一种新的频率合成技术。DDS~般出相位累加器、波形存储器、数模转换器及低通滤波器组成其基本原理就是将波形数据先存储起来然后在频率控制字K的作用下通过相位累加器从存储器中读出波形数据最后经过数/模转换和低通滤波后输出频率合成。这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号而且结构简单集成度高。..DDS的原理直接数字频率合成技术是从相位概念出发相位通过数字计算技术产生对应的电压幅度相位出发的正弦函数产生描述DDS的概念【】o直接对参考正弦信号进行抽样得到不同的最后滤波平滑输出所需频率。下面通过从图.表示了半径R为单位圆半径R绕圆心旋转与x轴的正方向形成夹角o(t)即相位角。()(。).n.、\\’/\/te(t)‘\n吣/’(。)(。一)图.单位圆表示正弦函数S=RsinO(t)因为是周期信号所以正弦信号的相位值和幅度值之间具有一一对应的关系。这种关系可以通过一片存有查询表的ROM很容易地实现该查询表的地址线对应相位信息数据线对应幅度信息。所以对正弦信号沿相位轴方向等间隔取样就得到该信号的抽样序列并将取样值用二进制数表示。改变频率控制字时相位增量发生变化取样值的周期随之而变第页国防科技人学研究生院学位论文从而合成所需频率。抽样序列通过刿模转换器形成量化的jF弦波最后通过滤波器平滑生成标准的正弦波。DDS的原理框图如图.所示。框图中的电路除了滤波器外全用数字集成电路实现其中关键的问题是使相位增量与参考时钟精确地同步。图.DDS的原理框图图中:正为参考时钟频率t=l/Z正为输出频率ro=/工x为频率控制字|v为相位累加器的字长m为ROM地址线位数M为ROM数据线位数即DAC的位数。DDS的数学模型可归结为:在每一个时钟周期£内频率控制字K(FrequencyControlwords)与Ⅳ比特相位累加器累加一次并同时对”耿模运算得到的和(以Ⅳ位二进制数表示)作为相位值以二进制代码的形式去查询正弦函数表ROM将相位信息转变成相应的数字量化正弦幅度值ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。当DDS中的相位累加器计数大于”时累加器自动溢出最高位保留后面的Ⅳ比特数字于累加器中即相当于做模余运算。可以看出:该相位累加器平均每“/K个时钟周期溢出一次。可见K和时钟频率正共同决定着DDS输出信号五的频率值它们之间的关系满足:工:嘉.正(.)当K=l时DDS为最小频率输出则DDS的最小频率分辨率可达:砜。=寿丘(.)第页国防科技大学研究生院学位论文由此可见DDS相当于一个小数分频器。最小频率分辨率是频率控制字最低位为“l”、其余位均为“”时DDS的输出频率只要^足够大即累加器有足够的长度总能得到所需的频率分辨率实际使用中计算出的岸值很难为整数因此不可避免地将会存在一定的频率误差。由于ROM表的规模有限相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点可见只需改变查询表内容就可实现不同的波形输出。..DDS的结构DDS的基本结构包括相位累加器(PD)、正弦查询表(ROM)、数模转换器(DAC)和低通滤波器(LPF)其中DDS从频率寄存器开始到波形存储表的数字部分通常也可称作数控振荡器(NCONtmaericalControlOscillator)。模块NCO实现由数字频率值输入生成相应频率的数字波形其工作过程为:()确定频率控制字足()在时钟脉冲正的控制下该频率控制字累加至相位累加器生成实时数字相位值()将相位值寻址ROM转换成难弦表中相应的数字幅码。模块DAC实现将NCO产生的数字幅度值高速且线性地转变为模拟幅度值DDS产生的混叠干扰由DAC之后的低通滤波器滤除。、相位累加器(PD)相位累加器是DDS最基本的组成部分用于实现相位的累加并存储其累加结果。若当前相位累加器的值为.经过一个时钟周期后变为。则满足:=。K(.)由式(.)可见芑。为一等差数列不难得出:。=nKo(.

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/15
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部