关闭

关闭

关闭

封号提示

内容

首页 多IP复用SOC的可靠性研究与验证.pdf

多IP复用SOC的可靠性研究与验证.pdf

多IP复用SOC的可靠性研究与验证.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《多IP复用SOC的可靠性研究与验证pdf》,可适用于IT/计算机领域,主题内容包含山东大学硕士学位论文多IP复用SOC的可靠性研究与验证姓名:常中坤申请学位级别:硕士专业:微电子学与固体电子学指导教师:计峰山东大学硕士学位论文摘要符等。

山东大学硕士学位论文多IP复用SOC的可靠性研究与验证姓名:常中坤申请学位级别:硕士专业:微电子学与固体电子学指导教师:计峰山东大学硕士学位论文摘要soc(sys把mona岫)是近年来逐渐兴起的新型集成电路设计技术它以传统的集成电路设计技术为基础但又不同于传统的集成电路设计技术实现了集成电路设计技术从“自下而上”到“自上而下”的质的变化.SOC设计方法的基础构件是功能模块和子系统.这种芯片含有一个或多个主要的功能模块如clU核心、数字信号处理核心和其他的专门处理功能模块还还含有一些其他的功能模块如静态RAM、RoM、EPRoM、闪存、动态RAM以及通用或专用I/o功能模块这些功能模块以标准的m形式实现.SOc实现了电子设计从PcB板级系统设计到芯片级系统设计的飞跃.随着设计复杂度的增大可靠性成为soc设计中一个重要的研究课题.本课题我们就是基于这样一个现实对soc设计中的可靠性问题进行了深入的研究在设计过程中采取了全面的可靠性策略使所设计的SOc尽可能的达到比较高的可靠性能够应用于高可靠性应用领域.本课题中设计的sOC采用AMBA总线协议符合sEf堰cV构架.本文中我们采用奇偶校验、T嗽(三模冗余)寄存器、片上匝Ac、流水线重起和强迫cAC陋不命中等多层次容错机制来提高soc的可靠性。文中分析了这几种容错机制的设计原理介绍了片上研究的着眼点并给出了主口核的Ⅵ{DL代码。几乎所有的cPU都采用一些奇偶校验、流水线重启等常规容错措施像I蹦s/G还采用了写阶段以前的全部流水线复制技术IntelIt矾i珊采用了混合Bcc和校验编码等技术但都没该Sc这样采用如此全面的容错措施。经验证所设计的SOC具有很高的可靠性。验证是sOc设计中的一个难点。Sc中需要集成大量的口核m核并不是独立存在的各疋核之间存在着数据交互和总线竞争只有通过口核协同验证才能接近真实情况。soc的规模和功能在不断急剧膨胀使得设计验证日益重要向业界提出了巨大挑战已成为了整个soc设计流程的瓶颈.现存有许多验证方法都有自己的优缺点.本文中我们根据自己所设计soc的特点搭建了一个基于大容量FPGA的soc逻辑验证平台并用此平台对所设计的SoC进行了逻辑功能验证.结果显示此平台能够可靠运行所设计的SoC也能在该平台上顺利运行并具有很高的可靠性.同时我们用AITERA公司的niii核配置了山东大学硕士学位论文SOPC并用所搭建的验证平台进行逻辑功能验证结果所配置的SOPC能够在平台上顺利运行并得到了逻辑功能验证所搭建的验证平台可作为通用的SOC验证平台.本课题属于开发研究型课题是为实际应用服务的。对任何一个应用系统来说可靠性是首要考虑的问题。我们从多个方面对多口复用SoC的可靠性进行研究并进行验证.这种具有较高可靠性的SOC在像工业控制、医疗控制、特别是航空航天这种高可靠性应用领域中有较高的应用价值。在越来越多的可靠性应用中这种研究有着广泛的应用前景。同时所搭建的验证平台可作为通用的sC验证平台对SOC设计验证具有广泛的应用价值。关键词:SOC口可靠性逻辑验证n坐茎盔兰曼主塾堡苎AbshlctSoc(S删)“撕p)ia嗍Icdesi弘妇lo盯inI哪y嘲砘nb鳓删lc倒弘tcc酬啷hnhasa蛔of‰h妇睇Icdesi驴thnolo盯丘哪|bo的m.u旷toltcp如咖。.kd眦吼妇rymjpar嫩nsofSOCdcsi弘矾fIl|删衄咖烛dc觚d蛐哟俜吼融l【indofchipntai璐。豫mo雌minfimc妇硎如蝴曲鹤CPU峨粥P雠砌othef删印pl砌龟妇m融雒dals锄eo也珂血面nm妣钮ch撼sl姒R!aMEPRoM.F幽SHDl认Mand岫删印eci丘cIofln嫡modIlle.Allofth鹤c如nc妇m饿lules雠翟伽咖pIi曲Icdb’r武鲫枷mSoc蛐thcel。啪nicdesi弘矗锄PcBIbascdsys啪des啦tochipbascd矗y哦锄desigmAsthcSOCdesignimO糟孤dmo地mple】‘’the嘲iabilityis瑚帕andmoinIp眦锄LFcingth主s蒯啵we蛔eadcep地眦himo糟liabiIilyinSOCdes帆andualla姗lndreJ匡abk蚰蝴ino珊d韶i泓mal【e讪两弘cdSOChie代highliabili魄anditnbe璐edinhi曲糟liabIe印pIi翎抽n媳gio血h血is州ecttheSOCwe如si弘cdabid鼯byAMBA(Adv删Mia佻咖缸oIl廿B璐A】晒m蜘嗡andnfo】toS鼢眦(Scak耐ePr嚣姒刖地醢衄田.Mu城细mtole咖techlogi髂ha坩b。muscdina叫design’跚ch勰Pari哆cbeckMR删e.Modldar.鼬油mda”地gis峨倪mipEDAC(E衢嗽c畦陆And.Co删PipeI沁删aIt锄d觚ecAc旺b瓯碱弘log沁hasbe钮锄alysed把础鹏haveb。mintducedand明Ldeofmain口砖hasbeengi啪inthc脚%Aln】ost棚cPUshvcllsed咖c姗l细ntol盯蜘cem翩舢s’such鹳肛晡ly曲l【p主雕曲托s协rLAllpipelinespy他诚她砌酬yhasbeenuscdinmMs/.M蜥EcCcoding删bnoIogybasbcenusedin蚴蜥吼Bm呲ofthcseC黜hathe触tol哪噼蚰瞰cgi嚣叭伍cicmn’is面esi驴edSOC.nIisSOCh雒ahigll坤Ii西ililymn呲曲。盯vefim确讥Va龇isahafdpointinSocd器igILn哪钟almofm瞄争懿ed.mSc.tkscm懈似砒蝴btn嘶e加altclI哦andblls敝.m山东大学爱士学位论文删c如岫l蝴啪onlybesimnIaled蚵oo嘣矗c吐iofm僦AsthcscaIeofScis呼andla孵喇觚咖雠and啪哪hha。become曩gr%tchaIl铡嘈垮andab伽cckpfoM锄inSOC倒蛐.Th雠a蚴y喇&越呲傩f妇.dsw柚dth劈allhavethcir咖ad删妇g髓alIdde觇b.hthis州毗asOclogicve删灿加based蛆lar:醇脚FPGAw鹞bunttov嘶so.desi印edSOC.kresIllt出owsth砒thispl砒f眦m船坞l洲y柚d静也si弘edSOchashigh托li{Ibil时th|Ⅺughthisw曲c甜onAtthesamctimcwell矗"吲矗edsOPcbasedni嬲ii糟thispla£‰n蜘thal刚es删、eri触‰pI缅咖hasag%elal峨细SocV碱cali眦仙isalh髂isfbf托辩arch柚d姗lo珥嘁which鸵嘣fbrpl锄=tical印pK吐s.Reliabi硒risof丘哦ilnporta毗Ⅱ锄y印pncalisy她.wbh撇madead唧艘砌‰m枷mduplicatedsoC龇d谢黟丸砌s龇ofhi曲fcli置IbIcSoCh勰agre砒app珏tiValjnhi曲rel枞eapplicatiregion'such嬲jlldl删al伽噍lmedical伽眦land姗叩咀髓piallh啪趾dmofeliabIe印pH础stbisl【indof糟郴hh褐ag悖砒appIi硎on向阳gIInd.吐thes锄e吐mc'fI砖谢硎onpl砒fo皿webllilt锄betIsed鹪a寥nemlV耐ficanonplatfbnn矗MSOCdcsign.K哆wor出:SOC皿Reliabm吼蛐Ⅵ蒯jcali觚山东大学硕士学位论文专业术语及符号说明片上系统知识产权高级微处理器总线结构高级高性能总线高级外设总线可缩放处理器体系结构高速硬件描述语言现场可编程门阵列可编程片上系统三模冗余博斯.查德胡里.霍昆格姆码内建自测试可测性设计检错和纠错印刷电路板寄存器传输级赋口一肿啪墓董~一一眦一瞬肿一她肌山东大学硪士学位论文.SOC概述第一章绪论目前。以集成电路为核心的电子信息产业超过以汽车、石油、钢铁为代表的传统工业成为第一大产业成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石.作为当今世界经济竞争的焦点.拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。Sc作为系统级集成电路“一能在单一硅芯片上实现信号采集、转换、存储、处理和I/o等功能将数字电路、存储器、咿U、HcU、陷P等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术特殊电路的工艺兼容技术设计方法的研究嵌入式IP核设计技术。测试策略和可测性技术软硬件协同设计技术和安全保密技术。Soc以IP复用为基础讧‘把已有优化的子系统甚至系统级模块纳入到新的系统设计之中实现了集成电路设计能力的第次飞跃。多m复用SOC中的每一个功能模块都是以腰核的形式实现的嘲m核间通信采用soc片上总线协议。所挂外设可以通过桥把外部总线与内部总线桥接起来。实现对外设的控制和操作。其结构示意图如图.所示。圈LI多伊复用SOC结构示意圈山东大学硬士学位论文soC的设计分为三个过程M。()设计前期:将用户要求转换为设计技术规范.()设计过程软硬件划分、电路设计与软件开发、系统仿真、可靠性分析、制造和生产系统芯片功能和性能测试.()设计后期:系统软硬件测试生成测试程序和测试向量.C设计采用的是“自上而下”的设计方法嘲其设计流程图如图.所示。圈.Sc设计流程示意图对于多口复用Sc设计代码文件那都分采用口核的形式实现嘲而非每次都重新编码达到了缩短开发时间、节省开发费用的目的极大地提高了效率.目前SOC的一般设计方法都是基于m)L(mund聊嘴DI飘响冀ihng咽辞)山衷大学硕士学位论文攒述和数字电子系统设计工具的【删.曲L语言有lⅥ鲴DL(Ⅵislc帕啪糟De潮脚h唧阻ge'ⅥDL:Ⅵ:lyHighspeedIC)Vem鸭Ⅷ)L’Sy妣mC等.电子设计工具包括Qd、M倒断、sy呐psys等公司的豇埴工具.SOC设计中的关键闯题嘲:()m复用:设计者利用可复用m可以快速设计出符合自己要求的SOC.对于Sc设计IP的质量是至关重要的。注重IP接口标准的实用性对IP的质量要有相应的评估手段提高第三方IP集成的自动化程度从技术上采取措施进行IP保护以及对IP标准的深层次、前沿性的研究这些方面都有了进一步的发展.。。(>口核问的可靠性:m核问在相互协同工作时的可靠性是SoC可靠工作的重要保证.sOC实现了原来在PCB板系统级的功能原来PCB板级遇到的各种问题都搬到了SoC内部来解决其可靠性的要求更高Soc片上的可靠性实现更加重要.()验证:SOC的验证是一个很复杂的课题。复杂soC设计中花费在验证上的工时大概为设计阶段的倍要进行模块级、系统级等一系列的验证并且验证贯穿soc设计的整个过程.集成电路工艺技术在不断提高从。lIm到o.pm、O.lIm再到n甄目前皿工艺已进入生产.电路密度越来越高工作速度越来越快sOC集成的功能模块也大幅度增加.随着技术复杂度的增大遇到的问题必然越来越多soc的可靠硅和其验证技术必然面临更大的挑战flI’埘.本文中就针对这样的问题进行了深入的研究提出了多层次的可靠性模型把各种容错算法揉合在一起来提高可靠性并构建了一个基于大容量FPGA的Soc验证平台对所设计的sC进行逻辑功能验证.山衷大学磺士拳位论文I.可靠性应用技术可靠性技术的实现都是以容错为基础的flⅧ。容错技术主要是依靠资源的冗余和系统重梅资源的组织来完成的。冗余主要包括硬件冗余、软件冗余、时间冗余、信息冗余等.硬件冗余是在常规的硬件功能设计之外再另加一些备用的附加的硬件当常规硬件发生错误时备用硬件起作用使系统仍然能够正常工作软件冗余是增加一些额外的用于检错纠错的程序当运行出错时程序能够自行进行检错纠错时间冗余是为某一指令或一段程序开辟额外的时间让其重复执行信息冗余是增加信息的多余度使其自己具有检错纠错的能力.在硬件中实现的冗余为硬件冗余分为被动硬件冗余、主动硬件冗余、混合硬件冗余..被动硬件冗余又成为静态硬件冗余其冗余结构不随故障的情况而变化.通常采用的结构是三模冗余弧积侧pleMdlllem疝聊lancy)。可采用N模冗余O呱偶)来提高系统的可靠性其原理与办疽R相同N一般为奇数.’主动硬件冗余又称为动态硬件冗余主要采用重组技术来实现是一种通过故障检测、故障定位、故障修复来达到容错的一种技术。主动硬件冗余的形式主要有双机比较、备用替换、成对备用。主动硬件冗余采用辅助系统作为主系统的热各份正常状态下主系统工作并对主系统进行故障检测和定位一旦诊断出故障发生的位置。系统能进行自动修复。混合硬件冗余是集成被动与主动硬件冗余的一种容错策略.本文中我们采用了多层次的容错策略主要包括奇偶校验、T躲(三模冗余)寄存器、片上EDAc流水线重起和强迫C^C髓不命中等.几乎所有的CPU都采用一些奇偶校验、流水线重启等常规容错措施像I蹦S/G还采用了写阶段以前的全部流水线复制技术IntelIt卸i咖采用了混合Ecc和校验编码等技术但都没该Sc这样采用如此全面的容错措施.山东大学硬士掌位论文.验证方法的发展现状迄今为止在集成电路发展过程中摩尔定律(单芯片上所能集成的晶体管数目每个月翻一番)一直在起作用因此Soc的规模和功能在不断急剧膨胀峨哪使得设计验证日益重要。向业界提出了巨大挑战已成为了整个Sc设计流程的瓶颈n”.目前芯片一次投片成功率只有%左右造成苍片重复投片的主要原因就是验证不够充分soC设计的验证需要投入的资源已占整个设计资源的%~%.sOC的验证工作始终贯穿整个设计流程验证工作也比较纷繁复杂.从行为级Ⅲ)L【】设计到芯片设计定案之前都需要做足够多的验证工作当前验证工作已经占整个设计工作%左右.SOC验证工作重点在功能验证.功能验证(Functio腿lVerification)是验证中最复杂“‘州工作量最大同时也是最灵活的部分包括模块/IP核级验证系统级验证、模拟仿真等.IP核可能是自己开发的也可能是第三方的使用前必须对其进行功能验证.系统级验证主要确认芯片体系结构是否满足所赋予的功能/性能要求.模拟仿真主要关注模块一模块(IP核一IP核)问互连验证系统总线协调性验证和标准规范兼容性验证等由于复杂度高可通过事件驱动秘加速技术如硬件加速器、模拟发生器和快速建模试验等来加速和简化仿真工作.FPGA(FieIdProg叫衄曲leG嘶岫)验证作为硬件验证工具可以将所设计的砌L级代码综合实现后写入FPc认芯片进行调试检错主要分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载、下载后板级调试检错这几个步骤。总的来说FPGA验证是整个SoC设计中一个重要而且有效的验证步骤用来改进RrL级设计代码验证功能的正确和完整性提高SOC流片成功率I瑚n.本文中我们构建了一个基于大容量FP(认的SOC验证平台对所设计的SoC进行逻辑功能验证.这种SoC验证平台不但能对所设计的该Soc迸行逻辑功能验证而且也能对其它的SOC进行逻辑验证我们把AI砸RA公司的NIoSii核放到该平台上也能正常运行圈.说明该验证平台可作为一个通用的验证平台运用到SOC设计的逻辑功能验证之中.山东大学硕士擘位论文.本章小结本章简要说明了徽电子技术发展到soc阶段的设计方法并介绍了基于容错的Sc的可靠性设计.同时简单阐述了soc验证方法的发展现状以及我们在本文中将要构建的基于大容量FPG^的逻辑功能验证平台。‘山东大学焉士擘位论文.奇偶校验码第二章容错机制及相关理论奇偶校验码是一种通过增加冗余位使得码字中’l’的个数恒为奇数或偶数的编码方法它是一种检错码删.可分为垂直奇偶校验、水平奇偶校验和水平垂直奇偶校验等几种..I.垂直奇偶校验垂直奇偶校验又称为纵向奇偶校验它是将要发送的整个信息块分为定长m位的若干段(比如说n段)每段后面按’l’的个数为奇数或偶数的规律加上一位奇偶位.其特点及编码规则如下所示:)编码规则:垂直奇偶校验编码示意图如图.所示.tI“I”IhI。I。I。I信I息l位IIIIJrlnr冗余位.圈.垂直奇偶校验编码偶校验:rl=IllIH...I一(i=ln)奇校验rI=IIll...I一l(i=n)其中m为码字的定长位数n为码子的个数。”指模加即异或运算.垂直奇偶校验的编码效率为R=m/(I叶).)特点:它能检测出每列中所有奇数个错但检测不出偶数个的错.因而对差错的漏检率接近l/.如表.所示为位段垂直奇偶校验实倒.T当查盔竺曼主!堡丝苎..水平奇偶校验位\数字OlC。OOIOlOlOlGOOllOllOOGOllllOc‘OOOOOOl已llllllIlllGllllllllcOOOOO偶lllOOllO已奇lOOlOOO表.位lO段垂直奇偶校验水平奇偶校验又称为横向奇偶校验它是对各个信息段的相应位横向进行编码产生一个奇偶校验冗余位.其编码规则及特点如下:)编码规则:水平奇偶校验编码规则示意图如图.所示.发tIuI”Inrl送II=lIIb顺I.序II。I。I.rlt冗余位图.水平奇偶校验编码偶校验:rIIII一Ih(il.)奇校验rIInI....II(i=l.。n)其中m为码字的定长位数n为码子的个数山东大学硕士学位论文。。指模加即异或运算.水平奇偶校验的编码效率为R=n/(n).)特点:它不但能检测出各段同一位上的奇数个错而且还能检涌出突发长度<钿的所有突发错误。其漏检率要比垂直奇偶校验方法低但实现水平奇偶校验时一定要使用数据缓冲器。如表.所示为水平儡校验示锣鼍。.水平垂直奇偶校验同时进行水平奇偶校验和垂直奇偶校验就构成水平垂直奇偶校验也称为纵横奇偶校实验.编码规则及特点如下)编码规则:水平垂直奇偶校验编码规则示意图如图.所示。IhrI...IIhI.rIl“r.I图.水平垂直奇偶校验编码’bbMLk~k‰发送顺序山东大学硕士学位论支若水平垂直都用偶校验则有:rt.一l=II。f...Ih(i=l。.i.皿)rLJ=IIJIlI’(j=l。。n)loI.什lrI.Ir叱l...r..==rI...rt..r‘t其中m为码字的定长位数n为码字的个数’’指的是模加也即异或运算。水平垂直奇偶校验的编码效率为R=姗/((m)(n).)特点:它能检测出所有位或位以下的错误、奇数个错、大部分偶数个错以及突发长度<=ml的突发错可使误码率降至原误码率的百分之一到万分之一。如表.所示为水平垂直奇偶交验示例。。^J。lOOlOllOlOOOllOOOllllOOOOOOOOllllllllllllllllllOOOlOlOllO校验码字lOOlll..位奇偶校验表.水平垂直奇偶校验两位奇偶校验一位采用奇校验一位采用偶校验两个校验位同时进行校验.位奇偶校验的编码规则示意图如图.所示.字字擞aGGQGGG嵋一aGGQGGG虫茎奎竺曼主竺堡兰苎bkl毛心LnIfolrr缸rIlht信息位冗余位.图.位奇偶技验编码奇校验:n^I也.。Il萨l’.。神偶校验:r籼咄I“一kG=l’。.曲其中m为码字的定长位数n为码子的个数。”指模加即异或运算.它能检测出所有位或位以下的错误、奇数个错、大部分偶数个错以及突发长度<=ml的突发错可使误码率降至原误码率的百分之一到万分之一。表.所示为位奇偶校验示例.位\数字CI已GlOlOlOlllOOllOOllOOOOOllllO校验码字lOllc.OOOOOOOOlOlG已cr颓序llllllllllllllllllllOOOO信息位lOlOl位校验裹..位奇偶校验山东大学壤士掌位论文.BCⅡ码B明(BosechaudhuriHocquerIh锄Cde码是一类重要面有效的纠正多个随机错误的循环码删。要想理解cll码首先要了麓线性分组码和循环码所以本节先介绍分组码、线性分组码和循环码的一些概念然后逐步阐述Bc}l码理论。工分组码设D是一个素数。于是字母表{OlDl}中的所有字母关于(dD)加法(呻dD)乘法构成了一个代数结构称为有限域。记作GF(D)=({OlDl}曲)加法(dD)乘法).朗()({ol。D)(InodD)加法)构成交换群(Abel群).()({l。D)(dD)乘法)构成交换群(Abel群).()分配率成立la(bc)=abac(dD).当D是素数时分组码可以充分利用有限域GF(D)的代数运算使得编码和译码更加简便。设信道是一个刀元字母输入/口元字母输出的D毗信道字母表为{。l伊l}.其信道转移概率矩阵为似口矩阵如式(一)所示.一p贵L击南一pL南MML告告LlpDlDl‘传输错误的概率为p.信道容量为庐伊以西plog(伊).对随机变量序列xl】(xn进行的信道编码为(n’k)码(Xl】(Xk)一(UlUUn):c(x】【xk).这个(nk)码又称为(n。k)分组码.当戚以时存在(妨分组码使得信息率(肜幼任意接近届译码错误的概率任意接近.lk东大学曛士掌整论文ZU线性分组码线性分组码用(nk)表示其中n为码长k为信息位数目。r=nk表示校验位数目。二进制(lk)线性分组码可以定义为GF()域上的n维线性空间y中的一个k维子空问v..线性分组码中有三个重要的参数:码率、汉明距离、汉明重量。码率R=k/n它表示分组码传输信息的有效性汉明距离指两个码子对应位上码元不同的个数汉明重量指码字中非零码元的个数.(nk)线性分组码中将任两个码字距离的最小值称为最小距离厶..线性分组码属于群码i由其封闭性可得如果码字C。、已均是(nlk)码的码字则c。G也属于该分组码由此可见(nk)线性分组码的最小距离等于非零码字的最小重量.码的最小距离d.在理论上决定了该码的检错纠错能力.从n重所有组合Z中选出(nk)线性分组码的岔个码字集合实际上就是建立frk个独立的线性方程由一k个信息位来求nk个校验位取有限域GKD)上的一个七行疗列的矩阵G它是满行秩的。以的分组码定义为l..枷)=红l蛇一.娃)G其中Ol也.姒)是信息向量l砣研)是对应的码字.称此码为D元瓴七)线性分组码称矩阵G为此码的生成矩阵。D元以妨线性分组码的生成矩阵为岱【m似鼽腩】其中肛是Ji}阶单位阵雎(哟是(嗍J}阶矩阵则称此码为系统码.此时信息向量Gl砣瑚的码字是l以I册)=鲫砣堋G=舷l珐均鼢O岣潮。砣.嫱).码字黥后壹位恰好是信息向量Gl珐藤)称为码字的信息位.称码字的前舌位为码字的一致校验位对于D元(^‘工)线性分组码的生成矩阵G(G是七刀阶矩阵)必存在一个O呐玎阶矩阵凰日是满行秩的GM降a豫(呐.其中胛是目的转置矩阵ⅨO呐是全O的七由阶矩阵.矩阵日称为D元以匐线性分组码的一t山东大学焉士学位论文致校验矩阵.一个线性分组码有很多一致校验矩阵.一个一致校验矩阵日经过可逆行变换变为F.F是同一个线性分组码的另一个一致校验矩阵.一个一维向量“是一个码字当且仅当:l‘日产全O的“维行向量.设一个D元以妨线性分组码的生成矩阵G一致校验矩阵点r.则日是一个D元以一啕线性分组码的生成矩阵G是此码的一致校验矩阵称这两个码互为对偶码。若D元七)线性分组码是系统码生成矩阵为G叠驴明其中肛是l|}阶单位阵P是七伪.剧阶矩阵.则一致校验矩阵可以取为仔=沏如.P刀其中Jh七是加阶单位阵。尸r是P的转置矩阵.若D元以七)线性分组码的生成矩阵经过可逆行变换后变为【P’网。则一致校验矩阵也可以取为辟=沏击户刀。一个拧维向量”的汉明重量定义为它的对应位置值等于O的位数记为w(.若信道的输入为码字"信道的输出为向量弘则称向量g=弘甜为差错向量。构造n.k维向量叼明’称s为y的伴随式。当两个差错向量相同时它们的伴随式相同即伴随式J的值仅仅与信道传输错误有关与输入信道的码字无关.当且仅当两个差错向量的差向量是码字的时候它们的伴随式相同.给定一个差错向量e则与e具有相同伴随式的所有差错向量恰好是P加上所有码字.即如果f是一个伴随式以J为伴随式的全体差错向量就是以$为伴随式的一个差错向量加上全体码字.伴随式是再墙维行向量因此有锄七个不同的伴随式.差错向量e是一维行向量因此有砌个不同的差错向量。具有相同伴随式的差错向量的个数为DbD七踟.忙踟。在以F为伴随式的全体差错向量中}k哪mi赡重量最小的差错向量称为s的陪集首记为eO).对信道的输出向量J计算伴随式咧盱.以墨为地址查找陪集首P计算l叼归喇.则“就是在所有码字中与j的汉明距离最小的码字.线性分组码的最小汉明距离定义为两个不同码字的汉明距离的最小值记为西in.线性分组码的汉明重量定义为非全O码字的汉明重量的最小值记为帅lin.则有dbin=懈in.如果信道的输入为碍字Ⅳ信道的输出为向量y差错向量为t=’Ⅷ.则当圳龟缸h玎肯定不是全的舭维向量因而发现信道传输错误当w【咀i小I搦(下方取整)。由上述实用纠错译码算法肯定将y译为真正的原发码字Ⅳ而不会将y译为其它码字.若信道的输入为码字甜“山东大学硕士学位论文信道的输出为向量y差错向量为e鼍m.当w【e】》【(雠l煳(下方取整)由上述实用纠错译码算法未必将y译为u.即信道真正的输入码字为u信道的输出向量为y真正的差错向量为竹u.w(e)t时肯定正确译码当且仅当dmint.肯定正确的概率为P(喇s【(屯一)】)纠掣舶G(一力Ⅳ一.这说明咖lin是线性分组码纠错能力的一个指标.幽血越大【阻珏)闭就越大肯定正确译码的概率也越大.当力比七大得越多码字在所有拧维向量中占的比例越小越容易使得d虹.m大.问题是当一和.j}都确定时如何设计码使得如in大...循环码循环码是线性分组码的一个重要子集是目前研究得最成熟的一类码.它有许多特殊的代数性质这些性质有助于按所要求的纠错能力系统地构造这类码且易于实现同时循环码的性能也较好具有较强的检错和纠错能力.循环码中任一许用码组经过循环移位后所得到的码组仍然是许用码组。若(“吒刁l)为一循环码组则(气刁毛j口o“)、(q{呜.“I)、还是许用码组.也就是说不论是左移还是右移也不论移多少位仍然是许用的循环码组。将码组用代数多项是来表示这个多项式被称为码多项式对于许用循环码彳鼍“毛l)可以将它的码多项式表示如式()形式.“布=卜I.柚石蝴“l石~()在整数运算中有模疗运算在这种运算下整数m等于其被n除所得的余数.即有苎.Q昱<露Q蠼盛礅开疗在模n运算中印.如在横运算中有I=善l(模).=卸(模).x=I捌(模)等.IS山末大学磺士学位论文码多项式运算与此相似若一任意多项式蹦被一个^次多项式腻D除得到商式O和一个次数小于露的余式嗣。即有:矧诎h磊则有H班!娴(模M).在循环码中如果一(幻是一个长为n的许用码组则对一仁k行按槐jc|运算可得一个许用码组即如果:一言彳仁)(模矿)可以得到五r(】r)亦是一个许用码组并且锰正是(x玳表的码组向左循环移位f次的结果.循环码的生成多项式如式()所示。gb)z一一.|.口Ix(.)其中:Fn.k.酬是xnl的一个因式该循环码中其它码多项式都是g的倍式.生成矩阵G(x)可以由烈构造得到如式()所示。G(z)=石“.譬。.gx.ghjg(z)()一旦生成多项式时)确定以后.该循环码的生成矩阵就可以确定进而该循环码的所有码字就可以确定.由上面可知(玛七)循环码中譬(力是妒的因式所以可以定义监督多项式由(x)如式()所示.荆=貉=昧邯()可得监督矩阵H(x)如式()所示。日)=x加b..Il。肛)妒小.矿x..Il’B)矿山东大学焉士学位论文其中矿‰她’逆多项式。其表达式如式p.|IlG)=^一k一靠一lx弘).姗码BCH码是年由霍昆格姆(Hc嘲岬ngh锄)、年由博斯(Bo)和查德胡里(chan血ari)各自提出的可对多个随机错误进行检错纠错的循环码其有严格的代数结构。BcH码的生成多项式与最小距离幽血之闯有密切的关系可以根据凼nill的要求很容易地构造出码由其特定的代数结构产生了多种译码方法下面逐步引出BCH码的概念.GF()是有两个域元素O和l满足模加和模乘的二阶有限域。如果一个m次多项式系数取自GF()的域内元素并且不能被任何小于m次而大于O次的多项式除尽则称该多项式为在二元域GF()上的既约多项式.在GF()域上适当选择一个m次的既约多项式P(x)并引入新符号a令P(吣=O且a的级为ml即a孙‘=lo的幂一直到“.都不相同使得lo孑a抽。共m个域元素构成了F()的扩展域GFCm)称为GF(柚)的指数表示法.将a多项式的系数用二进制m重表示则可以得到GF(“)的矢量(m维)表示因此GF(m)有多种表示方法将a称为oF(”)的本原元把以a为根的GF()上的既约多项式成为本原多项式。若以oF(m)中的任一元素为根则GF()上次数最低的即约多项式成为d的最小多项式.由多项式理论可以得到GF()上的即约多项式mi(x)若以GF(m)中的元素ai为根则它必以ai(旺i尸(嘞妒为根称其为mi(x)的共扼根系.如果ai为一个本原元.它的级必为ml则以%为根的最小多项式m舡)必以%(他尸Q泸共m个元素作为共扼根系它在GF()上为一m次多项式.对共扼根系中的元素着m(x)是a的最小多项式则m(x)也必是它的共扼根系中的所有元素的最小多项式.二进制循环码的生成多项式斛如果以GFQ’中的元索a矿口一(o为瞳.级元素)为根并且g(x)暑ml(x硒O【)m(x)。其中mI()【)m‘)nl弘I(x)分别为a一孑。在GF()上的最小多项式.由此酶)生成的循环码称为二进制BCH码.任两个整数m和t.二进制(nk)明码为l山东大学硬士学位论文码长度:n=Zl查核位元数lr卜k墨皿t最小距离dtl可修正t个位元以内的错误。产生多项式由(P。)的因式构建得到.一个(皿肋码的产生多项式的形式如式()所示。tI凇)=lx柚()MBcH码的参数和多项式可查表得知。下面是BcH码参数如表.所示BcH码的产生多项式如表.所示.nktnKtnktnKtnktllllllllllllOll.lllllllllll』表.嘲码参敦山东大学硬士学位论文nktP)PXlllI】【.Xl】^rr】cIX”r】fX.XXll弱lrrllX~nr讲rnl表.B皤码产生多项式.IM喂(三模冗余)寄存器T崃的原理是将同一份信息保存在三份物理存储空间中.读取的时候比较三份内容如果不完全相同。就取两个一致的值为直值.在CPU通过总线向内存写入数据(骶有效)时每一比特数据通过三态门同时写到三个对应的比特存储单元中.当总线向内存请求数据(胁有效)时三份同时存储的内容到达比较器。比较器逻辑按照前述规则输出数据内容及是否发生/判决的标记。这是一种在系统结构上通过增加冗余资源的方法来掩盖故障造成的影响使得即使出错或发生故障系统的功能仍不受影响仍能够正常执行预定任务的技术。其原理如图.所示。图.S眦实现雳【理示意图山表大拳磺士学位论文流水线重启流水线技术在intel公司的芯片上首次使用其工作方式就像工业生产中的流水线故此得名.处理器流水线基本可以划分为:指令预取一指令解码一指令执行一写回寄存器这四个部分.我们简单模拟处理器的处理过程:无流水线处理器如图.所示:l一个时钟周期l纠图.无流水处理器操作采用四段流水线处理器如图.所示一个时钟周霸I.纠图.四段流水处理器操作在无流水线处理器中指令被逐步的预取解码执行写回一个时钟周期内做完这些事情.如果T=ls的话时钟频率是lHz一秒钟执行一条指令.而在四段流水线处理器中一条指令被分解成四步完成每个时钟周期完成一步。但同时完成另外三条指令的一步相当于四条指令同时在处理中这样一山东大学硕士学位论文个T结束时就会有四条指令执行完毕.如果T=ls时钟频率为Hz。一秒钟执行四条指令.’I流水线系统最大限度地利用了CPU资源使每个部件在每个时钟周期都工作大大提高了效率。但是流水线有两个非常大的问题:相关和转移。在一个流水线系统中如果第二条指令需要用到第一条指令的结果这种情况叫做相关。现在解决这个问题的方法是乱序执行.乱序执行的原理是在两条相关指令中插入不相关的指令使整条流水线顺畅。如果第一条指令是一个条件转移指令那么系统就会不清楚下面应该执行那一条指令这时就必须等第一条指令的判断结果出来才能执行第二条指令。目前采用分支预测技术来处理转移问题。流水线是一步步进行操作的当一步出错时整个流水线就得出错误的结果。流水线重启技术就是当检测到有错误发生时把正在流水线上执行的命令全部重新执行舍弃原来的运算结果。.强迫CACHE不命中..o~cIIE的组成cAc髓是一种特殊的存储器它由cAc既存储部件和CACHE控制部件组成。a屺啦存储部件一般采用与cPU同类型的半导体存储器件存取速度比内存快几倍甚至十几倍。而CACHE控制器部件包括主存地址寄存器、CAc理地址寄存器、主存cAC狐地址变换部件及替换控制部件等.cPU运行程序是一条指令一条指令j氇执行的而且指令地址往往是连续的意思就是说cPU在访问内存时在较短的一段时间内往往集中于某个局部这时候可能会碰到一些需要反复调用的子程序。电脑在工作时把这些活跃的子程序存入比内存快得多的CAc髓中.cPU在访问内存时首先判断所要访问的内容是否在CAcHE中如果在就称为。命中”此时cPu直接从cACHE中调用该内容:否则就称为。不命中”.cPU只好去内存中调用所需的子程序或指令了.CPU不但可以直接从cAc髓中读出内容也可以直接往其中写入内容.由山东大学硕士学位论文于CAC腿的存取速率相当快使得cPu的利用率大大提高进而使整个系统的性能得以提升‘删.CACHE主要由快速存储阵列、目录表、控制器及层次管理辅助部件等组成如图.所示。系统总线图.CAC腿结构组成cAC陋的基本操作包括读操作和写操作)读操作当CPU发出读操作命令时要根据它产生的主存地址分两种情形:一种是需要的数据已在CAc脏存储器中那么只需直接访问c^C旺存储器从对应单元中读取信息到数据总线另一种是所需要的数据尚未装入cACHE存储器CPU在从主存读取信息的同时由CAc}iE替换部件把该地址所在的那块存储内容从主存拷贝到CAcHE中.cAc}{E存储器中保存的字块是主存相应字块的副本.)写操作当CPU发出写操作命令时也要根据它产生的主存地址分两种情形:其一.命中时不但要把新的内容写入CAc呱存储器中必须同时写入主存使主存和CAc盹内容同时修改保证主存和副本内容一致这种方法称写直达法或称通过式写(鼢itettIrough简称通写法).丝山东大学磺士学位论文其二.未命中时许多微机系统只向主存写入信息而不必同时把这个地址单元所在的主存中的整块内容调入C^c脏存储器..本章小结本章介绍在本设计中米用明一些口J罪住设计万纭包估葡偶梗粒蛸、BcH髑、咖L(三模冗余)寄存器、流水线重启和强迫CACHE不命中对其基本原理进行了分析并简要介绍了其应用设计方法.每种可靠性设计方法的实现都需要硬件资源的支持在得到可靠性的同时需要在速度、硬件资源利用率等其它方面有所损失。山东大擘磺士学位论文第三章片上可靠性研究上一章中我们介绍了本SOc设计中所运用的可靠性容错算法。本章我们将介绍从哪些方面入手运用上章中的算法进行可靠性设计。我们从以下四个方面对多璩复用SOC迸行了可靠性研究:I.片上处理器的的研究.多m核间通信的可靠性研究.片上存储器的可靠性研究.嵌入BIST电路。下面分别介绍对这四方面的研究思想。.片上处理器的可靠性研究处理器的可靠性直接决定着系统的可靠性.我们从Cache容错、寄存器文件错误保护、触发器的错误保护等方面进行了研究来提高提高处理器的可靠性并分析对整个片上系统可靠性的影响。处理器遵循sPAJ配v构架闭。在电路中加一个cAcHECo“呦llef模块在该模块中实现对CAcHE的管理.其中错误检测的方法采用位的奇偶校验位l位作为奇校验l位作为偶校验在读CACHE的同时进行校验【州.如果校验出错则强迫CAC啦不命中并从外部存储去获取数据。a~C腼的控制结构如图.所示.系统总线图.CAC髓控制设计寄存器文件的错误保护中也采用l、奇偶校验.同时采用(.)Ⅸ=II校山东大学硬士学位论文验和进行容错.位奇偶校验原理同Che容错.寄存器文件错误保护原理如图.所示.图.寄存器文件错误保护触发器的错误保护中采用nR三模冗余寄存器的方式进行容错。触发器错误保护中通过比较器来进行表决以输出正确的数据输出.这种容错设计中当有一个以下冗余寄存器出错时可以输出正确结果当两个以上的冗余寄存器出错时就会输出错误的结果.触发器文件的错误保护原理如图.所示.图.触发器文件的错误保护.多口核间通信的可靠性研究P核问通信总线的稳定性直接关系到整个系统的可靠性.我们对m核间的通信进行了研究加入一些检错模块保证通信时数据的正确性进而提高整个系统的可靠性.口核闻通信采用朋皿A.OAl胁和APB片上总线协议彻.加一个AMBA‰Ilef模块对整个^^忸^片上通信进行监控通过检错信号反馈信息该模块采取进一步的保护措施当出错时.使整个流水线重启保证通信数据正确错山东大学爱士学位论文误数据被抛弃.检错算法采用位奇偶校验.m核问可靠性通信原理如图.所示.图.碑核问通信控翻如图.所示通过所加模块来进行通信监控减少m核间通信的错误率提高整个系统的可靠性。.片上存储器的可靠性研究片上存储器是在芯片内部集成的一些存储器模块用以保存一些重要的数据其保存数据的正确与否直接关系到系统的可靠性.我们对片上寄存器的存储方式进行了研究使其尽量在存储过程中不出错并能及时做出检错和纠错的处理.片上集成了“K的I乙AM用于计算过程中存放一些比较重要的数据采用EDAc单元对其进行错误保护群|J.EDAc单元采用标准的(.)BcH码每位字纠正l位错误并能检测位错谩.片上RAM的可靠性设计原理如图.所示.图.片上ILAM的可靠性设计(.)BCH码EDAC如图.所示加到片上RAM与控错器之闯保证在RAM山东大掌磺士学位论文j|存取的重要运算数据正确无误..嵌入BIsT电路msTu纰hSclfl两)是一种芯片内建自测试.即在芯片上集成一种自我检测的电路。基于DFT思想我们在片上集成了一种雕sT模块来提高系统的可靠性.在集成电路芯片内增加产生激励和做测试分析的电路使芯片不但能完成逻辑功能还能在外部给定测试方式命令时进行自我测试分析并输出结果陬明.这种结构的电路既不需要准备测试码也不需要专门的测试设备.电路中包含有测试码生成部件、扫描测试电路和测试结果输出部件.对每一个坤核功能模块都采用如图.所示脚sT设计.图.BIST示意图soc系统在上电运行中自动对自己的运行状态进行监控并通过扫描输出信号即时返回该口功能模块的状态信息在其它控制模块中再根据这些状态信息采取相应策略保证SOC的可靠运行..本章小节本章着重从片上处理器、多m核问通信、片上存储器和嵌入BIsT电路四个方面介绍了多口复用SoC的可靠性的设计思想.在设计中运用了上章中介绍的奇偶校验码伽L(三模冗余)寄存器、BcH码、流水线重起和强迫CAC脏不命中等容错算法.本章仅给出设计思想后面会给出整体框架及部分代码.山东大学焉士学位论文.ISoC整体概况第四章、IⅢL建模该SoC内部采用舢衄A总线pl内嵌位整型数处理单元(包括K字节的指令che和K字节的数据chc)。优化的拟徭bit浮点数处理单元具有较强的运算能力并且内嵌了大量的外设主要包括:明)itsGPI口、路UART接口、个.bi忸定时器、实时时钟、看门狗、Ps接口、c总线接口、sPI总线接口个三磁道磁卡接口个智能卡接口等另外还内嵌了带有后备电源的、K字节的RAM掉电时可保存数据不致丢失。内嵌有功能强大的调试单元DSUDSU对外接口是一个普通的UAIⅡ串口通过DSU口用户可以访问CPU内部所有寄存器和存

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/13
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部