关闭

关闭

关闭

封号提示

内容

首页 多路可控FPGA数字视频监控系统.pdf

多路可控FPGA数字视频监控系统.pdf

多路可控FPGA数字视频监控系统.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《多路可控FPGA数字视频监控系统pdf》,可适用于IT/计算机领域,主题内容包含南京理工大学硕士学位论文多路可控FPGA数字视频监控系统姓名:陈曦梁申请学位级别:硕士专业:光学工程指导教师:顾国华硕士论文多路可控FPGA数字视频符等。

南京理工大学硕士学位论文多路可控FPGA数字视频监控系统姓名:陈曦梁申请学位级别:硕士专业:光学工程指导教师:顾国华硕士论文多路可控FPGA数字视频监控系统摘要在这个科技飞速发展的时代社会发展的需求使技术一步步向更高层次发展视频监控给人们带来了安全保障和便利。高性能多功能的视频监控设备层出不穷而电子设备数字化应用的深入促使视频监控设备有了新的发展方向。数字视频监控系统具有强大的抗干扰能力能够进行数字视频处理可以方便地存储和提取视频记录因此拥有广泛的应用前景。FPGA器件和设计软件不断的更新换代和升级其性能已不能同日而语功能也更加丰富。目前基于FPGA的视频监控的研究逐步深入其中不但包含商用和工业设备还涉及军事应用方面的研究。本文介绍了一套可用于坦克及装甲车上的数字视频侦查、监控系统它是以AlteraFPGA芯片为核心具有分辨率高和可控视频画面输出等特点。系统充分利用FPGA芯片内部资源实现对坦克、装甲车周围度范围内的侦查而且它能够不断升级FPGA内部的硬件逻辑实现更多功能。监控系统的FPGA设计采用模块化的设计方法利用SOPCBuilder搭建片上可编程系统。文章主要介绍了数字视频监控的发展与现状简单说明了多路可控视频监控系统的硬件设计和原理根据视频监控系统的实际应用进行了硬件系统的设计和调试对路视频的输出和控制作了仔细研究设计出监控系统的FPGA片上可编程系统完成了C控制器、SDRAM控制器、VGA视频显示等模块的设计并对SDRAM控制器和VGA显示模块进行了调试实现了它们各自的功能。关键词:数字视频监控多路视频可控片上可编程系统Abstract硕士论文AbstractInthiseraofrapiddevelopmentofscienceandtechnologysocialdevelopmentrequirementmakesthetechnologymoveforward.Highperformanceflexibilemultifunctionalvideosurveillanceequipmentscomeoutoneafteranother.TheybringsecurityandconveniencetoUS.Thedeepgoingapplicationofelectronicequipmentdigitizationpromotethevideosurveillancedeveloptowardsnewfield.Digitalvideosurveillancesystemhasstrongantiinterferenceability.WeCanmakedigitalvideoprocessingandeasilystoreandretrievevideorecordaswell.Sothedigitalvideosurveillancesystemhasextensiveapplicationprospects.‘FPGAdevicesanddesignsoftwaresareconstantlyupdating.TheirperformancesarebeRerthanbeforeastheybringUSmoreUSefulfeatures.ThecurrentresearchonFPGAbasedvideosurveillanceisgraduallygoingdeep.TheyarenotonlyusedinIndustrialandcivilsurveillancebutalsoinmilitaryapplications.WegiveoutakindofdigitalvideosurvilliancesystemusedintanksandarmoredvehiclesinthisarticlewhichisbasedonAlteraFPGA.TheoutputvideoofthesystemCanbecontrolled,andithashighresolution.ThedesignmakesfulluseofresourcesontheFPGAchip.Itmakestanksarmoredvehicleshavedegreeseyesight.ThehardwarelogicontheFPGAwhichisbasedonmodualdesignCanbeupgradedtoachievemorefunctions.ThewholesysytemonprogrammablechipisconstructedbySOPCBuildersoftware.Thedevelopmentofdigitalvideosurveillanceisdiscussedinthearticalaswellasthecurrentsituation.Thehardwaredesignandthetheoryofthemultichannelvideomonitoringsystemisbrieflydescribedinthisartical.Accordingtothepracticalapplicationofvideosurvilliancesystemwedesignanddebugthehardwaresystem.WealsoresearchonthechannelvideooutputandcontrolandthendesigntheSOPCsystemonFPGAchip.WedesigntheCcontroller,SDRAMcontroller,VGAdisplaymodulesandSOon.ThenwedebugthemexceprtfortheCcontrollerandachieveourgoals.Keywords:DigitalVideoSurveillancemultichannelvideocontrollableSOPC(SystemOnaProgrammableChip)声明本学位论文是我在导师的指导下取得的研究成果尽我所知在本学位论文中除了加以标注和致谢的部分外不包含其他人已经发表或公布过的研究成果也不包含我为获得任何教育机构的学位或学历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均已在论文中作了明确的说明。研究生签名:如f年e月争日学位论文使用授权声明南京理工大学有权保存本学位论文的电子和纸质文档可以借阅或上网公布本学位论文的部分或全部内容可以向有关部门或机构送交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对于保密论文按保密的有关规定和程序处理。研究生签名:厶l。年(月冲日硕士论文多路可控FPGA数字视频监控系统引言.课题背景随着科技的不断进步和发展以及人们对安全意识的增强社会各领域对视频监控的需求也日益增强。高分辨率、高帧频的安全监控处理系统对核心器件的要求越来越高利用FPGA的灵活特性加载视频处理模块的新型架构加上它强大的并行数据处理的能力成为视频监控设计的一大方向。视频监控技术的进步使视频监控产业不断发展壮大。用户对视频分辨率、帧频及监控功能方面更高的要求促使监控系统向高清化、高速化、智能化方向发展。同时为了满足视频监控的网络应用和数据存储方面的应用有必要减少视频数据量及网络传输中网络带宽的需求。这促进了视频压缩技术在视频监控上的应用开发出了高性能视频压缩技术如联合视频小组提出的H.。数字视频监控技术无论在军事还是在民用领域都有着重要的作用和广泛的应用市场及前景。随着FPGA的飞速发展使得FPGA电路系统的开发更为方便可行丰富的系统功能得以实现。可控的多路数字视频监控系统己不是什么新技术然而利用FPGA实现系统的小型化仍是值得研究的一项课题。而且随着无线和存储技术的发展数字视频系统必将脱离繁杂的系统向小型化、智能化、实用化发展。开发本系统旨在研究针对坦克、装甲车等应用的数字视频监控系统满足军事应用的需求将系统模块化的同时保留其灵活的编程扩展性能以便进行新功能的开发。.国内外研究现状..视频监控系统核心构架分析近几年国内的视频监控行业开始向数字化转变数字视频监控系统发展迅速。目前的多路视频监控系统构架大致有以下几种:基于PC、FPGA、ARM、FPGADSP、ARMDSP。由于PC的普及基于PC的数字视频监控系统占有很大比重而且PC机强大的操作系统使它能够运用开发软件的方法来完成各种视频监控的功能但由于它的可移动性比较差而且软件系统运行的实时性不够理想不适合军事应用或者可移动的远程监控。ARM处理器具有体积小、功耗低、成本低、高性能等特点ARM芯片就像一台缩微的PC机并且具有良好的可扩展能力因此非常适合设备小型化然而它还是会受到处理器核心频率的限制使它在处理庞大数据方面略显不足。DSP芯片弥补了ARM在数字信号处理方面的缺陷因此ARMDSP在数字视频监控方面不失为一种不错的方案。自从年Altera第一款FPGAFLEX面世以来FPGA的发展引言硕士论文已经经历了十几年时间。FPGA既解决了定制电路的不足又克服了原有可编程器件门电路数有限的缺点。相对于ARMFPGA速度更快应用更加灵活而且现在的FPGA内嵌的硬核使它的功能更为强大FPGASOPC设计代表了当前电子设计的发展方向【】这种采用自顶向下的设计方法可以使FPGA复杂系统的开发更为方便灵活。因此基于FPGA的视频监控系统具有相当的发展潜力特别是在军事应用等方面。对于FPGADSP架构在不需要对数据进行复杂处理的情况下多添加一块DSP不仅增大了硬件设计的难度而且增加了DSP软件的开发的步骤。总的来说基于FPGA的数字视频监控系统在成本、开发周期、系统实时性等方面是一种不错的开发方案。..多路视频监控系统的研究情况随着DSP处理性能的不断提高及嵌入式数字视频编解码算法的进一步优化和日趋完善、成熟使得基于DSPFPGA架构的视频监控系统能够处理多路视频信号【l。目前对FPGA数字视频监控的研究不断取得新的进展但是系统的模块化和功能的实用性还不够设计大多停留在简单的将模拟视频数字化。对于基于FPGA的多路视频虽然有研究多路视频的转接技术【】及一些FPGA视频处理应用‘】【】但对于基于FPGA数字视频监控系统的研究还没有更深入的研究。Altera不失时机地提出了FPGA在视频监控和视频图像处理上的应用它为视频监控设计提供了多种视频接口模块以及视频压缩模块丰富的视频图像处理模块使监控系统的图像质量更加令人满意。采用AlteraFPGA进行设计具有以下优势:()灵活高效的SOC解决方案SOPC将NiosU处理器、存储器、I/O口等系统设计需要的功能模块集成到一个FPGA上构建成一个可编程的片上系统。具有灵活的设计方式支持设计人员开发定制外设满足复杂的外设要求。()方便使用的NiosII软核处理器NiosII属于软核嵌入式开发具有灵活、高性能、低成本、生命周期长等特点有大量的NiosII开发技术文档和实例可供参考。NiosII软核可以根据应用需求定制它具有丰富的IP核库方便用户设计。用户可以自定义NiosII指令它提供了运算优化、加速的一个有效途径体现了异于硬核处理器的优异特性非常适合用于系统设计开发和研究。如今对于FPGA的开发已经不再是简单的编写VHDL语言进行系统设计。这对于系统级的设计来说无疑是耗费精力的。自顶向下模块化的FPGA系统设计自从被提出以来一直是被硬件设计师们所推崇的。SOPC系统设计的提出大大简化了硬件系统的设计和调试。它运用模块化的设计思想并且设计是可裁减和可配置的NiosIICPU的灵活配置更是为SOPC系统添加了勃勃的生机。硕上论文多路可控FPGA数宇视频监控系统以FPGA作为嵌入式监控系统的核心目前仍处于研究阶段特别是基于FPGA的多路视频监控。目前基于FPGA的多路视频监控视频接入方式不够灵活视频信号分辨率和帧频普遍偏低而且系统的可控制性差。为了满足各种视频监控的应用提高FPGA视频监控的性能扩展它的功能有必要对FPGA视频监控系统作进一步深入研究实现FPGA视频监控系统的创新与发展使数字视频监控为各行业提供更加有用地服务。.课题的主要工作视频监控系统的开发实际上是一个比较庞大的工程由于人力物力有限本文主要在基于FPGA的数字视频侦察监控系统设计llJ的研究基础上运用VHDL及SOPC开发技术着力实现监控系统的各项功能。本文主要介绍了通过使用AlteraQuartusII软件建立视频监控系统工程搭建SOPC系统的方法和过程。研究了如何运用VHDL语言实现硬件系统的描述以及将各部分功能设计模块化。课题主要内容有构建FPGASOPC系统用FPGA实现C总线主机完成对SAAlA芯片配置运用SDRAM进行视频处理实现VGA视频显示功能等。本论文主要包括以下几个方面的工作:()视频监控系统的硬件结构和工作原理:主要研究多路视频监控系统的构架了解整个系统的工作流程以及各部分模块的工作原理重点研究FPGA的工作原理和编程应用()设计FPGA视频监控系统的硬件搭建硬件系统并完成调试确保系统各部分硬件正常工作:()视频监控系统FPGA各部分功能模块的实现方法构建以NiosIICPU为核心的SOPC系统充分利用SOPCBuilder软件库中的模块简化系统设计()路视频监控功能的实现方法:在SOPC平台上通过多路视频解码多路视频信号处理以及视频编码等步骤将路监控视频显示在彩色液晶监视器上()多路视频的输出画面控制:主要研究如何进行多路视频信号间的任意切换以及如何在显示器上同时显示多个监控画面。系统总统设计硕士论文系统总统设计FPGA多路可控视频监控系统设计主要分为系统硬件和FPGA程序设计两部分。.系统硬件结构多路可控视频监控系统以AlteraCycloneII系列FPGA为核心硬件部分主要由电源、模拟视频输入、视频预处理、数字视频D/A转换、随机存储器、视频输出接E、单片机等组成如图.所示。圈悃口通信图.视频监控系统硬件结构监控系统具有路模拟视频输入接口兼容PAL/NTSC制视频信号输入CCD视频信号通过视频接口输入到视频预处理芯片FPGA通过ic总线配置预处理芯片使其输出合适的数字信号供处理视频预处理芯片输出的数字信号接入到FPGA中由FPGA进行处理处理后得到的数字信号再传输到视频D/A转换芯片由它将数字信号转换成符合VGA接口标准的视频信号格式视频信号最后接到液晶显示器上在显示器上得到处理后的图像。其中的键盘用来实现控制监控系统进行路视频的切换等功能。..视频输入方案本系统共有路视频信号输入共采用片SAAA芯片进行视频转换。根据路信号的接入方式可以有多种方案。以下就其中的种方案进行讨论。硕士论文多路可控FPGA数字视频监控系统方案一:三片SAAllA轮流工作用CE信号顺序选通各个芯片每片SAAA上连接的四路CVBS视频信号分别通过模式选择进行顺序切换。方案二:三片SAAA同时工作每片SAA.llA上连接的四路CVBS视频信号分别通过模式选择进行顺序切换。由于SAAA的IzC从设备地址只有种可选若选方案二则要同时对片SAAA芯片进行配置由于芯片的入口地址在硬件设计时已被固定在H所以至少需要个C主设备对芯片的工作模式进行切换。若选用方案一只需一个I/C主控设备。然而对于方案一路视频全部输送到FPGA内需要"=个处理周期而且芯片间切换需要一定的稳定时间如果接入时间不合适容易造成信号的不稳定。而对于方案二路视频全部输送到FPGA只要个处理周期而且不存在芯片的切换只有芯片内部视频信号的选择不会带来稳定性问题。由于视频信号庞大的数据量一个合理的方案对于系统的处理速度来说起着至关重要的作用。..多路视频显示方案现在预定将路视频的显示如图.分配。采用分辨率为"的显示器每一路输出的视频转换为*分辨率中间*像素用来显示选中的某个通道视频信号。图.路视频分配图路视频信号输入每一路*像素将它们缩d,N*像素后按一定的顺序存入帧存储器中使他组成一幅如图.的视频图像。由于系统一次能同时传输路信号为了提高系统的处理速度用三组图像处理模块同时对信号进行处理。.FPGA设计方案视频监控系统中FPGA作为核心部件在整个系统发挥着重要作用。FPGA设计首先应该确定设计方案根据系统的功能确定所需的功能模块按照数据的流程确定各个模块的对应关系。再根据方案估计所需的硬件资源确定使用哪种FPGA器件。由于FPGA性能提升价格下降同时嵌入越来越多内核很多Ic设计公司将FPGA用于ASIC原型验证把FPGA可编程的优点带到了SOC领域其系统由嵌入式处理器内核、DSP单元、大容量处理器、混合逻辑、IP以及原有的设计部分组成。系统总统设计硕上论文SOPC系统设计方案使整个系统方案看上去简洁明了。这部分的设计将在下面的章节中作详细介绍。FPGA总体设计方案如图.它主要由SOPC视频处理系统、C控制模块和VGA显示模块组成。C配置模块对视频解码芯片进行配置监控系统路数字视频解码后输入到FPGA中每一路视频经过SOPC视频处理系统进行滤波、缩放、叠加等操作处理好的视频最后通过VGA视频显示模块将视频信号输出到具有VGA接口的监视器上。FO接口作为外部控制信号的输入口通过SOPC系统中的控制模块实现对视频信号的显示控制。圈固O啪ASOPC日圉视频处理系统UC控制模块图.FPGA设计结构图硕士论文多路可控FPGA数字视频监控系统系统硬件结构及原理简介.监控摄像头..监控摄像头的基本参数监控摄像头的选择对于监控系统的成像质量至关重要。对于商用设备首先要考虑到它的成本性能只要满足要求就足够了然而对于军用产品更重要的是考虑它的性能。以下是监控摄像头的一些基本参数。()分辨率监控摄像头的分辨率是根据它的图像传感器的像素数来定义的。监控中的标清、高清和全高清概念基本沿用高清电视的标准。标清是分辨率在p(")以下的一种视频格式。p是指视频的垂直分辨率为线逐行扫描。目前市场上的监控摄像头大多是标清分辨率的。物理分辨率达到p以上称作为高清简称HD。关于高清的标准国际上公认的有两条:视频垂直分辨率超过p或i(垂直分辨率隔行扫描)视频宽纵比为:。()帧频要对目标进行实时监控采集到的视频图像必须达到一定的帧频。帧频对于一台摄像机来说也是非常重要的在摄拍摄快速移动的物体时如果帧频很低拍出来的画面就有卡的感觉。市场上对于摄像头帧频的概念比较模糊产品标称的最高帧频通常是在分辨率最低情况下的帧频。遵循国际标准对于PAL制源为帧/s对于NTSC制源为帧/s。高清摄像头的帧频要达到这个水平对于p来说位像素色帧/s视频未经压缩的视频数据量有""*约为Mbps可见数据流相当庞大只有高性能的摄像头才能达到这个水平。()视频质量高的视频分辨率和帧频并不一定意味着有好的视频质量视频的成像质量受到很多因素的影响对于摄像头的视频质量也还没有相应的标准。通俗地讲就是在各种不同的条件下摄像头采集到的视频信号是否适合人眼观察。比如在低照度和高照度的条件下以及摄制快速移动的物体时产生的拖影等这些实际上是和摄像头的传感器有很大关系传感器每个像素的响应灵敏度影响了它在同一照度下的输出电平响应速度影响它输出电平的响应速度。后续电路的处理对视频的质量也有很大的影响如加入自动增益控制以后摄像头在不同的照度下都能输出清晰的视频。还有其它诸如镜头等因素对视频质量的影响也不可忽略这里不再讨论。()视频输出格式、镜头焦距等其它参数。系统硬件结构及原理简介硕士论文..监控摄像头技术作为监控行业的一大制造商SONY监控摄像头具有许多比较先进的技术。SONYSuperHADCCD具有高灵敏度并能有效解决垂直拖尾问题。最新一代的SuperExwaveCCD技术近红外光区域灵敏度提升很大使摄像机即使在照度非常低的环境中也能获得清晰的图像。DynaView技术能够将摄像机动态范围比传统的摄像机提高倍即使在极高对比度的环境里也能提供清晰的图像。该摄像机通过普通快门速度和高速快门速度同时采集同一图像两次然后利用先进的DSPLSI合成为一个图像。日夜转换功能够根据光学变化自动切换彩色或黑白模式当周围环境黯淡下来时红外滤光器被自动更换为透明滤光器摄像机切换为黑白模式。自动日夜转换功能使得摄像机可在白天捕获到高质量的彩色图像并且在夜间也能拍摄到清晰的黑白图像可用于小时监控。背光补偿功能可以对明暗反差比较大的场景进行自动调整从而实现整体优化的图像。可变伽马调整功能有四种不同的模式曲线可以选择不同的模式对图像的明区和暗区采取不同的处理方式选择合适的模式可实现不同场合的最优图像。CCD有两种扫描方式:逐行扫描和隔行扫描。隔行扫描的图像在显示移动物体时容易模糊和变形而逐行扫描则没有这个问题对于安防监控摄像机来说监控移动物体比如人或车辆要求的精度越高越好所以逐行扫描更适合于视频监控系统。采用不同的滤光片能够提高摄像头的灵敏度如图.。RGB三种补偿颜色分别是青绿、品红、黄色当使用三原色(RGB)滤光片时每种滤光片只通过各自的三原色即R滤光片通过红色G滤光片通过绿色B滤光片通过蓝色。但是当使用彩色补光滤光片时每个滤光片可以通过多种颜色。青绿滤光片通过绿色和蓝色品红滤光片通过红色和蓝色红色滤光片通过红色和绿色。因此彩色补光滤光片可以通过更多的光线从而提高了灵敏度。三原色滤光蓝色哆光片B色滤光片CCD像元RG图.采用补色滤光片CCD硕士论文多路可控FPGA数字视频监控系统为了使监控系统具有高质量的视频输出应该根据具体的应用、成本等因素综合考虑它的各项性能参数和技术指标选择合适的监控摄像头。实现高清视频监控的实用化对于社会各领域都具有积极意义建立一套有效的评价监控摄像头的标准努力提高摄像头的质量才能使监控设备的开发研究向更高层次发展。.FPGA核心硬件设计FPGA芯片是特殊的ASIC芯片它们除了具有普通ASIC的特点之外还具有以下几个优点:()随着VLSIC(超大规模集成电路)工艺的不断发展FPGA芯片的规模越来越大它的功能也越来越强同时也更容易实现系统集成。()FPGA设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计采用FPGA设计可以降低开发成本。()用户可以对FPGA芯片反复编程擦除和使用或者在外围电路不变的情况下用不同软件实现不同的功能。FPGA软件包中有各种输入工具和仿真工具以及版图设计工具和编程器等全线产品电路设计人员能在较短的时间内完成电路的输入编译、优化、仿真、系统调试。当电路有少量改动时更能显示出FPGA的优势。J考虑到成本和监控系统的应用需求本设计使用了CycloneIIEPCFCFPGA它具有k逻辑单元个MKRAM块共Kbit内置个乘法器四个PLL个用户可用I/O管脚。它的引脚封装采用BGA封装的形式这对于PCB设计是一个挑战。如何处理BGApackage的走线对重要信号会有很大的影响。通常环绕在BGA周围的元件比较重要的有以下几类:()去耦电容()时钟终端RC电路()阻尼(以串接电阻、排组型式出现例如memoryBUS信号)()电磁发射RC电路这些电路需要特别关照应该尽量放在靠近FPGA的位置。对于这些信号应该按照下面的原则进行走线:()对于去耦电容应放在芯片附近由于FPGA芯片电源一般都在BGA焊盘的内部去耦电容可放在FPGA背面的中心部位。()时钟终端RC电路、阻尼电路、电磁发射RC电路它们的线宽、线长、线距有要求走线应尽量短、平顺尽量不跨越电源分隔线。以本设计的BGA走线为例FPGA焊盘中心问距为lmm焊盘直径为.mm信号线的线宽mil。最外两层引脚的走线可以直接由焊盘引出如图.(a)。内层引脚可以将FPGA用十字线划分为四个区域分别向四个方向扇出。这样FPGA的三、四层O系统碗件结构&原g简介硕论文引脚可以通过下一个信号层引出如图.彻。第五层引脚通过另一层引出如图(c)第六层引脚信号通过底层引出电源的去耦电容集中放在PCB底层芯片电源通过过孔与各个电源层相连如图(d)。(c)(d)图.FPGAI'CB布线(a)l、层引脚走线、层引脚走线)第层引脚走线(d)第层日I脚走线在设计FPGA硬件之初就应当对引脚分配进行规划按照设计方案我们将PCB布局如图.所示。根据PCB在局进行FPGA引脚的初步规划为了优化整个系统在设计过程中可虬作适当修改。燧燃蓬一庐籍挺豁洼燃潍翥霪踅裂蓊赣一震硕镕』多路口】控FPGA数字桃额嘘控采筑o:::’‘::::.:):::『‘窭:::::幽.系统PCB布局图如图.电源芯片放置在左上角位置。为了减小输入输出信号间的干扰将器件按照信号流动方向布置。路视频输入放在最左边三块SAAA芯片放置在它们右侧FPGA芯片放置在PCB中央它的上面和下面安放SRAM、SDRAM芯片VGA、DVI视频编码芯片放在右侧它们的接口紧贴PCB右侧边缘。这样布局能够有效减小外围器件同FPGA的连线长度减少由于走线过长带来的时序问题特别是高频信号的干扰和延时。监控系统包含模拟信号和数字信号。对于数模混合的电路为了减小数字信号对模拟信号的干扰设计硬件电路时通常要将系统的数字部分和模拟部分分开。对于系统的电源和地也应该作特殊考虑需要将地层按照最终布局划分为模拟地和数字地两块模拟地和数字地用磁珠单点相连。电源的划分在布局时就应作适当考虑将使用同种电源的芯片靠近摆放.这样在分割电源层时将会比较简单电源块也显得完整。..SAATlllA视频解码芯片s从A与FPGA的连线有行锁定系统时钟LLC/LLC.复位输出/RES行场同步信号HS、VS数字视频信号输出口VPO】通用开关输出GPSW实时控制输出RTCORTSI和RTS信号以及C总线信号。系统共使用片SAAlA芯片完成路视频输入信号的解码。SAAIA采用lZC总线进行配置以及开发系统。每片SAAA具有四路模拟视频输入内部包古两路模拟处理通道具有自动钳位、自动增益控制、抗混叠滤波、亮度、对比度和饱和度调节等功能。辩K敬KKX淑X:!:X敬K系统硬件结构及原理简介硕士论文SAA的时钟可以是外部时钟和内部时钟。本系统采用外部时钟输入XTAL引脚和XTALl引脚间接入的一个频率为.MHz的石英晶体振荡器可用于产生系统所需要的工作时钟。本设计由外部时钟驱动来产生行锁定时钟LLC(MHz)、LLC(.MHz)和时钟参考信号CREF(.MHz相对LLC有一定的延时)。需要说明的是这些信号只有当片选信号CE为高电平时时钟才有效。由于VPO口只有为要输出位RGB格式的数字视频信号可以按照图.进行扩展其中HCT为位D触发器它的时钟输入采用SAAA的LLC输出端时钟。'VPD铬:''》.Rp:l’筠Ⅵ咯{'O:Gp:》V{{a:》。{嚼均fr:萄.G秘:笱爿Ve亡越~~i鼢ol烈vDD一恸R{:O》.Dl。格DD|IG》.饼均.De.g.olDHCTSIr一j’’’寥:O》。艏B{:O》.。。D{l’。’D'oO、口l鎏VSC“VssSAA''’AvP:o》B矿:》’ll}l群{V孵嚣嘴.姻拜r麓舳'籀f再SOGPS孵t砌lT船州LLc晷HCW'卜一”.~一一一一图.SAAA位RGB格式视频输出电路原设计中SAAA采用了数字电源和模拟电源分开供电的方法目的是为了减小数字信号对模拟信号的干扰。然而由于采用了不同的电压基准对于两个电源各自的电压波动会产生不确定的电压差可能会影响芯片工作的稳定性。实际上在系统上电工作一段时间后SAAlA有时发热比较严重。因此设计时在考虑能够提供足够功率的电源前提下相同电压的芯片应该尽量使用同一电源只是对模拟电源进行高频滤波最大限度地滤除数字电路带来的噪声。电源对于系统的稳定性起着至关重要的作硕士论文多路可控FPGA数字视频监控系统用很难想象一个电源不稳定、噪声大的系统能够稳定地工作。因此必须仔细考虑系统电源的设计依据电源电路的原理在设计电路已经PCB布线过程中尽可能让电源稳定高效。..SDRAM动态存储器在高速信号处理系统当中使用大容量存储器实现数据缓存是一个必不可少的环节也是系统实现中的重点和难点之一。同步动态随机访问存储器(SDRAM)具有价格低廉、密度高、数据读写速度快等优点。.SDRAM主要信号有时钟、时钟使能信号片选信号行、列选通信号读使能信号高低位数据掩膜如图.所示。一片SDRAM的容量可以根据它的地址、数据线的位数确定。例如本设计使用的IImxHYV它有A.A共根地址线以及BA、BAl两根块地址线位数据线。它的地址线采用了地址复用技术低位被复用为列地址线。SDRAM的容量可以用一个通用的公式来计算。容量=块数*EXP(行地址线列地址线)水数据线位数(单位:bit)这样我们可以计算出它的容量为"A()幸=Mbit即MB。UDQMLDQMCLKCLKE/CS/RAS/CAS舰A。旺ss』产DpJA刀卜<>\r叫图.SDRAM外部信号接口SDRAM的一个特点是它以逻辑块的形式组织内存空间一个SDRAM通常有个或个逻辑块。这么做最主要的原因是提高了SDRAM的存取效率因为在对SDRAM的逻辑块进行读写时同一时刻只能对处于空闲状态的逻辑块进行操作然而在给一个逻辑块发出读写命令后可以对需要进行操作的另一逻辑块进行预充电等操作从而节省了时间提高了SDRAM的读写速率。系统耻结构&M日简舟顿I‘*女本设汁使用了两片SDRAM.为了节省FPGA的引脚可以对sDRAM进行扩展。通常有曲种扩展方法种称为字扩展.另一种是位扩展。字扩展是将数掘位数扩展而位扩展则是扩展存储器的地址空In】。不失一般性就以本设计使用的SDRAM为例若要进行字扩展只需将它的的地址线和控制信号(陈掩腹信号)都f:联UDQM、LDQM以及数掘线分开接即可如图.所示。这样原柬的两片位Mbit扩展为位Mbit同时UDQM和LDQM信号仍能够刘数据信号的高位或低位进行屏蔽。若要列SDRAM进行位扩展则将它的地址线和控制信号(除片选信号)以及数据线并联片选信号作为最高何地自L线。由于SDRAM读写时序比较复杂利用片选信号进行位扩展时町能增加SDRAM控制器的复杂程度般不作位扩展。o圈.SDRAM扩展电路..ADV视频编码芯片ADV芯片同FPGA的连接信号有消隐信号/BLANK同步信号/SYNC删钟信号省电模式信昏PsAvERGB信号R一RO、G一GO、B一B。ADV足一款高性能、低功耗的通道D/A转换芯片它具有高达Mbps的采样速率三路独立的位D/A转换器兼容TTL输入信号带有互补输出引脚工业级的工作温度范幽单r乜源v或V供电功耗低广泛应用于数字视频系统、高分辨率彩色图像显示系统。ADV包含个位DA转换器位RGB像素数据在时钟的上升沿被锁定到芯片内部.经DA转换器转换为RGB模拟信号输出波形如图.。它还具有/BLANK、/SYNC消隐和同步信号它们将在时钟的上升沿锁存到模拟视频输出口。消隐和同步功硕士论文多路可控FPGA数字视频监控系统能允许将这些视频同步信号编码到RGB视频输出信号中这可以通过在模拟视频输出口施加一定的电流来实现各通道视频信号的输出波形如图.。图中的数据是在输出端接双欧端接电阻条件下得到的.V/.f=.mAV/.f.mA。秘G玎.札l胂t鹏tlrt..凇.G渤.BTq。富y《e。£H^NKI^N^lOGOlrrPtn害OOR.RlOB彩R’JOG,DBl秘Eo.BLl麓G暇辩押值VmAV薯屈最脚OOI嚯naO口.厂\。.厂\厂\...厂\象。。.。’XDATAV‘|””驾《jn一Ⅵ。。二’磕\^筋r图.ADV转换时序:弋一铂珏甍图.RGB视频信号输出波形萄蕊LEVEL季办蔽谨vElADV的时钟输入是典型的像素时钟它的值可以用下面的公式计算得到Fclk=H幸V|I知/a其中Fclk为像素时钟H为水平有效像素值V为垂直有效像素值知为帧频a为消隐时间常数即一帧视频中有效像素时间占一帧传输时间的小数值。例如传输"帧频消隐时间常数为O.的视频的时钟频率为Fclk=木"/.=.MHzADV具有一个复合同步信号输入控制端同步电路连接到芯片内的lOG输出端因此同步信号被编码到绿色视频通道上如果不需要同步信号/SYNC要置低电平。..EPCS配置芯片Altera的FPGA基于SRAM技术掉电后FPGA内的数据会丢失每次系统上电、初始化或者需要写入新的数据时FPGA的配置数据都必须重新装载。为能实现多次重系*Ⅻ件*目&n目简n复r载Altera提供了一种基于FLASH技术的EPCS系列专用串行配置器件。EPCS系列器件具有串行接口能够存储上述系列FPGA器件的酉己置信息并在系统上电或需要重新配置FPGA时向FPGA发送配置数据。EPCS器件依据容量的不同分为EPCSI、EPCS、EPCSl、EPCS、EPCSl等几种。它们分别有l、、、、Mbitflash内存。列于本设计使用的EPC系列FPGAAltera推荐使用的串行配置器件是EPCSl或EPCS设计开始使用了EPCSl芯片造成无法完成芯片配黄的问题。Altera公司已经考虑到了这样的问题以及为了方便升级从EPCSl至EPCSl都有兼容一pinSOIC封装EPCSl至EPCSl有兼容pinSOIC封装。EPCS芯片可以用束存取FPGA配置代码同样也可以存取其它数据。它能作为通用的串行FLASH存储器使用例如可以将NIOSllCPU的程序放入其中因此在FFGA系统r『有时可以省去使用其它FLASH器件的麻烦。EPCS芯片有多种配置方式.()把sof文件转化成iic文件然后选Tools>programmer选择JTAG模式进行下载()把SOF文件转换成POF文件然后选Tools>programmer选择As模式进行程序F载:()把SOF文件转化成KPD文件然后利用SRunner软件中的prograrmne指令将程序写进EPCS中。.系统硬件平台幽,数字视频监控系统硬什实验平台硕士论文多路可控FPGA数字视频监控系统系统FPGA软件设计.SOPC系统..SOPC特点在二十世纪九十年代末可编程逻辑器件的复杂度已经能够在单个可编程器件内实现整个系统完整的单芯片系统(SOC)概念是指在一个芯片中实现用户定义的系统。在一个SOC设计中涵盖了包括CPU、DSP芯片、存储器件、I/O、控制逻辑、混合信号模块等在内的许多部分。pJSOPC是一种新的软硬件综合设计技术它可以将硬件系统(包括微处理器存储器外设以及用户逻辑电路等)和软件设计都放在一个可编程的芯片中以达到系统级的IC设计。这种设计方式具有开发周期短以及系统升级方便等优点。设计完成的SOPC还可以通过HARDCOPY转为ASIC芯片从而可以实现快速量产。Altera功能强大的开发工具使我们能够方便地在可编程芯片中建立定制系统。它不仅提高了硬件和软件的设计效能而且它的处理器不会过时保护了软件开发的投入它还通过加入处理器、定制指令、硬件加速器提高了系统的性能。利用FPGA内在的并行特性我们在设计的任何阶段都可以提升系统性能。灵活的硬件设计使我们能够择合适的处理器和外设减小系统开发难度节约时间。..SOPC系统框架SOPCBuilder是Altem公司为了方便系统设计人员开发SOPC系统而编写的一个集成开发软件包含在QuartusII软件里。SOPC系统的平台包括:Altera的NiosII处理器、Avalon总线片内外存储器以及外设模块等。利用SOPCBuilder用户可以很方便地将处理器、存储器和其他外设模块连接起来形成一个完整的系统。其中SOPCBuilder中已包含了NiosII处理器以及其他一些常用的外设IP模块用户也可以设计自己的外设IP。SOPC系统的构架及特性如下:()NiosII处理器核:NiosII处理器系列由三个不同的内核组成可以灵活地控制成本和性能从而拥有广泛的应用空间。()JTAG调试模块:JTAG调试模块提供了通过PC主机实现NiosII处理器的在芯片控制、调试和通讯功能这是NiosII处理器的一个极具竞争力的特性。()用户指令:开发人员可以在NiosIICPU核内增加硬件用以执行复杂运算任务为时序要求紧张的软件提供加速算法。()外围设备及接口:NiosII开发套件包括一套标准外围设备库在Altera的FPGA系统FPGA软件设计颤:论文中可以免费使用。()Avalon交换式总线:Avalon交换式总线在处理器、外围设备和接口电路之间实现网络连接并提供高带宽数据路径、多路和实时处理能力。Avalon交换式总线可以通过调用SOPCBuilder设计软件自动生成。SOPCBuilder会根据用户选择的IP生成相应的HDL描述文件(系统模块文件).这些文件与用户逻辑区域内的设计描述文件一起由QuartusII软件综合然后r载到FPGA内这样就构成了系统的硬件基础。SOPC系统的典型框架如图.所示。口”目一一图典掣!SOPC系统框架SOPC中的可用元件包括微处理器、微处理器外设、串行通讯接口、通用I/O口、通信外设、片外器件接口、用户自定义元件、第三方元件。组件可以是SOPCBuilder系统内部包含的逻辑器件例如图中的处理器组件也可以是当作外部器件的接口如图中DDR接口组件除了Avalon接口组件可以包含硕士论文多路可控FPGA数字视频监控系统连接SOPCBuilder系统外部逻辑的其它信号。非Avalon信号能提供SOPCBuilder系统的专用接口如图中PIO。这些非Avalon信号可以用Avalon接口规范中的管线接口来描述。这里简单的介绍一下NiosII处理器及Avalon总线。()NiosII处理器NiosII软核处理器是Altera的第二代FPGA嵌入式处理器其性能超过DMIPS。Altem的Stratix、StratixGX、StratixII和Cyclone系列FPGA都支持NiosII处理器。NiosII处理器按性能高低可分为三种分别是:NiosII/f(快速)最高的系统性能中等FPGA使用量NiosII/s(标准)高性能低FPGA使用量NiosWe(经济卜低性能最低的FPGA使用量。这种产品具有位处理器的基本结构单元位指令大小位数据和地址路径位通用寄存器和个外部中断源使用同样的指令集架构(ISA)设计者可以根据系统需求的变化更改CPU选择满足性能和成本需求的最佳方案而不会影响已有的软件投入。【】NiosII系列处理器支持使用专用指令专用指令是用户增加的硬件模块它增加了算术逻辑单元(ALU)。专用指令逻辑和自带的NiosII指令相同能够从多达两个源寄存器取值可选择将结果写回目标寄存器。NiosIICPU还可以支持多个外设选项开发者能够选择合适的外设获得最合适的处理器、外设和接口的组合。NiosII处理器包含完善的软件开发套件包括编译器、集成开发环境(IDE)、JTAG调试器、实时操作系统和TCP/IP协议栈。AltemQuartusII开发软件中的soPcBuilder可以方便地用来创建专用的处理器系统并能依据系统需求添加合适的NiosII处理器核。在FPGA系统中使用软核处理器相对于硬核处理器的优势在于硬核的实现没有灵活性随着系统日益更新基于标准处理器的方案将会被淘汰。而基于NiosII处理器的方案是基于HDL源码构建的能够进行修改以满足新的系统需求。开发者能实现定制CPU和外设得到满足需求的最合适的处理器。AlteraFPGA还为NiosII系列嵌入式处理器和SOPC的集成应用专门做了优化使其达到最佳性能。()Avalon总线JAvalon总线是一种相对比较简单的总线结构主要用于连接FPGA片内处理器与外设以构成片上可编程系统(SOPC)。Avalon接口不仅定义了高速流应用还包括内存映像方面的应用。这些标准接口在SOPCBuilder以及MegaWizard插件管理器中的元件中得以运用我们也能应用这些标准来定义自己的元件。Avalon总线一共有中类型:()Avalon内存映像接口(Avalon.MM):一种基于地址的典型的读写类型的主从连接接口系统FPGA软件设计硕士论文()Avalon流接口(Avalon.ST)t一种支持单向数据流的接口包括多路复用流包DSP数据等。()Avalon内存映像三态接口:这是一种支持片外外设的基于地址的读写接口。多个外设能够通过这种方法公用数据和地址线以减少FPOA引脚的使用简化PCB走线。()Avalon时钟:一种为同步接口提供和接收时钟和复位信号并提供复位连接。()Avalon中断:它允许一个元件向其它元件发送事件。()Avalon管线:它将信号通过SOPC系统顶层向工程中的其它模块或FPGA引脚传送信号。Avalon总线规范描述了主从构件间的端口连接关系构件间通讯的时序关系还提供了各种选项来剪裁总线信号和时序以满足不同类型外设的需求。SOPCBuilder能自动生成Avalon总线Avaion总线也包括许多特性和约定用以支持SOPCBuilder软件自动生成系统、总线和外设。Avalon总线拥有多种传输模式以适应不同外设的要求。Avalon总线的基本传输模式是在一个主外设和一个从外设之间进行单字节、半字或字(、或位)传输。当一次传输结束后不论新的传输过程是否还是在同样的外设之间进行Avalon总线总是可以在下一个时钟周期立即开始另一次传输。Avalon总线还支持一些高级传输模式和特性例如支持需要延迟操作的外设、支持需要流传输操作的外设和支持多个总线主设备并发访问。Avalon总线支持多个总线主外设允许单个总线事务中在外设之间传输多个数据单元。这一多主设备结构为构建SOPC系统提供了很好的灵活性并且适用于高带宽的外设

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/49
0下载券 下载 加入VIP, 送下载券

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部