关闭

关闭

关闭

封号提示

内容

首页 基于SOPC技术的雷达信号采集处理传输.pdf

基于SOPC技术的雷达信号采集处理传输.pdf

基于SOPC技术的雷达信号采集处理传输.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于SOPC技术的雷达信号采集处理传输pdf》,可适用于IT/计算机领域,主题内容包含南京信息工程大学硕士学位论文基于SOPC技术的雷达信号采集处理传输姓名:黄建松申请学位级别:硕士专业:大气遥感科学与技术指导教师:陈钟荣摘要雷达信号符等。

南京信息工程大学硕士学位论文基于SOPC技术的雷达信号采集处理传输姓名:黄建松申请学位级别:硕士专业:大气遥感科学与技术指导教师:陈钟荣摘要雷达信号的采集处理传输一般由FPGA、DSP、PCI联合实现。FPGA对中频数字信号进行预处理DSP高速处理单元则完成复杂算法。整个系统通过PCI接口与工控机构成主从工作方式实现数据的传输和存储。这样的系统架构继承了软件无线电的思想具有较好的整体性能但是功耗较大。本文针对野外探测的实际特点提出了基于SOPC技术的解决方案。将信号采集、处理和传输在单片高性能FPGA上实现简化了电路结构设计降低了系统功耗。详细介绍了SOPC技术的实现方案和设计方法阐述了Xilinx公司SOPC技术开发环境、设计工具以及应用流程。重点讨论了系统总体硬件结构分析了各部分电路实现原理。在此基础上本文详细介绍了基于SOPC技术的嵌入式微处理器硬件设计具体过程。利用BSB向导工具构造一个包含Ethemet、RS、GPIOIP核的基础系统。然后将DDC用户定制IP核挂接到OPB总线导入基础系统。进行IP参数配置约束文件修改生成硬件位流完成整个系统的微处理器硬件设计。文章最后介绍了系统软件开发环境和程序流程讨论了系统测试验证方法提出了需要进一步深入研究的方向。关键词:嵌入式系统SOPC技术MicroBlazeEDKAbstractRadarsignalsamplingprocessingandtransmissiongenerallyimplementbYFPGA,DSPandPCIjointstructure.FPGAexecutesthepretreatmentIFdigitalsignalandtheDSPhi出speedprocessingunitcompletescomplexalgorithm.Theoverallsystemworksasmaster/slavemodewi搬anindustrypersonalcomputerthroughthePCIinterfaceWhichcarriesoutthedatatransmissionandstorage.Suchsystemarchitectuxeinheritedtheideaofradiosoftwarehasgoodoverallperformancebutconsumesmuchpower.Inthispaper,consideringtheactualcharacteristicsofthewilddetection,asolutionbasedontheSOPCtechnologyisproposed.SignalsamplingprocessingandtransmissionalerealizedinonehighperformancesinglechipFPGAwhichsimplifiesthecircuitdesignandreducesthesystempowerconsumption.ThispaperintroducesindetailtheSOPCtechnologyrealizationschemeanddesignmethoddescribestheSOPCtechnologydevelopmentenvironment,designtoolsandapplicationprocessesprovidedbyXilinxCompanyanddiscussestheentirehardwarestructureofthesystemandallpartsofthecircuitrealizationprinciple.OnthisbasisthepaperpresentstheembeddedmicroprocessorhardwaredesignspecificprocessbasedonSOPCtechnology.AbasicsystemincludingEthemetRSGPIOIPcoresisconstructedutilizingtheBSBwizardtoolThenDDCcustomizedIPcoreisattachedtotheOPBbusimportingtothebasicsystem.WecarryonIPparametermodification,editortheUCFfileandgeneratehardwarebitstreamtocompletethesystem'smicroprocessorhardwaredesign。Inconclusion,thepaperintroducesthesystemsoftwaredevelopmentenvironment,givestheproceduresflowofthesystemdiscussesthetestmethodandproposestheresearchdirectioninthefurther.重IKeywords.EmbeddedsystemSOPCtechnologyMicroBlazeEDKIII学位论文独创性声明本人郑重声明:l、坚持以“求实、创新”的科学精神从事研究工作。、本论文是我个人在导师指导下进行的研究工作和取得的研究成果。、本论文中除引文外所有实验、数据和有关材料均是真实的。、本论文中除引文和致谢的内容外不包含其他人或其它机构已经发表或撰写过的研究成果。、其他同志对本研究所做的贡献均已在论文中作了声明并表示了谢意。作者签名:挝捣日期:泣S学位论文使用授权声明本人完全了解南京信息工程大学有关保留、使用学位论文的规定学校有权保留学位论文并向国家主管部门或其指定机构送交论文的电子版和纸质版有权将学位论文用于非赢利目的的少量复制并允许论文进入学校图书馆被查阅有权将学位论文的内容编入有关数据库进行检索有权将学位论文的标题和摘要汇编出版。保密的学位论文在解密后适用本规定。作者签名:羔越日期:浏奉南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输.研究背景第一章引言在现代雷达系统中信号的采集、处理和传输是雷达接收机需要解决的重大问题。随着高速ADC(Analogto。DigitalConverter)器件、数字信号处理方法以及雷达工程技术的不断发展系统设计者期望将A/D器件尽可能靠近射频天线以便尽早地将模拟信号数字化获得原始的目标信息。这样可以通过软件(程序)、而不是复杂的硬件来实现信号处理的各种功能。这种“软件无线电”的设计思想可以使得雷达接收机具有较好的通用性、灵活性和开放性。但是目前主流A/D器件采样速率只能达到百兆量级因此直接在射频采样还不现实。现阶段常见的解决办法是进行中频信号数字化即将射频信号模拟混频利用高速A/D转换器对中频信号进行采样进而通过数字下变频等数字信号处理技术将中频信号转化为零中频信号再进行基带信号处理。采用中频信号数字化方案的雷达接收机一般具有如下图.所示的系统结构‘】【】【】【】。图.雷达接收机中频信号数字化方案示意图基于高速ADc、FPGA、DSP以及PCI总线架构的接收机系统继承了“软件无线电”的诸多优点。例如系统结构通用功能实现灵活系统功能主要由软件实现升级方便。FPGA具有多路并行运算能力可以完成大量数据底层算法处理DSP具有出色的程序控制能力能够完成复杂算法处理。应用FPGADsPPCI的架构可以将这两种优势结合起来获得较好的系统总体性能。但是由于使用了工控机采用这种系统结构的接收机功耗较大。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输.基于SOPC技术的解决方案技术的进步使得一些问题趋于解决。近年来快速发展的基于片上系统的可编程技术逐渐受到系统设计者重视。所谓可编程片上系统(SystemOnaProgrammableChipSOPC)就是一种以高性能、大容量FPGA为载体的单片系统。SOPC的设计技术是现代计算机辅助设计技术、EDA技术和大规模集成电路技术高度发展的产物。SOPC技术的核心思想是尽可能地在单个芯片上构建整个电子系统。这个电子系统可以包括嵌入式微处理器系统、接口系统、硬件协处理器或加速系统、DSP系统、数字通信系统、存储电路以及普通数字系统等。大量采用IP复用、软硬件协同设计、自项向下和自底向上的混合设计方法边设计、边调试、边验证。采用SOPC技术可以使得整个设计在功耗、性能、体积、通用性、可靠性、日常维护及系统升级等多方面获得最优效果。本文提出如下图.所示的系统方案应用SOPC技术解决之前提出的问题。图.基于SOPC技术的雷达信号接收机简单来说整个系统不再采用FPGA、DSP联合处理结构接收机也不再通过PCI接口将数据存储在工控机硬盘中。取而代之的是支持SOPC技术的单片FPGA数据通过以太网络传输接口送出。具体信号流程为:中频信号通过AD转换器转换为数字信号进入FPGA基于嵌入式微处理器核心MicroBlaze的FPGA芯片将中频信号进行数字下变频处理随后将各种处理后的数据打包输出到以太网接口由网线传送到数据存储中心。这种方案仅用一个高性能的嵌入式FPGA芯片就实现了雷达中频信号的采集、处理、传输等各项功能大大降低了系统的能耗和复杂度。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输.本文主要工作及组织结构本文从雷达接收机在室外实际使用过程中发现的问题出发采用SOPC设计方法对雷达信号接收机的中频信号采集、处理、传输作了分析研究提出一个基于嵌入式FPGA的单芯片解决方案。文章主要包括以下几方面内容:()阐述了SOPC设计技术的基本理论和实现方法()学习研究XilinxFPGA嵌入式集成开发环境liDK熟悉Xilinx公司的SOPC开发方法和流程()根据系统指标简要介绍A他采样电路和以太网络接口的设计()深入分析面临的问题提出改进的硬件设计方案完成硬件电路原理设计()重点研究SOPC技术的核心FPGA嵌入式微处理器硬件设计实现雷达信号的采集、处理、传输。()初步讨论了系统软件设计介绍了软件开发环境以及系统程序流程。全文共分七章安排如下:第一章引言主要介绍了常见的雷达接收机中频信号数字化方法及存在问题提出了基于SOPC技术的FPGA单芯片解决方案。第二章SOPC设计技术概述阐述了SOPC技术的发展历程、特点优势、设计方法和实现方案奠定本文的理论基础。第三章XilinxSOPC集成开发环境及设计流程详细介绍了Xilinx嵌入式FPGA开发的关键技术。包括MicroBlaze微处理器软核理论、Xilinx嵌入式微处理器开发环境EDK、XPS概述以及Xilinx嵌入式开发设计流程。本章是第五章内容的基础。第五章我们将会参考这一开发流程进行设计详细阐述如何设计出符合本文要求的嵌入式系统。第四章雷达信号采集处理传输系统的硬件设计简要介绍了FPGA外围电路设计深入分析了A/D采样电路设计要点以及以太网接口电路原理完成系统的硬件电路设计。本章硬件设计将为第五章微处理器设计提供一个硬件开发平台。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输第五章系统嵌入式微处理器设计根据SOPC理论进行FPGA嵌入式微处理器的硬件设计完成以太网、GPIO等IP核的配置以及定制数字下变频IP的导入。本章是重点详细介绍了这种基于SOPC技术的设计思想在实际项目开发中的应用。第六章系统软件设计主要介绍了嵌入式系统软件开发环境初步分析了系统程序流程以及以太网数据传输通道测试验证方法。第七章总结与展望部分对整个论文做一个全面的总结指出需要进一步研究的方向。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输第二章SOPC设计技术概述.SOPC设计技术发展历程随着微电子技术和半导体工艺技术的快速发展集成电路的规模正在不断扩大而体积却在不断缩小。设计者已经可以将整个复杂系统整合在单个芯片上这一方法称为SOC(SystemonaChip)技术。SOC极大地缩小了系统体积减少了板级系统芯片之间的信号延时提高了系统性能。SOC有两种实现方式:一种是通过ASIC(ApplicationSpecificIntegratedCircuits即专用集成电路)实现。虽然ASIC消耗更少的逻辑资源流片成功后单片成本低但是设计周期长、前期投入费用高、开发风险较大。另一种以FPGA为物理载体。使用FPGA芯片进行系统设计的技术称为可编程片上系统技术即SOPC技术。SOPC是SystemonaProgrammableChip的缩写即可编程片上系统。这是一种特殊的嵌入式系统:首先它具有片上系统(SOC)的特征即由单个芯片完成整个系统的主要逻辑功能:其次它是可编程系统具有灵活的设计方式可裁减、可扩充、可升级并具备软硬件在系统可编程的功能【J。相对于ASIC的SOC对于小批量、多品种、TTM(Time.to.Market)要求高的产品需求SOPC是设计者的首选。表.目前主要的基于SOPC解决方案的FPGA器件厂商处理器核特性描述支持的FPGA器件XilinxPowerPC位硬核Virtex.、Virtex、VirtexII等系列MicroBlaze位软核Virtex一、Virtex、SpartanE等系列PieoBlaze位软核Virtex一、Spartan一E等系列AlteraARMT位硬核Excalibur系列N『ioslI位软核Stratix、Cyclone、StratixII系列Nios位软核Excalibur、Stratix、Cyclone、StratixIl系列LatticeLatticeMic位软核LatticeECP、LatticeXP、MachXOSOPC技术最早由美国Altera公司于年提出【’同期该公司推出了相应的集成开南京信息工程大学硕士论文基予SOPC技术的雷达信号采集处理传输发平台QuartusII。目前基于SOPC技术的FPGA生产商主要有XilinxAltreaLattice等。这些公司提供露SOPC孵决方案熟袭。l所示。。SOPC的特点SOPC结合了SOC和FPGA各自的优点一般具有如下特点:()以FPGA器件为载体包含一个(及以上)嵌入式处理核心(软核或硬核)()具有小容量的片内高速RAM资源()丰富的IP核资源可供设计者灵活选择(>具有足够多的片上可编程逻辑资源()具有处理器调试接口和FPGA编程接口()可能包含部分可编程模拟电路()单芯烤、低功耗、微封装。.SOPC设计方法SOPC设诗具有~些核心的设计思想和方法翔软硬件协丽设计、IP(IntellectualProperty)核资源重用。()软硬件协同设计方法传统的电子项目开发将系统进行软硬件功能划分然后由相对独立的软件和硬件小组各自完成设计。软硬件开发完成后再进行联合调试程谲试时如发现错误则对错误进行追溯确定是程序问题还是硬件电路问题根据分析结果寻找错误原因再修改程序或者电路。这个过程一般要多次反复直到调试成功为止。这种设诗方法将开发周颓拉的很长开发成本难以控制。一个硬件上的错误可能会导致重新制板影响整个项目进度。软硬件协嗣设计思想剃使得项疆开发更加灵活可逆。在一个整合了软硬件设计平台的集成开发环境里丽硬件设计和软件设计可以无缝整合并行设计缩短了项目开发时间。在可编程逻辑器件的支持下较多的硬件功能设计可以像软件开发一样在集成开发环境里面设计、鑫南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输调试及实现。这样相当一部分的硬件设计问题可以在IP核配置参数或者硬件描述语言的代码上找到解决办法而不是像传统的设计方法那样去修改电路板。应用FPGA器件的SOPC设计随时可以修改片上电路增减IP模块重新配置参数。()IP核资源重用IP核是SOPC设计的基础IP核资源重用可以最大程度的减小设计中的重复劳动保证SOPC开发具有较快的工程进度。口资源重用包含两个方面的内容:一是自定义可重用IP核的开发二是厂家提供的可重用IP核的应用。一个真正能重用的IP核一般具有以下几个特点【】:具有可配置性能够满足不同的设计需求具有标准的接口实现特定的功能确保时序收敛功能正确IP核的说明资料完整方便重用。.SOPC系统的实现方案常见的基于FPGA的SOPC实现方案有两种【】:一种是嵌入微处理器硬核的方案另一种是嵌入微处理器软核的方案。此外还有些应用较少的非常规方案。..嵌入微处理器硬核的方案基于嵌入式微处理器硬核的方案就是在FPGA中预先植入嵌入式微处理器核。Xilinx和Altera公司都相继推出了这方面的FPGA器件。例如Xilinx的Virtex系列植入了IBMPowerPC处理器Altera的Excalibur系列FPGA植入了ARMT嵌入式系统处理器。这种实现方法优点是速度快性能优硬核不占用FPGA的逻辑资源。将IP硬核微处理器直接植入FPGA的解决方案仍存在如下几种不够完美之处:()由于此类硬核多来自第三方公司知识产权费用导致FPGA器件价格相对偏高。()由于硬核是预先植入的设计者无法根据实际需要改变处理器的结构如总线规模、南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输接口方式乃至指令形式更不可能将FPGA逻辑资源构成的硬件模块以指令的形式形成内置嵌入式系统的硬件加速模块(如DSP模块)以适应更多的电路功能要求。()无法裁减处理器硬件资源以降低FPGA成本。..嵌入微处理器软核的方案采用软核微处理器的实现方式则能很好地弥补硬核的不足因为软核一般都是由FPGA厂商自己开发的灵活可编程是软核的最大特点但软核性能没有硬核高速度没有硬核快。目前最具代表性的基于软核的FPGA解决方案是Xilinx公司的MicroBlaze软核处理器和Altem公司的Nios和NiosII软核处理器。Altera的Nios核是用户可随意配置和构建的位/位总线(用户可选的)指令集和数据通道的嵌入式系统微处理器IP核采用Avalon总线结构通信接口带有增强的内存、调试和软件功能(C或汇编程序程序优化开发功能)含由FimtSiliconSolmions(FS)开发的基于JTAG的片内设备(OCI)内核(这为开发者提供了强大的软硬件调试实时代码OCI调试功能可根据FPGAJTAG端口上接收的指令直接监视和控制片内处理器的工作情况)。此外基于QuartusII平台的用户可编辑的Nios核含有许多可配置的接口模块核包括:可配置高速缓存(包括由片内ESB、外部SRAM或SDRAMMB以上单周期访问速度)模块可配置RS通信口、SDRAM控制器、标准以太网协议接口、DMA、定时器、协处理器等。在植入(配置进)FPGA前用户可根据设计要求利用QuartusII和SOPCBuilder对Nios及其外围系统进行构建使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。Nios核在同一FPGA中被植入的数量没有限制只要FPGA的资源允许即可。Xilinx的MicroBlaze软处理器是一个针对XilinxFPGA系列进行了优化的位哈佛RISC架构。基本的MicroBlaze架构包含个通用寄存器、个算法逻辑单元(AL)、个移位器和级中断。基本设计可以具有高级特性如桶形移位器、内存管理/内存保护单元、浮点单元(FPU)、高速缓存、异常处理和调试逻辑。该灵活性使得开发者能够均衡所需的性能和逻辑区域成本。MicroBlaze软核被授权成为Xilinx嵌入式开发套件(EDK)的一部分。EDK是包括外设IP核库、XilinxPlmformStudio工具套件(可用于生成直观的硬南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输件系统)、基于Eclipse的软件开发环境、GNU编译器、调试器等在内的完整的嵌入式开发解决方案。MicroBlaze处理器也为第三方开发工具和实时操作系统(RTOS)所支持。关于MicroBlaze微处理器的具体功能将在后续章节中详细介绍。..其它方案除了以上两种实现方法Altera公司提供基于HardCopy技术的SOPC系统。这种技术通过强化SOPCq具的设计能力在保持FPGA开发优势的前提下引入ASIC的开发流程从而对ASIC市场形成直接竞争。HardCopy利用原有的FPGA开发工具将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化从而克服传统ASIC设计中普遍存在的问题。HardCopy技术是一种全新的SOC级ASIC设计解决方案即将专用的硅片设计和FPGA至HardCopy自动迁移过程结合在一起的技术首先利用QuartusII将系统模型成功实现于HardCopyFPGA上然后帮助设计者把可编程解决方案无缝地迁移到低成本的ASIC上的实现方案。这样HardCopy器件就把大容量FPGA的灵活性和ASIC的市场优势结合起来实现对于有较大批量要求并对成本敏感的电子系统产品上。从而避开了直接设计ASIC的困难而从原型设计提升至产品制造通过FPGA的设计十分容易地移植到HardCopy器件上达到降低成本加快面市周期的目的。HardCopy器件(如HardCopyStratix系列、Excalibur系列FPGA)避免了ASIC的风险它采用FPGA的专有迁移技术。其HardCopyASIC是直接在AlteraPLD体系之上构建的采用有效利用面积“逻辑单元海”内核。本质上HardCopy器件是FPGA的精确复制剔除了可编程性专用配置和采用金属互连使用的走线。这样器件的硅片面积就更小成本就更低而且还改善了时序特性。Xilinx公司推出的EasyPath技术具有相似的特点。EasyPath系列FPGA针对结构化ASIC芯片进行竞争扩展的EasyPath产品系列是同等结构化ASIC产品价格的一半。与结构化ASIC相比EasyPathFPGA系列可以提供最优的性价比并可以提供全面的硅芯片和知识产权(IP)平台供用户选择前期投入资金低、周转时间短、风险低同时还使设计修改具有灵活性提供一个完善、易用的开发环境。XilinxEasyPath解决方案的优势主要体现在:一是具有最低的总成本EasyPath解决方案通过使用半导体业界普遍采用的冗q南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输余技术标准和专利的测试技术提供了独特的设计灵活性优势。EasyPath器件的可靠性和质量与相应的FPGA一致测试覆盖性能优于结构化ASIC。与ASIC方法不同的是EasyPathFPGA具有业界最低的非重复性工程成本(NRE)费用不需要任何附加的设计和再鉴定成本、IP或工具投资没有隐性成本。二是有全面的多平台选择和功能强大的开发环境Xilinx新一代EaSyPath解决方案支持的器件数量几乎是原来的倍共有个性能丰富的FPGA系列(Spartan.、VirtexII、VirtexIIPm和V'trtex)、种硅芯片平台和种器件可供选择并有多种流行的设计工具和广泛的硬IP和软IP核。新一代EaSyPath解决方案充分使用了Xilinx功能强大的开发环境具有如下特性:数千兆位串行收发器、PowerPC和以太网MAC核的硬IP支持多个经过验证的软IP核以及易用、低成本的赛灵思集成软件环境(ISE)设计套件。第三是有更强的灵活性设计者可以使用完全可重编程的查找表(LUT)和灵活的I/o实现系统内工程更改指令(ECO)。不必为适应设计上的变化而重新设计。另外现在EasyPathFPGA还具有在单个器件中支持两种设计版本的灵活性一个用来协助用户的系统诊断测试另一个用于实际应用。与ASIC方法相比大大降低了工程、原材料和库存成本。而最主要的一个优势则是EasyPath免转换设计方法它与原来的FPGA器件相比不会出现特性不一致也不会出现逻辑和时序的差异可确保用户在第一时间获得成功无移植风险也不需要重新设计、再鉴定或在生产结束之前重新验证因此消除了使ASIC转换再鉴定所面临的全部风险和巨大成本。.本章小结本章简要回顾了SOPC设计技术的发展历史讨论了SOPC技术的特点和设计方法主要介绍两家业界领先的FPGA器件供应商Altera和Xilinx各自提供的三种SOPC实现方法。需要指出的是基于嵌入式微处理器软核或硬核技术是目前主流的SOPC技术实现方案。考虑到硬核微处理器的成本较高为了在较低成本下获得较为优异的性能本文采用XilinxMicroBlaze微处理器软核方案。南京信息工程火学硕士论文基于SOPC技术的雷达信号采集处理传输第三章XilinxSOPC集成开发环境及设计流程XilinxSOPC解决方案应用MicroBlaze处理核心配合丰富的IP资源可以实现用户定制的嵌入式系统。Xilinx嵌入式开发以图形化的开发界面XPS(XilinxPlatformStudio)为载体将MicroBlaze微处理器硬件设计、IP资源利用、应用软件开发等一系列功能集成在嵌入式开发包(EmbeddedDevelopmentKitEDK)内为用户提供软硬件一体化开发环境。本章将重点介绍这一嵌入式开发环境及其设计流程。.MicroBlaze嵌入式微处理器软核简介Xilinx提供的FPGA器件包括两种微处理器核心即MicroBlaze软核和PowerPCCPU硬核。Spartan系列FPGA器件集成了MicroBlaze软核。这是一种针对Xilinx公司的FPGA器件而优化的位RISC微处理器软核。作为业界最快的软处理解决方案应用集成MicroBlaze软核的XilinxFPGA器件配合Xilinx提供的强大的IP模块支持可以很方便的实现可配置片上系统(SOPC)设计。应用MicroBlaze构成的嵌入式系统如图.所示。..MicroBlaze微处理器总线结构MicroBlaze核基于哈佛架构数据存取和指令存取具有独立的总线接口单元如图.所示。这两种总线接口单元又进一步分成局部存储器总线(LMB)和片内外设总线(OPB)。总的来说MicroBlaze支持三种类型的存储器总线接口【】:局部存储器总线(LMB)、片内外设总线(OPB)和Xilinx缓存链路(XCL)。LMB是一种快速局部总线它将处理器指令端和数据端连接到高速外设即单周期存取片内双口块RAM。OPB是通用同步总线支持片内和片外的外设及存储器连接。XCL是一种高效的外部存储器存取解决方案这种接口可以直接与集成了FSL缓存的外部存储控制器相连。此外MicroBlaze还提供多达个端口的快速单工链路(FastSimplexLinkFSL)。FSL总线是单向、无仲裁专用通信通道。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输血structianidg图.MicroBlaze嵌入式系统结构示意图Dalajide托岱tnte璜ao口、Hraterface蚺</L一NALUShlnp/一Program}SuPeda!BarrelSh撒~《、、一廿CountersgoMultiplier/卜<}DividerI}cPBj\Ff’UBmBus正\lnstruction卜\正/Bu%r/彳>{多『LMF)hKⅫ拄onDecode/\RegisterFile\r/Xb\OptionaIdicroB!azefeature/图.MicroBlaze微处理器总线结构【Il】南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输指令侧总线接口:ILMB:指令局部存储器总线可以与FPGA块RAM连接IOPB:指令片内存储器总线可以与外部存储器连接或FPGA块RAM:数据侧总线接口DLMB:数据局部存储器总线可以与FPGA块RAM连接DOPB:数据片内存储器总线可以与外部存储器连接或FPGA块RAMMFSL:主快速单工链路可以连接到一个输出IP核SFSL:从快速单工链路可以连接到一个输入IP核。..MicroBlaze存储器和流水线结构MicroBlaze内部有个位通用寄存器以及包括程序指针(ProgramCounter)在内的个位的特殊寄存器。采用大端存储系统(BigEndian)地址线位宽。MicroBlaze可以用Word(bits)或Halfword(bits)或Byte(bits)三种数据宽度来访问数据存储器。为了提高性能MicroBlaze还可以具有指令缓存和数据缓存。所有的指令字长都是位有个操作数和种寻址模式。指令按功能划分有逻辑运算、算术运算、分支、存储器读/写和特殊指令等。指令执行有三级流水线和五级流水线两种并行模式。三级流水线可以使得硬件资源消耗最小化包括取指、译码和执行。五级流水线可以使得系统性能最大化包括取指(FetchIF)、译码(DecodeOF)、执行(ExecuteEX)、存储器存取(砸M)和写回(WritebackWB)。instructionlinstructioninstructioneyclclcyclecyclecyclecyclecyclecycleFetchDecodeExecuteFetchDecodeExecuteExecuteExecuteFetchDecodeStallStallExecute图.三级流水线结构南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输instructionIinslTuctioninstructioncyclelcycl=cyclecyclecyclecyclecyclecyclecycleFOFEXMEMⅥBIFOFEXMEMMEMMEMWBIFFEXStallStallMEMⅥB图.五级流水线结构.Xilinx嵌入式微处理器开发环境EDK概述Xilinx公司于年推出了XilinxEDK.版本的FPGA片内位嵌入式处理器开发工具集。年XilinxEDK.版本为设计人员提供了更为丰富的设计工具和广泛的标准外设以进行基于MicroBlaze处理器软核的嵌入式处理器系统的开发。在此工具集中集成了硬件平台产生器、硬件仿真模型产生器、软件平台产生器、应用软件编译工具、软件调式工具等等。用户可以通过集成在EDK中的xPs(XilinxPlatformStudio)在Windows图形界面下方便地调用各种工具完成整个SOPC系统的开发并且软硬件的开发可以同时进行。正是由于在EDK环境下集成了丰富而完备的开发工具大量的IP核资源以及符合Windows标准的图形化界面使它已成为了目前性能优异的嵌入式微处理器开发工具。此后随着FPGA器件的快速发展和软件开发环境的优化Xilinx公司每隔几个月就推出新的EDK版本或者补丁。年月Xilinx公司推出了ISE.i版本。新版本专门为满足业界当前面临的主要设计挑战而优化这些挑战包括时序收敛、设计人员生产力和设计功耗。除了运行速度提高.倍以外ISE.i还新采用了SmartCompile技术因而可在确保设计中未变更部分实施结果的同时将硬件实现的速度再提高多达倍。同时ISE.i还优化了其最新nmVirtex.平台独特的ExpressFabric技术可提供比竞争对手的解决方案平均高出%的性能指标。对于功耗敏感的应用ISE.i还可将动态功耗平均降低%。这些新的功能特点将帮助用户在更少的时间内实现业内最快速的FPGA性能。目前最新的EDK版本为XilinxEDKl.i。EDK.i引进了大量增强功能以便优化系统性能。创新型PowerPC和高级处理器模块架构实现了高性能嵌入式系统。MicroBlaze.版通过支持全部指令和数据存储器访问的Xilinx高速缓存链路(XCL)接口提高了高速缓南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输存接口的灵活性。多端口存储器控制器提供了更多的存储器接口选项包括视频帧缓冲器控制器、用于SDRAM存储器的误差检验和校正(ErrorCo仃ectionCheckingECC)和存储器接口生成器(MIG)工具支持。ⅥnexTM.IIProFPGAPowerPC支持高性能PLBv.总线。由于在EDK环境下生成的嵌入式系统需要Xilinx的FPGA开发工具ISE(IntegratedSoftwareEnvironment)来实现几个EDK下应用软件都需要调用ISE的功能函数。因而EDK必须与ISE配合使用才能完成SOPC系统的开发。考虑到开发环境的稳定性本文所做的工作均在EDK.iSP版本上完成。..EDK基本工具集嵌入式系统开发包(EDK)为XilinxFPGA器件提供嵌入式可编程设计全部的工具、文件和IP核集成了嵌入式系统硬件设计环境和软件设计环境。EDK主要包含了以下工具:()Xilinx平台设计环境(XilinxPlatformStudioXPS)()基本系统构造向导(BaseSystemBuilderBSB)()定制IP产生向导(CustomIPcreationwizard)()软件平台规格工具(ToolsforSWplatformspecification)()总线功能模型仿真支持(BusFunctionalModelsimulationsupport)按照Xilinx标准【】相关技术术语简写定义如下:MHS(MicroprocessorHardwareSpecification):微处理器硬件规格MSS(MicroprocessorSoftwareSpecification):微处理器软件规格MDD(MicroprocessorDriverDefinition):微处理器驱动定义MPD(MicroprocessorPeripheralDefinition):微处理器外设定义MVS(MicroprocessorVerificationSpecification):微处理器校验规格PAO(PeripheralAnalyzeOrder):外设分析顺序BMM(BRAMMemoryMap):块RAM存储器映射南京信息工程火学硕士论文基于SOPC技术的雷达信号采集处理传输..XPS设计工具介绍XPS为项目设计提供了一整套的设计工具。根据图.所示XPS主要包含以下常用的工具【】】【:()平台产生器(PlatformGeneratorPlatGen)。定制嵌入式微处理器硬件环境利用ldns文件产生系统的HDL语言描述文件和网表文件。()仿真模型产生器(SimulationModelGeneratorSimGen)。仿真模型产生器根据MVS文件针对硬件配置的不同产生相应的仿真模型用户可以定义不同的仿真工具(Xilinx或者第三方仿真工具)和HDL语言。()库产生器(LibraryGeneratorLibGen)。库产生器利用MSS文件为嵌入式系统配置库、设备驱动、文件系统和中断管理。()GNU编译器(GNUCompilerTools)。XPS调用GNU编译器对应用程序进行编译链接生成可执行文件。()XMD(XilinxMicroprocessorDebugger)。当硬件系统构建完成并在目标芯片中运行后可利用XMD将程序下载到系统中进行调试。硬件描述文件编辑器卜矿Ⅵ叫软件描述文件编辑器硬件平台生成器仿真文件编辑器仿真平台生成器仿真器ISE硬件实现下载配置XPS软件平台生成器软件程序编辑器软件编译器软件调试工具XMDDATABRAM图.XPS包含的设计工具示意副南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输XilinxPlatformStudio(xPs)是EDK的一部分提供友好的图形化用户界面(GUI)和各种系统设计工具由项目管理、程序资源管理和进程管理组成如图.所示。图.XPS组成框图【】()项目管理。管理MHS文件和XMP(XilinxMicroprocessorProject)文件:创建新项目:包括利用BSB向导、PlatformStudio或工具栏按钮来产生项目文件。打开已有项目:输入已存在的MHS文件、选择目标器件和规定单个外设存储库。项目信息保存在Xilinx微处理器项目(Ⅺ胛)文件中。()程序资源管理。XPS集成了编辑器可以检查和编辑用户程序的c语言源文件和头文件通过BSB产生测试应用和链接器脚本管理。()进程管理。进程管理包括了库和器件驱动配置(LibGen)、仿真模型产生(SimGen)、硬件实现(Xflow/ISE)、软件编译(GNUCompiler)、位流文件初始化(Bitinit)。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输.Xilinx嵌入式开发设计流程蚴【】Xilinx提供的EDK嵌入式开发包集成了FPGA嵌入式微处理器开发项目管理、硬件平台管理和软件设计管理提供丰富的设计工具和IP核。将系统的硬件设计部分和软件设计部分无缝整合并且可以灵活的选择综合、仿真工具。下图给出了XilinxFPGA嵌入式微处理器系统设计的整个流程其中包括嵌入式系统硬件设计流程和软件设计流程。标准嵌入式软件设计流程标准嵌入式硬件设计流程图.FPGA嵌入式处理器系统设计流程f硬件部分的设计流程是将原始的微处理器硬件规格(MHS)文件和VHDL/Verilog的源代码程序经PlatGen和综合工具产生IP网表文件再按照用户约束(UCF)文件对包括南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输嵌入式处理器在内的系统硬件进行布局和布线产生编程FPGA的位流文件软件部分的设计流程是将原始的微处理器软件规格(MSS)文件和C语言的应用程序经LibGen和源程序的编译、链接等过程产生可执行文件最后将系统硬件的位流文件和应用软件的可执行文件再组合在一起更新成下载文件(Download.bit)下载文件加载到FPGA中即可进行硬件和软件的设计校验诊断设计的正确性。在EDK环境下设计嵌入式处理器系统的一般步骤如下【】本文在第五章将按照这一常规的流程设计基于SOPC思想的FPGA嵌入式雷达信号处理系统。()利用BSB向导工具产生一个硬件平台()添加IP核到硬件平台()定制用户IP并且添加到设计中()执行系统的总线功能模型(BFM)仿真()产生位流文件()产生软件库平台()编写应用软件()编译和链接软件()组合硬件位流文件和软件可执行文件)下载位流文件到电路版:QD利用GNU诊断器和ChipScopePm诊断系统。.本章小结本章详细介绍了Xilinx公司提供的基于SOPC技术的FPGA开发资源。这些资源包括微处理器软核、EDKxPS集成开发环境下的各种开发工具。本章介绍的各种工具和资源是XilinxFPGA嵌入式应用的基础在第五章我们将详细论述如何使用这些工具完成系统开发。此外本章介绍的开发流程也为后续微处理器软硬件开发指明了方向。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输第四章雷达信号采集处理传输系统的硬件设计.系统硬件电路总体设计雷达信号采集处理传输系统在硬件电路上主要由ADC中频信号采集电路、FPGA系统核心处理芯片外围相关电路、以太网控制器接口电路三大部分组成。本文根据系统实际要求的性能指标选择了合适的器件型号。图.给出了系统总体结构框图。图.雷达信号采集处理传输硬件框图从图中可以看出基本信号流程为:中频模拟信号由AD采样转换成数字信号进入FPGA处理芯片FPGA内部的DDC(DigimlDownConverter)数字下变频模块对中频的数字信号进行处理输出相互正交的I、Q两路零中频数字信号MicroBlaze微控制器核心将两路数据及状态信号打包处理通过以太网接口传输到网络上。DDC、Ethemet等IP核通过OPB总线与MicroBlaze互联。此外系统还配置了GPIO通用双向口采集一些雷达的状态信号(如雷达天线的方位和仰角信息)以及一个RS接口可以进行串行通信。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输.FPGA芯片介绍及其外围电路设计本节详细介绍了核心处理芯片XCSE的结构性能简要阐述FPGA芯片电源电路、晶振电路以及JTAG下载电路设计时的注意事项。..XCSE芯片结构和内部资源简介Xilinx公司推出的Spartan一E系列FPGA器件面向高性能、低成本的应用并且针对逻辑进行了优化。Spartan一E系列FPGA采用nm工艺设计支持MicroBlaze嵌入式微处理器软核和JTAG编程调试。我们选用的SpartanE系列中的XCSE芯片具有如下性能特剧】:()内嵌K的逻辑门个硬件乘法器和个DCM个用户I/O口和多达对的差分I/O口()兼容LVCMOS、LVTTL、HSTL、SSTL等多个信号标准()支持增强的DDR标准()支持/.bit/MHzPCI()高效的时钟管理机制()内嵌MicroBlaze微处理器软核()SPIserialFlashPROM、NORFlashPROM、JTAG等多样化的程序配置方式。如图.所示该系列FPGA内部包含五大基本功能单元即可编程输入/输出块(IOB)、可配置逻辑块(CLB)和片(Slice)资源、块RAM、专用乘法器、数字时钟管理单元(DCM)。南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输图.Spartan一E系列FPGA结构图【()lOB:lOB对I/O引脚和器件内部逻辑之间的数据流进行控制是芯片与外界电路的接口部分完成不同电气特性下对输入愉出信号的驱动与匹配要求FPGA内的I/O按组分类每组都能够独立地支持不同的I/O标准。通过软件的灵活配置可适配不同的电气标准与I/O物理特性可以调整驱动电流的大小可以改变上、下拉电阻。为了便于管理和适应多种电气标准FPGA的IOB被划分为若干个组(Bank)每个Bank的接口标准由其接口电压VCCO决定一个Bank只能有一种VCCO但不同Bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起。()CLB:CLB是FPGA内的基本逻辑单元。每个CLB包含个Slice每个Slice由个LUT和个专用寄存器构成可以实现触发器和锁存器功能。CLB模块不仅可以用于实现组合逻辑、时序逻辑还可以配置成RAM和移位寄存器。一般情况下的逻辑应用设计都自动的映射到CLB内部的Slice以完成逻辑功能。()块RAM:SpartanE系列器f':内部包含了个专用块RAM。块RAM可被配置为单端口RAM、双端口RAM等常用存储结构。块RAM具有双端口结构四种基本的数据通道如图.所示:南京信息工程大学硕士论文基于SOPC技术的雷达信号采集处理传输W成eReadWriteR翩d《SpartanEC七oDualPorto也BlockRAMO)(ReadWriteWIRe元ea程图.块RAM四种基本数据通道()专用乘法器:Spartan一E器件提供~个专用乘法器。乘法器主要进行两个数的乘法运算同时具有存储简单数据的功能。()DCM..数字时钟管理模块(DigitalClockManagerDCM)基于Xilinx的数字延迟锁相环(DLLDelayLockedLoop)模块。在时钟的管理与控制方面DCM功能强大而灵活。DCM的功能包

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/
0下载券 下载 加入VIP, 送下载券

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部