关闭

关闭

关闭

封号提示

内容

首页 基于FPGA的数字中频扩频收发机的研究与实现.pdf

基于FPGA的数字中频扩频收发机的研究与实现.pdf

基于FPGA的数字中频扩频收发机的研究与实现.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于FPGA的数字中频扩频收发机的研究与实现pdf》,可适用于IT/计算机领域,主题内容包含北京交通大学硕士学位论文基于FPGA的数字中频扩频收发机的研究与实现姓名:王学运申请学位级别:硕士专业:通信与信息系统指导教师:陶成中文摘要中文摘要符等。

北京交通大学硕士学位论文基于FPGA的数字中频扩频收发机的研究与实现姓名:王学运申请学位级别:硕士专业:通信与信息系统指导教师:陶成中文摘要中文摘要摘要:FPGA是目前硬件设计的研究热点之一。由于其具有逻辑单元丰富、集成度高以及可灵活配置等诸多优点而被广泛应用于算法实现以及产品原型验证之中。特别是近年来随着现代微电子技术的长足发展使得在FPGA硬件平台上设计实现功能更加复杂的数字通信系统成为可能。而扩频通信技术在军事通信与民用通信中都得到了广泛的应用是目前第三代移动通信标准中的核心技术已经成为各国研究与应用的焦点。在未来无线通信系统中扩频通信技术也将充分发挥它的优越性必将得到人们越来越多的关注。本课题将以FPGA为硬件载体结合软件无线电技术设计实现数字中频扩频收发系统。本文首先介绍了数字中频扩频收发系统的整体结构及设计参数对扩频码字、QPSK调制方式、加扰和解扰电路、差分编码以及差分解码等作了简单说明同时对扩频收发系统中的关键组成部分的FPGA硬件实现的细节作了比较详尽的描述并给出了具体的设计参数及仿真波形。由于同步技术在整个通信系统中占有核心的地位是保证系统正常运行的根本因此在文中对接收机中的载波同步、符号同步和扩频码同步的算法做了比较详细的理论分析并且在理论研究的基础上提出了FPGA硬件实现方案。整个系统是以QuartuslI.作为软件开发平台通过VerilogHDL语言编程以及调用Altera公司提供的IPCore加以实现的。对系统中的各部分硬件实现电路分别采用ModelsimSE仿真工具进行功能仿真和后仿真并使用Debussy.波形观测工具对仿真波形进行分析并与理论结果比较改进并优化设计。最后将发射系统和接收系统分别下载到CyclonelI系列FPGA芯片EPCFC和StratixII系列FPGA芯片EPSFC的开发板上进行调试通过Quartusll.内嵌的逻辑分析仪SignaiTapll实时观测系统的运行情况同时采用示波器和频谱仪对系统中的关键信号进行观测分析并获得硬件测试结果得出有效结论。关键词:FPGA直接序列扩频符号同步载波同步VerilogHDL分类号:TN.ABSTRACTABSTRACTABSTRACT:AtpresentFPGAisoneoftheresearchhotspotsinthehardwaredesignfield.Ithasbeenwidelyusedinalgorithmimplementationsandproductprototypeconfirmationbecauseitnotonlyhasabundantlogicelementsbutalsoishighlyintegratedandcanbeconfiguredflexiblyaccordingtodifferentapplications.Withthesubstantialdevelopmentofmicroelectronicstechnologyinrecentyearsitiscapableofrealizingthemorecomplexdigitalcommunicationsystem.Ontheotherhandthespreadspectrumcommunicationtechnologyhasbeenappliedtomilitarycommunicationandcivilcommunicationextensivelyitisthekeytechnologyofthe阿Generationmobilecommunicationstandardsandbecomestheresearchandapplicationfocusinmanycountries.Infuturewirelesscommunicationsthespreadspectrumcommunicationtechnologywillplayitsadvantagesfullyanditwillbeattractingmoreattention.Thispaperismainlyaboutdesignandimplementationofdigitalintermediatefrequency(IF)transceivercombinedwiththesoftwaredefinedradios(SDR)technologybasedonFPGA.Thispaperfirstintroducedtheoverallarchitectureandparametersofdigitalintermediatefrequency(IF)transceiversystemgiventhesimpleexplanationofspreadspectrumcodeQPSKmodulationscramblercircuitdescramblercircuitdifferentialencodeanddifferentialdecode.AndthendescribethedetailsofhardwarerealizationusingFPGAandgivethedesignparametersandsimulationwaveforms.BecausethesynchronoustechnologywhichholdsthecorestatusinentirecommunicationsystemisthebasisofthesystemnormaloperationThereforewehavemadethedetailedtheoreticalanalysistothecarriersynchronizationthesymbolsynchronizationandthespreadspectrumcodesynchronization’Salgorithm.AtlastweproposedimplementationschemesbasedonFPGA.WeexecutethesystembycodinginVerilogHDLandusingIPCoressuppliedbyAlteraCorporationonQuartusII.softwareplatform.TodifferentpartsofthesystemwedofunctionsimulationsandpostsimulationswithModelsimSEsimulationtoolanalyzethesimulationresultswithDebussy.waveobservationtoolandcomparetheresultswithprinciplesthusimproveandoptimizethedesign.Finally,downloadthetransmitterandreceiversystemtotheFPGAdevelopmentboardsbasedonEPCFCandEPSlFlCrespectively.Observethe北京交通大学硕士学位论文system’SoperationrealtimewithSignalTaplIlogicanalyzer,analysisthekeysignalwithoscilloscopeandspectrumanalyzer.Andthenobtainthehardwaretestresultsanddrawaconclusion.KEYWORDS:FPGADSSSSymbolsynchronizationCarriersynchronizationVerilogHDLCLASSNO:TN.V图表目录图.图.图.图.图.图.图.图.图.图.图.图.图.图图图.图.图.图图.图图图.图.图.图.图.图.图.图.图.图.图表目录barker码的自相关性。m序列的自相关性.....QPSK信号矢量图。自同步加扰器(a)和解扰器(b)发射系统设计框图。基带处理单元的RTL级视图时钟分频器的仿真结果..扩频模块的仿真结果..发送端基带仿真结果..FIR滤波器的参数设置及频域响应。频带处理单元原理图.NCO的参数设置接收系统设计框图Costas环基本结构框图数字Costas环数字环路滤波器。全数字Costas环的FPGA实现框图。l数字下变频原理图NCO模块。NCO的频域与时域响应..FIR滤波器的频域响应.误差检测估计载波相位误差的仿真波形载波捕获和跟踪的仿真图环路滤波器的RTL级视图.全数字方式符号定时前馈符号同步.定时估计框图向量旋转.离散序列的内插.符号同步的FPGA实现。定时估计原理图北京交通大学硕士学位论文图.图.l图.图.图.图.图.图图.图.图.图.图.图.图.图.图.图图.图.图.定时估计预处理原理图.IIR滤波器的matlab仿真CORDICreferenceDesign的模块示意图CORDIC配置参数.内插系数模块的RTL级视图.内插滤波器的原理图.匹配滤波器结构图.扩频码同步的FPGA实现..匹配滤波器的RTL级视图DSP开发板(CyclonelI)..DSP开发板(StratixlI)..基带系统仿真波形成型滤波后的输出波形SignaltapII上观测到的发送信号波形.示波器上观测到的发送信号波形发送信号的频谱.发送信号经过低通滤波后的频谱实物连接图信号发生器..接收到的信号波形.解调出的数据结果.学位论文版权使用授权书本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国家有关部门或机构送交论文的复印件和磁盘。(保密的学位论文在解密后适用本授权说明)学位论文作者签名:j三'宁三邑翮施哥跏k、签字日期:加孵年‘月f二日签字日期:矽留年石月/汨独创性声明独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研究成果除了文中特别加以标注和致谢之处外论文中不包含其他人已经发表或撰写过的研究成果也不包畲为获得北京交通大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文作者签名:上学远签字日期:矽巧年月步日致谢本论文的工作是在我的导师陶成副教授的悉心指导下完成的陶成副教授严谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢两年来陶成老师对我的关心和指导。陶成副教授悉心指导我们完成了实验室的科研工作在学习上和生活上都给予了我很大的关心和帮助在此向陶成老师表示衷心的谢意。陶成副教授周晓波博士杜凯老师对于我的科研工作和论文都提出了.许多宝贵意见在此表示衷心的感谢。在实验室工作及撰写论文期间花再军、黄奇周来金等同学对我论文中的研究工作给予了热情帮助刘留博士以及实验室的其他同学也为我的论文提供了许多建议和帮助在此向他们表达我的感激之情。另外也感谢我的家人和朋友他们的理解和支持是我实验顺利进行的有力保障。在此我想对所有帮助过我的人表示衷心感谢。绪论绪论.课题研究的目的与意义扩频通信(SpreadSpectrumCommunication)技术凭借其自身具备的诸多优良特性而得到了广泛应用扩频通信的实现方法主要有直接序列扩频(DirectSequenceSpreadSpectrum)、跳频(FrequencyHopping)、跳时(TimeHopping)、宽带线性调频(ChipModulation)等方式其中最常用的是直接序列扩频和跳频。跳频系统主要是在军事通信中对抗故意干扰进行保密通信而直接序列扩频系统则主要是民用应用于移动通信系统中例如G(第三代移动通信)中的CDMA、WCDMA、TD.SCDMA中都采用了某种形式的CDMA技术可见扩频技术的重要性。而在未来无线通信系统中扩频通信技术也将充分发挥它的优越性对它的应用也将会成为人们关注的焦点。目前软件无线电技术也得到人们的广泛关注已经成为通信领域一个新的发展方向。所谓软件无线电就是采用数字信号处理技术在可编程控制的通用硬件平台上利用软件来定义实现无线电台的各部分功能:包括前端接收、中频处理以及信号的基带处理等等。即整个无线电台从高频、中频、基带直到控制协议部分全部由软件编程来完成。其核心思想是在尽可能靠近天线的地方使用宽带的”数字/模拟”转换器尽早地完成信号的数字化从而使得无线电台的功能尽可能地用软件来定义和实现【I】。软件无线电通过使用自适应的软件和灵活的硬件平台能够解决无线产业不断演变和技术革新带来的很多问题。扩频技术是无线通信系统中的关键技术而软件无线电是实现无线通信系统的有效手段因此采用软件无线电技术来实现扩频通信系统是非常有效的用软件无线电技术来实现扩频系统的研究也一直在进行之中【】。随着现代微电子技术的长足发展速度更快、功耗更低、集成度更高的可编程逻辑器件已经出现例如Xilinx公司的FPGA芯片Vertex和SpartanE系列Altera公司的FPGA芯片StratixIIGX、CycloneIIlStratixIII等等。由于F.PGA具有功能强大开发周期短投资小配置灵活等特点使得我们能够在FPGA这种硬件平台上结合软件无线电技术完成扩频收发系统的研究。而区别于传统通信系统的结构这种收发系统需要以全数字方式实现因此整个系统的构建就显得非常重要特别是对接收机中同步技术的研究就更值得我们去探索、去实践。我们知道由于传送的信号在传播中的延迟一定会导致调制信号与接收机本地北京交通大学硕士学位论文载波间的偏移因此为解调出正确的数据信息必须准确的估计出频偏量并对其进行补偿这个过程就是载波同步。而在数字通信系统中为了恢复发送信息必须对接收到的信号进行周期性的抽样由于接收机本地的时钟一般是自由时钟不可能与接收到信息的时钟同步因此必须进行符号同步的处理。而在通信系统中同步技术的实现是相当复杂的这对我们来说是一个挑战同时也为我们提供了提高理论水平和实践能力的平台。综上所述以FPGA为硬件载体结合软件无线电技术实现扩频通信收发系统具有很强的研究价值和实践意义.扩频通信技术的发展历史及现状扩频通信是当今无线电通信的必备基础是研究当前个人通信和移动通信的基础具有很好的抗干扰性能和多址性能IS.和G中都采用了扩频技术。所谓扩频通信就是将待传送的信息数据被伪随机编码(扩频序列)调制实现频谱扩展后再传输接收端则采用相同的编码进行解调及相关处理恢复出原始信息数据。这种通信方式与常规的窄带通信方式不同它具有以下两大特点t一是信息的频谱扩展后形成宽带传输二是相关处理后恢复成窄带信息数据从而能够抑制窄带噪声的干扰【。扩频通信的主要优点为:.抗干扰性能好。.抗多径衰落能力强。.系统容量大。.通信质量好。.频率利用率高。.多址能力强。.高度可靠的保密安全性。扩频通信技术自年代中期美国军方便开始研究一直为军事通信所独占广泛应用于军事通信、电子对抗以及导航、测量等各个领域。随着无线通信的广泛应用无线频道变得很拥挤.频道资源非常紧张干扰越来越严重。由于扩频通信技术有很多优点并能够克服这些问题而且能够提供更高的保密技术因此从年代末美国联邦通信委员会(FCC)规划了ISM波段并批准扩频通信使用该频段以来扩频通信技术得到了快速的发展和广泛的应用各国都纷纷提出在数字蜂窝移动通信、卫星移动通信和未来的个人通信中采用扩频技术。扩频通信技术的发展和应用为现代信息技术的发展提供了优质的无线传输手段。现代信息的技术发展需要高效率、高质量的传输手段来传输大量数据就绪论无线传输方式来说传统的窄带微波传输由于抗干扰性保密性可靠性频率占用、传输带宽等多方面的问题已经很难适应现代信息技术的要求。而扩频通信技术的发展和应用及时有效的为这个问题提供了解决手段。目前数字蜂窝移动通信专用网络通信室内无线通信CDMA移动通信无线局域网无线广域网“蓝牙”(短距离高速、互通式信息传输)传输技术都是基于扩频通信体制的通信方式【。随着扩频技术自身理论和技术趋于完善扩频技术与移动通信的联系也将越来越紧密。在现今的G移动通信标准中扩频技术由于拥有众多优良特性己成为G移动通信标准的核心技术对扩频技术在移动通信领域的应用研究已经成为各国研究的热点。.作者在论文中的主要工作本文旨在研究以FPGA为硬件载体设计并实现数字中频扩频收发系统。重点研究了接收系统中的同步算法对所搭建系统的各主要模块都进行前仿真与后仿真并通过内嵌的逻辑分析仪对关键信号进行分析。在积累理论知识的同时不断提高自己的实际硬件研发能力和动手能力。作为在校研究生研究该课题的主要目的为:以该课题作为研究载体培养自学能力锻炼搜索资料能力不断提高自己的理论水平同时不断加强自己在硬件研发方面实际动手能力培养自己提出问题、分析问题、解决问题的能力。在课题研究期间作者主要完成的工作如下:.研读与扩频通信相关的书籍参考一些专用扩频芯片的结构并结合本课题的特点设计数字中频扩频收发系统的整体结构完成系统构建。.查找同步算法的相关资料并对各种算法进行研究比较选取适用于本系统的最佳同步方案。.制定详细的系统实现方案包括系统的整体规划、各部分功能模块划分、系统参数的设定等并制定系统测试方案。.对FPGA芯片的资源进行评估选择适当的FPGA芯片作为数字中频扩频收发系统的硬件载体同时对A/DD/A及模拟滤波器的选择进行分析评估。.完成数字中频扩频通信系统在FPGA硬件平台上的搭建。.研究并适当地使用IPcore进行设计熟悉并掌握多种IPcore的应用。熟练使用硬件描述语言编写各功能模块。.采用Altera公司的FPGA集成开发环境QuartuslI.软件作为FPGA开发北京交通大学硕士学位论文的下载、布局布线以及静态时序分析的工具同时应用其内嵌的逻辑分析仪对关键信号进行观测、分析。.使用MentorGraphics公司的逻辑仿真工具ModelsimSE和Novassoftware公司的Debussy软件作为整个系统的功能仿真、后仿真工具。.以Synplicity公司的逻辑综合工具:SynplifyPr..作为整个系统的综合工具优化系统性能。.将ALTERA公司的FPGA开发板CycloneIIEPCDevelopmentBoard和StratixIIEPSDSPDevelopmentBoard作为硬件平台进行可编程器件.编程、开发和测试最终在此开发板上实现整个数字中频扩频收发系统。数字中频扩频收发系统的总体介绍数字中频扩频收发系统的总体介绍本系统以FPGA为硬件载体在两块FPGA(EPC、EPS)开发板上分别实现扩频收发信机的设计:发送端对输入数据进行数字处理后通过D/A发送出模拟信号而在接收端通过A/D采样后在FPGA芯片中进行数字处理正确解调出数据。本章主要介绍系统的总体设计方案及部分功能的具体的FPGA实现细节。由于接收端同步方案比较复杂因此我们将在下一章中对其单独作详细介绍。.数字中频系统的整体方案本系统采用位的barker码()作为扩频码处理增益为调制方式为DQPSK方式各主要时钟频率是通过FPGA内部的PLL直接分频得出走全局时钟网络以减小时钟的Skew值保证系统的正常运行。基带处理所用到的码片时钟和数据时钟是通过VerilogHDL语言编写的时钟分频器实现的。表.是本系统的主要参数:表.系统参数Table.ParametersofSystem数据速率Kbps码片速率.Mbps调制方式DQPSK扩频码位的barker码中频载波.MHz采样时钟MHz外部晶振频率MHz..扩频码的简单介绍香农在证明编码定理的时候提出用具有高斯白噪声统计特性的信号来编码。白噪声是一种随机过程它的瞬时值服从正态分布功率谱在很宽频带内都是均匀的它有极其优良的相关特性。但是至今无法实现对白噪声放大、调制、监测、同步及控制等操作【。在实际的应用中只能用类似于带限白噪声统计特性的伪随机码信号来逼近它并作为扩频系统的扩频码。伪随机码是一个很大的家族包括很多码组例如m序列、Gold序列等。根据美国FCCl.规范【l的要求:在工业、科学、医学等非专有领域所需要的最北京交通大学硕士学位论文小处理增益应为dB。所以扩频通信系统所选取的最短码长应至少为lO位。.Barker码简介Barker码是一种非周期序列它的局部自相关特性良好具有类似伪随机码的性质在码同步中有广泛的应用。实际中为了避免假同步的出现总希望独特码字长一些以便找到足够的独特码型为了提高信息传输效率又希望码字短一些为兼顾这两方面的要求可以选择Barker码。在广义伪噪声码中Barker码是一种既短又独特的码。Barker码主要有以下几种:位长的:位长的:.位长的:卜lllll位长的:..位长的:..位长的:ll卜...l.位长的:llll.卜l如果用x来表示Barker码序列中的第f位码元N位长的Barker码序列的自相关函数(局部非周期的自相关函数)为R(七)=薯一。i=lfⅣ当k=(.)={ol当k=lⅣ当kN一般k=l时R(k)=k=时R(k)=lBarker码的自相关图:Figure.Autocorrelationofbarkercode数字中频扩频收发系统的总体介绍.m序列简介m序列是一种系统性、规律性很强的平衡码序列.正是由于m序列自相关函数的这种特性使得经m序列伪随机码扩频的信号可以在接收端用相关器解调出来。由于只有含特定的伪随机码的信号能出现相关峰于是该信号解扩后频带被压缩得较窄而其它干扰分量与m序列不相干频带不压缩这样经过窄带滤波器就能滤除噪声提取所需的信号。它的自相关函数除了R()=N外其余旁瓣值均为.是一种自相关特性非常好的序列.但它的互相关特性只有优选对之间的较好.因而这对于扩频CDMA系统而言。可用作地址码的序列数目就太少了.但由于m序列良好的伪随机性它却充当了许多其他序列的生成基础。L一.』一一一:\R(O\|J./.|一图m序列的自相关性Figure.Autocorrelationofmsequence.Gold序列简介Gold序列是m序列的复合序码它是由两个码长相等的m序列优选对模加组成的。级移位寄存器产生的两个m序列可以相对位移n.位模加就可得n.个Gold码。再加上原来的两个m序列共有“个Gold码。故Gold码序列的数量比m序列多得多。构成优选对的两个m序列自相关函数是二值的.而由其构成的Gold码序列的自相关函数值却是三值的。说明原m序列的自相关特性比Gold序列要好。所以在点对点直接序列扩频通信系统中用构成优选对的两个m序列比较好而在码分多址通信系统中用Gold码序列中的平衡码比较好因为码序列比较多而且自、互相关特性可以达到一定的要求。还可以减少直接序列扩频通信系统中的载漏。在平衡Gold码末尾加一位后自相关峰值变大最大互相关绝对值有一部分下降说明加可以改善平衡Gold码的性能。因此.这种码序列适合于对码序列数量要求较少的多址通信系统中。如果在不同位置加O可以从中选出最好的加位置使平衡Gold码北京交通大学硕士学位论文的自、互相关特性达到最优。..QPSK调制方式QPSK(QuadraturePhaseShiftKeying)liPtE交相移键控在扩频系统中利用正交调制的原因是由于在低概率检测中它更难以检测而且正交调制对某些类型的干扰不明显【。目前G(第三代移动通信)标准中的WCDMA、CDMA和TD.SCDMA的前向调制方式都采用的是QPSK这种调制方式此外QPSK还被广泛应用于数字微波通信系统、数字卫星通信系统、宽带接入与移动通信及有线电视的上行传输中。QPSK信号矢量图有两种分别是n/.QPSK和冗/.QPSK形式。它们都存在四种相位只是对应的相位值不同。可用两位二进制数ooll来表示这四种相位在实际的应用中n/.QPSK是最常见的。它们的信号矢量图如下:J。耽相兀相相一ru/相n/相c/相弋Ol\/l\.//。\。/雨|t/.n/相图QPSK信号矢量图Figure.QPSKSignalvectorgraph此外由于DQPSK不需要载波相位信息而是利用前后两个相邻码元的信息进行解调这样能够有效地克制系统中可能出现的四相相位模糊问题从而能够降低系统的误码率另外由于在接收端不必再考虑相位的问题这样也减小了同步系统的复杂度。因此本系统采用DQPSK调制即相对正交相移键控或差分正交相移键控实现的方法比较简单就是在调制器中加入差分编码单元而解调时进行差分解码即可。但DQPSK调制较QPSK调制会降低系统的信噪比也就是说克服相位模糊是以降低信噪比为代价的在实际应用中应该注意到这个问题。..加扰和解扰【】数字中频扩频收发系统的总体介绍在数字通信系统中如果我们能够先将信源产生的数字信号变换成具有近似于白噪声统计特性的数字序列再进行传输在接收端收到这个序列之后再变换成原始数字信号再送给用户这样就可以避免长连或者长连l的情况。从而可以给数字通信系统的设计和性能估计带来很大方便。所谓加扰技术就是不用增加多余度而扰乱信号改变数字统计特性使其近似于白噪声统计特性的一种技术。在发送端用加扰器来改变原始数字信号的统计特性而接收端用解扰器恢复出原始数字信号。在图(.)中给出由级移存器组成的自同步加扰器和解扰器的原理方框图。由此图可以看出加扰器是一个反馈电路解扰器是一个前馈电路它们分别是由级移存器和两个模加法电路组成的。图.自同步加扰器(a)和解扰器(b)Figure.ScramblerandDescramblercircuitgraph设加扰器的输入序列为{吼)输出为{玩)解扰器的输入为{玩)lttt为{c,)。在这里符号{哪)表示二进制数字序列ao..o%。。符号{喀){q)与此相仿。这样由图可以看出加扰器的输出吮=akok钆()式(.)和(.)表明解扰后的序列与解扰前的序列相同。这种解扰器是自同步的因为如果信道干扰造成错码它的影响至多持续错码位于移存器的一段时间内即至多影响连续个输出码元。如果断开输入端、Q%=弓%oo钆。玩=q出输的器扰解而北京交通大学硕士学位论文加扰器就变成一个反馈移位寄存器序列产生器其输出为一周期序列。一般都是设计反馈抽头的位置使其构成m序列发生器。因为它最有效的将输入序列打乱使输出数字码元之间相关性最小。加扰器的作用可以看作是使输出码元成为输入序列许多码元的模和。因此可以把它当作是一种线性序列滤波器同理解扰器也可以看作是一个线性序列滤波器。另外加扰技术在一定程度上起到了加密的作用。.发射系统的设计方案及FPGA的实现发射系统整体设计框图如图.所示数据经QPSK映射分为I、Q两路然后对其进行四相差分编码消除相位模糊随后进入直接序列扩频处理器完成扩频最后扩频信号经过数字上变频后(载频为.MHz)通过DAC发射出去。从图中可以直观看出发射系统的两个主要组成部分是基带处理单元和频带处理单元下面对这两个部分进行详细介绍。基带处理单元频带处理单元并数数据输出审据LD/Ar变变r换换I一成型滤波器}舻上I差扩数据输A分频r编堕码。兀一成型滤波器}..基带处理单元图发射系统设计框图Figure.TransmitterSystem基带处理单元是发射机的主要组成部分之一其主要功能是实现时钟生成、复位使能、串并变换、差分编码、QPSK映射、成型滤波等功能。基带部分采用VerilogHDL语言编写完成编程思想是顶层模块例化、底层模块设计逻辑。图是用SiplifyPr..综合出的基带处理单元的RTL级视图。数字中频扩频收发系统的总体介绍图基带处理单元的RTL级视图Figure.RTLlevel’Sviewofbaseband.时钟分频器提供基带处理模块所需的码片时钟和数据时钟频率用VerilogHDL语言编写其主要语句为:if‘c三unt一日IIcount==)begin/.q数据速率clklHyeg<“clkllLregendelseclkl嘿一reg<clkllLreg:endiF‘cnt’bIIcnt。bla)begin//码片速率clklllLreg<“clkllILregendels.eelkllHreg<一clkllHregif(cuntBIIcountIIcountlcount==)begln//数据速率clkHreg<一“clkMregendelseclkMreg<ClkNregend.差分编码器在QPSK系统中差分编码的算法比较复杂它需要根据前一时刻的种可能的输出以及当前时刻的种可能的输入来判断当前的编码输出因此输出有种可能的状态。差分编码表如下所示:表QPSK差分编码表Table.QPSKDifferentialEncoderSequence当前输入前一编码输出Out(IQ)klIn(IQ)klllll“l“ll当前编码输出Out(Q)k在工程中为了避免查表的繁琐可以根据以下通式来完成四相差分编码:当OutputBitl(k)^OutputBitQ(k)=时:OutputBitI(k)=OutputBitl(k)^InputBitI(k)()北京交通大学硕士学位论文OutputBitQ(k)OutputBitQ(k)^InputBitQ(k)()当OutputBitI(k)^OutputBitQ(k)=l时:OutputBitI(k)=OutputBitI(k)^InputBitQ(k)()OutputBitQ(k)=OutputBitQ(k)^InputBitI(k)()这样在编写软件时就显得比较简单只需条语句就能实现。.直接序列扩频器直接序列扩频的实现比较简单通常采用异或逻辑就可完成。在实际设计中码时钟与符号时钟是同源时钟频率关系由扩频码的周期来决定其关系式为:厶坍肫=^狐肿。几性(N为扩频码周期)()其中Z伽。叭为基带符号数据的驱动时钟频率Z枷。肚为扩频码的驱动时钟频率扩频码发生器在码时钟(厶础)的驱动下发送扩频码序列在确保扩频码周期与基带数据的符号周期严格对应的情况下直接将输入的基带数据与扩频码字作异或运算即可。本系统采用位Barker码作为扩频码实现直接序列扩频模式又因为调制方式为DQPSK方式因此有:‘}chlpclk={f咖(二在软件实现中这两个时钟频率是通过时钟分频器得到的。时钟分频器的Modelsim功能仿真波形如图.所示:Figure.SimulationResultsofFrequency图中clkllM就是码片驱动时钟厶垆。雎clkM是数据符号的驱动时钟厶。。M而clklM是串变换后I、Q两路的数据驱动时钟。扩频后的仿真波形如图:图扩频模块的仿真结果Figure.SimulationResultsofSpreadSpectrum其中dataireg、dataqreg是I,Q两路输入数据dataoutireg、dataoutqreg是扩频后的结果。整个发送端基带(不包括成型滤波)的Debussy的功能仿真图如下:数字中频扩频收发系统的总体介绍图发送端基带仿真结果Figure.SimulationResultsofTransmitterbaseband系统输入的数据(dataln)为全l:dataouti和dataoutq为差分编码后的I、Q两路数据的输出TXI:和TXQ:为扩频之后的输出。对应ll位的barker码i可以看出基带输出结果是正确的。.成型滤波器的设计:输入数据位宽bit输出bit采用根升余弦低通滤波器滚降系数为.采样频率MHz截频.MHz参数设置及频域响应如图.所示IVIU.fE,I^搋器等~:|OdEe.'}jI.加BI。{一丽硪瑚r.Ⅺ础sfTI|一。们li.口I.二雯囹垦£一}TI:一。"Tiiif两l:一。百i拍ji一:ie蛙diio啪..:Iloma:Lowi:ia!葡:Fmqoi““:...^.。‘‘。一。‘。一:“i一FiodngCollclIdM二R蛳DE,m'.ifiCh”一’。一一:m:.r一m一一SmileRitei:j:Ⅻ卜。:。j一:::”::==::::二::j.i::::=::=::F帅WPa{RooIRaisedCoIInev{蝴喇awl押鼍:=:==:二:品。dCoiIliIiinll。iSampleRIII一一~~一CutMFmd.t.OE:rIp:!二=:Ⅲ二二二:iBIIIIBindwkflh:!竺苎引fBlankCoIlUclentGet(s).ET川。。~。。r!:图.FIR滤波器的参数设置及频域响应Figure.ParamelenandFtequ饥cyDomainRespondofFIRfilm"..频带处理单元频带处理单元主要完成数字上变频功能其结构比较简单如图所示。载波的生成我们采用Alters公司提供的IPcom"NCO(NumericallyControlledOscillator)来完成它是一种参数化的设计模块用户可以根据需要进行配置北京交通大学硕士学位论文本系统的中频频点设定为.MHz采样时钟为MHz即每周期正弦波有四个采样点.具体参数设置如图.。图.l频带处理单元原理图ParametersIImplemontatloniiResourceEstimatejjOmlerdtlon.Jdgorlthm::Pre‘l峙longPr,aseDither,rigⅢ~omallRaMAccumulatorPmcislon孽{回ImplementPhaseDnhenna:rAngularPmclalon曼蔓:.一’oLa嵋RoM口n帅d。P眦嘲onr:o{D帅”恻‘一~OeheratoMlOutpn{瞄ncVPafameti,toco刚c:ClockRataso“面:M%I:j:DesiredOL!tprequencyj蜘.tf蝉:妾joMumpllaFEaaedPhaseIncrernantValuer~。。。ji“兰武j:i一Frequ赳咐nO.O且.O一且.O'柚”.o。o.l枷’o.括’o.i耵。l主‘。晶。.白。.。j.....一一..一.FrequencyxfHz...~..........一。..cancatJ一沁。。吣{卜L三!吧竺..J产生的中频信号并不能直接送入DAC进行数字模拟转换而要先进行数据处理使其转化为偏移二迸制的形式以适应DAC的数据格式要求。数据转换的关键语句为:田数字中频扩频收发系统的总体介绍DataIregl<。l!DataIregDalaireg:Ol}DataQregl<{!DataQreqfl】Da乞aQreg:O】}发送端送出的模拟信号经过模拟低通滤波器再经由中频电缆传给接收机进行解调下面我们对接收机作一个总体的介绍。.接收系统的设计方案及FPGA的实现接收系统的主要功能就是实现数据的正确解调。图.是我们所设计的接收机的框图从结构上可以分为五个部分:数字下变频、载波同步、时钟同步、扩频码同步和差分解码。出伪码同步时钟同步抒期.。臣习.网数信一.臣i习斗电r号爵目时输缸网丁差并分审解变码换入翟波器卜,A/D斟i竺广竺『丁一I””lrIM删馈I一.........J..差分解码器图.接收系统设计框图Figure.ReceiverSystem与差分编码对应差分解码同样可采用以下规则来进行编程以避免查表的繁琐。当InputBitI(k一)^InputBitQ(k)=时:OutputBitI(k)=IntputBitI(k)^InputBitI(k)OutputBitQ(k)=InputBitQ(k)^InputBitQ(k)当InputBitI(k)^InputBitQ(k)=l时:OutputBitI(k)=InputBitQ(k)^InputBitQ(k)OutputBitQ(k)=InputBitI(k)^InputBitl(k)同样使用条语句就可实现差分解码。(一lo)()()()北京交通大学硕士学位论文..同步系统同步系统是接收机的灵魂它直接关系到接收机性能的好坏是我们设计接收机的关键所在。接收系统的同步可以分为载波同步符号同步和扩频码同步三个部分。对于载波同步我们采用一种比较成熟的技术一Costas环它是一种线性锁相环不仅易于数字实现而且可以避免不必要的SNR损失而对于采样定时同步我们采用一种前馈定时算法这种算法是基于倍符号采样的适于FPGA的实现系统中使用的扩频码是短码这样我们就可采用并行捕获的方式即使用匹配滤波器来完成扩频码的捕获。接收机的同步是一项比较复杂的技术我们将在下~章对其作详细介绍。基于FPGA的同步技术的研究与实现基于FPGA的同步技术的研究与实现本章在上一章对数字中频扩频系统总体介绍的基础上着重研究接收机中的同步技术:载波同步技术、符号同步技术和扩频码同步技术。我们将重点介绍所选同步方案的原理和FPGA的具体实现细节以及对其中一些关键模块的测试方案和测试结果。.载波同步方案载波同步技术是接收机关键技术之一是系统稳定工作的保证。在信号传播过程中由于受到所经信道特性影响和振荡器不稳定因素的影响通信系统接收到的调制信号与本地载波会存在一定的频偏和随机的相位误差。这就需要进行载波同步消除本地载波与接收到信号间的频率、相位误差以保证相干解调的正确进行。相干解调需要在接收端恢复出载波载波恢复的方法一般有两种一种是在发送端发送数字信号序列的同时发送载波或与它有关的导频信号在接收端可用窄带滤波器或锁相环直接提取载波实现载波同步。另外一种是接收信号为抑制载波的已调信号通过对数字信号进行非线性的变换或采用特殊的锁相环来获得相干载波实现载波同步【】o本系统采用的是DQPSK调制方式需使用抑制载波跟踪环实现载波同步。而Costas环是抑制载波同步环的一种属于线性锁相环不仅易于数字实现而且可以避免不必要的SNR损失。用数字方法实现Costas环的主要思想是用检测到的误差去调整NCO的频率调制输入端从而改变NCO的输出频率最终实现载波同步。图.是数字Costas环的基本结构框图。图.Costas环基本结构框图Figure.Bloc

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/15
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部