关闭

关闭

关闭

封号提示

内容

首页 基于DDS的高精度方波信号发生器的研究.pdf

基于DDS的高精度方波信号发生器的研究.pdf

基于DDS的高精度方波信号发生器的研究.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于DDS的高精度方波信号发生器的研究pdf》,可适用于IT/计算机领域,主题内容包含西安电子科技大学硕士学位论文基于DDS的高精度方波信号发生器的研究姓名:毛敏申请学位级别:硕士专业:测试计量技术及仪器指导教师:周渭摘要现代战争是争符等。

西安电子科技大学硕士学位论文基于DDS的高精度方波信号发生器的研究姓名:毛敏申请学位级别:硕士专业:测试计量技术及仪器指导教师:周渭摘要现代战争是争夺电子频谱控制权的战争而频率合成器可以产生电子频谱。因而频率合成器被人们喻为众多电子系统的“心脏”具有很重要的应用价值广泛应用在空问通信、雷达测量、遥测遥控、无线电定位、卫星导航和数字通信等先进的电子系统中。直接数字频率合成(DDS)是继直接式和锁相式频率合成技术之后的新一代频率合成技术它是一种在数字域中产生和处理正弦波形或其它连续波形的数字技术对于要求高速跳频、输出相位控制和优良相位噪声性能的应用是首选的技术。本文论述了DDS的工作原理、基本结构、特性分析和输出频谱分析了DDS输出频谱杂散的主要来源:相位截断误差、幅度量化误差、以及DACt}线性误差并提出了减少杂散的方法。本文目标是设计一个方波信号发生器。主要利用单片机控制DDS芯片(AD产生可控方波信号频率源本文所使用的DDS芯片AD的系统时钟最高可达MHz输出信号的最高频率为MHz只要改变AD程序中的频率控制字就可以根据需要产生不同频率的方波信号。然后根据信号发生器输出的一组频率值利用差拍法分别测量其频率稳定度得出该信号发生器的稳定度。主要内容包括MCU与DDS的接口电路设计、滤波器的设计、其他电路的设计以及软件设计等。通过电路试验该信号发生器所产生的频率信号的稳定度可达到。~。/s的量级在很多情况下就可以作为频率信号源来使用符合设计要求。关键词:宣接数字频率合成低通滤波器锁相环稳定度AbstractAbstractWiththeadventofquantafrequencystandardandthedevelopmentofmodemelectronictechniquetheprecisionandstabilityoffrequencymeasurementisgreatlyenhanced.Thispaperdealswiththeimplementationofthearbitraryfrequencysquarewaveformgeneratorbasedonthedirectdigitalfrequencysynthesis(DDS)technique.FirstlythetheoreticalanalysisofDDStechniqueisgiven.Inordertoreducethespuriousfrequencieseffectivelysomeoptimizationtechniquesandcircuitdesignsarepresented.SecondlyowingtotheadvantagesoftheDDStechniquemoreandmoreattentionisbeingpaidtotheDDStechniqueintheseyears.ThereforethepaperalsoanalyzesthefeasibilityoftheDDStechnique.Onthebasisoftheabovetheoreticalanalysisthepapermainlydiscussestheimplementationofthearbitraryfrequencysquarewaveformwiththesinglechipmicrocomputer.Withthesystemoperatingsuccessfully.theperformanceofthesystemisanalyzedatthelastpartofthepaper.Inthispaper,ATCisusedtocontrolADinordertogeneratethesquarewaveformsignals.DDSchipADisselectedassynthesizer,andMCUisselectedascontroller.InterfacesbetweenMCUandDDSandotherkeycircuitatediscussedindetail.Additionallywemustpaymoreattentiontothestabilityoftheoutputsignal.AccordingtotheresuRsofpracticalcircuitexperimentwecangetthestabilityofthegeneratorofsquarewaveform.Bypracticalcircuitexperimentthestabilityoftheoutputsignalis~/s.thedesignmeetsdesignrequirements.Keywords:DirectDigitalSynthesisDS)PLLLowpassellipticfalterStability创新性声明小人声明所呈交的论文是我个人证导师指导r迸彳『的研究工作及取得的研究成果。尽我.lil除了义。p特别加以标注和致谢。|j所罗列的内容外沦文中不包含其他人已经发表或攒写过得研究成果II且JF包含为获得曲安电子科技大学或其它教育机构的学位或证书而使用过的材料。。j我一同工作的同忐对本研究所做的任何贡献均已在论文巾作了明确的说明并表示』’谢意。中请学f江论文与资料善:.fl不本人签名:毛熟实之处本人承担。切相关责任:H期:乙o。占.I'LD关于论文使用授权的说明小人完全了解西安电子科技大学有关保留和使用学位论义的规定即:研究生在校攻读学位期间沧文工作的知{产权币何催癌安电子科技大学。本人保证oF业离校后发表论文或使用论文工作成果叫署名币位仍然为西安电子科技火学。学校有权保帮送交论文的复印件允许查阅和借阅论文学校可以公伟论文的伞部或部分内容可以允许采用影刚、缩印或其它复制手段保存论文。(保密的论文在解密后遵守此规定)本学f虹论文属J。仪密在本人签名:毛继导师签名:固瑗年觯密后适用本授权书。r期同期!!!垒:’:兰!!』!!!兰!星=重缝监!第一章绪论.频率合成技术发展概况频率合成技术是现代通信电子系统实现高性能指标的关键技术之一很多电子设备的功能实现都直接依赖于所用频率合成器的性能因此人们常将频率合成器比喻为众多电子系统的“心脏”而频率合成理论也因此在二十世纪得到了飞跃的发展。频率合成技术起源于二十世纪年代至今己有六十多年的历史。早期的频率合成器是由一组晶体组成的晶体振荡器要输出多少个频率点就需要多少个晶体。频率的切换由人工来完成频率的准确度和稳定度主要由晶体来决定很少与电路有关。后来这种合成方法被非相干合成的方法所代替。非相干合成法虽然也使用了晶体但它的工作方式是以少量的晶体产生许多频率。与早期的合成方式相比成本降低了而稳定性提高了。后来科学家又提出了相干合成法。相干合成法是由一个准确度和稳定度达到要求的参考源产生许多频率的方法。它与非相干合成法的主要区别就是在频率合成的过程中所使用的频率源的个数不同。最早的相干合成法是直接式频率合成(DirectFrequencySynthesis)t”。直接式频率合成是利用混频、倍频、分频的方法由参考源频率经加、减、乘、除运算直接组合出所要求的频率的频率合成方法。不过直接合成也可以用多个基准源通过上述方式得到所需的频率。这种方法由于频率转换速度快相位噪声低使之在频率合成领域占有重要地位但因直接式频率合成器杂散多体积大研究复杂成本及功耗也令人不可接受故该方案己基本被淘汰。在直接频率合成之后出现了间接频率合成(IndirectFrequencySynthesis)这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域它的主要代表是锁相环PLL(Phase.LockedLoop)频率合成被称为第一代频率合成技术。现在最常用的结构是数模混合的锁相环即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式因其有相位噪声低杂散抑制好输出频率高价格便宜等优点至今仍在频率合成领域占有重要地位。目前己有许多性能优良的单片PU频率合成器面市典型的有Motorola公司的MClQualcomm公司的Q,NationalSemiconductor的LMXLMXLMX。这极大地推动了PLL频率合成方法的应用。随着数字信号理论和超大规模集成电路的发展在频率合成领域诞生了一种革命性的技术那就是七十年代出现的直接数字频率合成DDS(DireetDigitalfTequeneySynthesis)它的出现标志着频率合成技术迈进了第三代。年月J.Ti基王Q堕笪直焦堡直这焦量蕉垡墨笪堑塞emey和C.M.Tader等人首先提出了DDS的概念。利用数字方式累加相位再以相位之和作为地址来查询J下弦函数表就可以得到正弦波幅度的离散数字序列最后经D/A变换得到模拟正弦波输出。DDS由于具有极高的频率分辨率极快的变频速度变频相位连续相噪较低易于功能扩展和全数字化便于集成等优点因此在短短的二十多年里得至U了飞速的发展和广泛的应用。由于DDS芯片性能同趋完善需求量激增促成了许多DDS芯片生产厂家的出现如美国的AD(AnalogDevice)公司Qualcomm公司、StanfordTelecom公司、Harris公司法国的Omerga公司和Dassult公司等它们推出了许多性能优越的DDS芯片。由于DDS的诸多优点使得它在各个领域得到了广泛的应用开发出适合特殊性能要求的DDS芯片就成为DDS技术的一个发展方向。DDS不但可以用来在雷达领域实现多点或线性调频频率源还可以用在数字调制方面实现FSK、BPSK等的调制在扩频通信方面实现CDMA工作方式及任意规律的跳频模式等。所以研究DDS在各个领域的应用是一个非常有意义和前途的课题有巨大的经济效益和社会效益。输出带宽窄和杂散抑制差一直是限NDDS发展的主要因素故在研制高工作时钟频率和优良杂散性能的DDS芯片成为DDS技术的另一个发展方向。采用GaAs技术输出频率可以在MHz以上但是输出带宽的逐步克服并没有解决杂散的问题通常只能达到~.dB。而一般采用CMOS工艺的DDS芯片可达到.~dB但输出的频率又不高当采用倍频或变频提高其工作频率时又会使杂散恶化。因此如何抑制杂散仍然是高速DDS急需解决的问题。频率合成器是当代电子系统的心脏是决定电子系统性能的关键设备。随着现代无线通信事业的发展移动通信、雷达和电子对抗等系统对频率合成器提出越来越高的要求。低相噪、高频谱纯度和高额稳定度的频率合成器一直是频率合成技术发展的主要目标DDS技术的发展将有力地推动这一目标的实现。频率合成技术的迅速发展产生了高精度频率仪器促进了科学的发展。由于社会发展的需要对信息传输和处理的要求越来越高将需要更高准确度的时频基准和更高精度频率仪器。高精度频率仪器已越来越受到重视在很多方面有重要的应用。它的发展不但对于时频技术的发展有很大的促进作用而且对于测控技术在工业、国防及科学技术的进步方面都起到举足轻重的作用。在这方面所取得的新技术及成果将会产生巨大的经济效益。.论文的内容安排本文主要用Cl控制DDS芯片(AD)产生可控信号频率源并利用AD内部的比较器输出高稳定度的方波信号源。本论文首先对三种主要的频率合成技术进行了详细的介绍和分析内容包括频率合成器的技术指标要求直接式频率合成的原理及特点锁相环频率合成的原理及特点直接数字频率合成的原理及特点三种频率合成技术的性能比较特别对直接数字频率合成的杂散进行了详细的分析。本文论述TDDS的工作原理、基本结构、性能分析和输出频谱分析了DDS输出频谱杂散的主要来源:相位截断误差、幅度量化误差、以及DACZJIs线性误差并提出了减少杂散的方法。论文最后一部分介绍了基于DDS的高精度方波信号发生器的研究与设计主要内容包括方案设计DDS芯片的选择与介绍MCU控flirJDDS的电路设计滤波器的设计以及其他外围电路的设计等。.小结本章主要介绍了频率合成技术的起源和发展以及后来出现的DDS技术说明了频率合成技术对于现代电子技术的意义并介绍了DDS的优点和限DDS发展的主要因素。第二节介绍本论文的内容组织安排。第二章频率合成技术.频率合成概念及其性能指标频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源为基准在某一频段内综合产生并输出多个工作频率点的过程。实现频率合成的电路叫频率合成器频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中频率合成器既是发射机的激励信号源又是接收机的本地振荡器在电子对抗设备中它可以作为干扰信号发生器在测试设备中可作为标准信号源。随着电子技术的不断发展对频率合成器的要求越来越高频率合成器的主要性能指标有:()输出频率范围输出频率范踊是指频率合成器输出最低频率/。。和输出最高频率/。。之问的变化范围也常用相对带宽厂可来衡量频率范围::三!厶唑二厶鲤。,。Z一/。。()频率稳定度频率稳定度指在规定的时间间隔内频率合成器输出频率偏离标定值的数值有长期、短期和瞬间稳定度三种。()频率间隔频率间隔是指两个输出频率的最小间隔也称频率分辨率。不同用途的频率合成器对频率分辨率的要求相差很大。()频率转换时间频率转换时问是指输出频率由一个频率转换到另一个频率的时间。它与频率合成的方式紧密相关。()频谱纯度频谱纯度以杂散分量和相位噪声来衡量杂散又称寄生信号分为谐波分量和非谐波分量两种主要由频率合成过程中的非线性失真产生也有频率源内外干扰的影响还与频率合成的方式有关相位噪声是衡量输出信号相位抖动大小的参数。()调制性能调制性能是指频率合成器的输出是否具有调幅(A^D、调频(FM)和调相(PM)等模拟调制及PSKFSKQAM等数字调制功能。这些性能指标在设计频率合成器、选择方案时要综合考虑。.几种主要频率合成技术频率合成器是一种频率稳定度较高的离散阳J隔型频率信号发生器。它被广泛地应用在通信、雷达、仪器仪表及导航系统中。近几年在快速发展的无线通信技术的带动下频率合成技术在通信中的作用只益显著。由于大部分收、发信机的载波源都是用频率合成方法实现的而载波源的性能又是影响发射机输出频谱纯度和接收机灵敏度的关键因素之一因而设计一个低成本、高性能、小体积的频率合成器常常是许多设计者所追求的目标。频率合成器经过几十年的发展形成了三种主要技术【”B日:()直接式频率合成技术(DSDirectFrequencySynthesis)()锁相环频率合成技术(PLLPhaseLockLoopFrequencySynthesis)()直接数字频率合成技术(DDSDirectDigitalFrequencySynthesis)..直接式频率合成技术直接式频率合成是一种早期的频率合成技术它是利用混频、倍频、分频的方法由参考频率源经加、减、乘、除运算直接组合出所要求频率的频率合成方法。厶:i止^箍霉~、‘再图.简单的直接频率合成器最简单的直接式频率合成器如图.所示。在这种频率合成器中由控制信号选择不同的输入信号进行混频在频率合成器的输出端就可以得到不同的输出频率值。输出频率可以是任何一个输入频率的频率值也可以是其中两个或两个以上频率值的和值或差值。这种频率合成器可用于需要频点数较少的场合。另一种直接式频率合成器由一系列“和频一分频”模块(混频一分频模块)组成一般可使用加和除的微型组件实现。这是连续变频的直接合成法即以不同频率间隔的局部标准频率源作微型组件通过多次直接混频的办法实现频率的扩展和搬移最后得到大量的不连续的频率输出。这种频率合成器能够提供的频率数高达几千多个离散频率。其原理框图如图.所示。‘ffC图多组件直接频率合成器图中:DBM一二极管混频器N~N。一结构相同的“和频一分频”模块如图.所示基本频率数为n混频次数为则所能产生频率的总数是n。若基本频率的间隔为厂基本频率总的频宽为afXn,输出频率的间隔为n/n即af/n。每个单元和频一分频模块由平衡混频器、带通滤波器、分频器以及控制电路组成。其原理框图如图.所示。参考额事cIF关码输入q图.和频一分频模块开关码通过门控电路选择不同的参考频率输入到平衡混频器与载波进行混频再经带通滤波器、分频器和低通滤波器后便得到不同的频率输出。一个直接频率合成器一般由若干个“和频一分频”模块组成。它的换频时间可定义为:从门控电路开关码的变化到最后一级低通滤波器稳定输出的时间可用表达式表示为:TT胛TfTm(一)式中T:直接频率合成器的换频时间T。:带通滤波器的时延T。:分频器的时延T:低通滤波器的时延在这种直接频率合成器中影响频率跳变速度的因素主要有两个:一个是滤波器的延迟时间一个是选通开关的开关时间。由于各级滤波器是串联的每个跳变的频率都必须经过所有的滤波器由此产生的总延迟最终将成为限制频率跳变速度的主要因素。各级带通滤波器是用来抑制虚假信号保证频谱纯度的是直接频率合成器的重要部件之一。另一种典型的的直接频率合成模块是双混频一分频模块如图.所示:’礓’i弧图.双混频一分频模块图.中的五是模块输入的固定频率六是模块输入的离散频率。假设要求输出频率是(五六)/那么用到的两个辅助频率石、厶应满足条件:五十Z^=lO石例如:取厶=lMHzZ=MHz则厶应为MHzZ、^是两个辅助频率其作用是使得混频输出的和频与差频的间隔加大以便带通滤波器将不需要的差频成分滤除掉。直接频率合成器的特点:很小的换频时间几微秒或更低较宽的带宽可达几百MHz高的频率分辨率Hz或更低较好的杂波抑制一般可达dB但是直接频率合成器在周期性跳频时杂散和调频分量大并且所用器件要比其他合成方法多因而功耗大、体积大、造价高。电路制作工艺和屏蔽要求高。大量的混频器和滤波器将使大规模集成不可能。当采用高性能的声表面波滤波器、振荡器和微波集成电路后可实现小型快速的频率合成器但其杂散指标仍难满足很高的要求。直接频率合成器的另一个缺点是在其输出端会出现寄生频率即所谓的杂波。这是由于带通滤波器无法将混频器产生的寄生频率分量滤除干净造成的。而且频率范围越宽寄生频率分量越多。这是直接频率合成器的一个致命的缺点足以抵消前面提到的所有优点。因此几乎在所有频率合成的场合很少采用直接数字频率合成。..锁相环频率合成技术锁相环PLL(Phase.ckedLoop)是一个相位负反馈控制系统。它的功能是使输出信号的瞬时相位跟踪输入信号的瞬时相位的变化从而实现相位的自动锁定。一、锁相环(PLL)的基本原理嘲锁相环PLL是一个闭环的相位控制系统包括三个基本的组成部分:鉴相器、环路滤波器(LF)和压控振荡器(VCO)。其结构框图如图.所示:图.锁相环的基本结构()鉴相器(PD)鉴相器是一个相位比较电路其核心是一个乘法器它把输入信号巩(t)与输出信号“。(t)的相位进行比较产生与两信号的相位差对应的误差电压%(t)实现相位一电压的转换。为了分析方便设压控振荡器的自由振荡角频率。为参考频率并设输入信号虬(t):usin(国。t只(t))输出信号Ⅳ。(t产Uosin(co。t见Cc)纯)。其中%为输出信号的初始相位为分析方便设纯o将“(t)和Ⅳ。(t)相乘并滤掉高频分量后误差电压与相位差的关系可表示为%(t)=Kdsin见(t)()式中髟为鉴相器的鉴相灵敏度由鉴相器的增益和输入输出信号的幅度决定K。=KUlUo/见(t)=q(t)以(t)为输入信号与输出信号的瞬时相位差。当见(t)的范围小于士这时siaO.(t)m见(t)则鉴相特性近似为线性函数:蚴(t户髟以(t)()()环路滤波器(LF)锁相环路的环路滤波器具有低通特性它对整个环路参数调整起决定性的作用。环路滤波器是一个线性电路一般由电阻、电容和运算放大器组成。常见的环路滤波器有RC积分滤波器、无源比例积分滤波器以及有源比例积分滤波器。()压控振荡器(VCO)压控振荡器是一个电压一频率变换装置是在环路中受控制电压控制的被控振荡器。在一定范围内(以。为中心的一个区域)它的振荡频率随着输入控制电压“。(t)线性地变化控制特性方程为国(t)国。X。(t)()式中(t)是压控振荡器的瞬时角频率m。是振荡中心频率“。(t)是控制电压K。为控制灵敏度或称为增益系数单位是radsVo。由于压控振荡器的输出反馈到鉴相器上对鉴相器输出误差电压“。(t)起作用的不是其频率而是其相位对式()进行积分得:I(v(f)出=峨tKIu。(fm()即:(t)Kjtic(r)dr()所以其传输函数可表示为:岛(t)=垒!“。(t)(.)P式中包含一个积分算子lls这是相位与角频率之间的积分关系形成的。这个积分环节是压控振荡器所同有的因此通常称压控振荡器是PLL中的固有积分环节这个积分作用在环路中起着重要的作用。二、锁相环路的相位模型和动态方程根据图.锁相环的基本结构图构成图.所示的环路相位模型。出图.不难得到:图.锁相环路的相位模犁见(t户只(t)眈(t)奠咀()钝(t):K%型sinOe(()P其中p(=d/dt)为微分算子。再把式()代X()有P眈(t)P只(t)一K。UdF(p)sin皖(t)()令环路增益K=置。Ud有P吼(t):P只(t)KF(p)sin见(()由上式可以解出稳态相差:见(。。)arcsin丽A(o而。当见(t)变化不大时可做近似sin眈(t)=晓(t)。这样得到的环路相位模型称为线性相位模型如图.所示。图.锁相环路的线性相位模型由图.可以得到锁相环路的开环传递函数为上L(s):KF(s)(.)闭环传递函数为耶)=船两KF丽(s)误差传递函数为也(。)志()三、锁相环路的性能分析锁相环路的性能分析主要包括:环路的稳定性、环路的捕捉性能、环路的输出相位噪声特性。()环路的稳定性在锁相环路作线性化近似后环路的稳定性问题就是环路的线性稳定性。锁相环路是一种反馈控制系统因而就存在是否稳定的问题。线性稳定是环路正常工作的前提。一个负反馈控制系统如果它的开环增益大于同时开环相移又超过万那么它就有可能振荡起来系统也因此是不稳定的。采用RC滤波器或者无源比例积分滤波器的非理想二阶环路其开环相移小于万。采用有源比例积分滤波器的理想二阶环的开环频率响应为:以(纷等铲其中包括两个积分环节一个是压控振荡器的理想积分作用另一个是环路滤波器的理想积分作用。这两者引起的开环相移就有可能接近于石。但由于相位超前校正因子(jilt)这就保证了开环相移不会到达石保证了系统的稳定。可见若不考虑寄生相移标准的二阶环路都是无条件稳定的。但实际的锁相环路中不可避免地存在寄生相移致使环路有可能不稳定。为确保环路稳定可以适当选择参数使其具有足够的相位余量(通常要求在至之间)。()锁相环路的捕捉性能环路在开始工作时参考频率^与压控振荡器输出分频后的频率f/N可能不相等处于失锁状念。因而需要靠锁相环鉴相输出的相位误差电压控制系统进行调整最后锁定在状念^=f/N这一过程称为锁相环路的捕捉过程。环路捕捉过程包括频率捕捉过程和相位锁定过程。从环路失锁状态到锁定状念这段时间称为环路的捕捉时间也称为锁定时间t。相应地环路锁定时问包括频率锁定时间r。和相位锁定时问k即TtTfcTw。如前所述在固定频率输入的情况下视固有频差Aco。的大小二阶锁相环路有产生稳定的差拍和进入锁定状态两种可能。保证环路必然进入锁定状态的最大固有频差值称为捕获带Aco。。保证环路只有相位捕获一个过程的最大固有频差值称为快捕带频率捕获所需要的时间称为频率捕获时帕J(或频率牵引时间)一。相位捕获过程所需要的时问称为相位捕获时问(或快捕时『日J)t。通常.频率捕获时间远远大于相位捕获时间。环路锁定以后所能跟踪的最大失谐频带称为同步带Aco。)。一般来说脚。>。>Tt<>>L减少频率捕捉时间是提高环路锁定速度的关键。捕获带和捕获时间的精确分析必须严格求解环路非线性方程这目前还不能在工程上应用一般用近似的方法估算二阶环的捕获带和捕获时间。()锁相环路的输出相位噪声分析环路中总是不可避免地会受到噪声和干扰的作用。噪声和干扰的来源主要有两类:一类是与信号一起进入环路的输入噪声与谐波的干扰。另一类是环路部件产生的内部噪声和谐波干扰。当锁相环用于频率合成器时噪声与干扰使得输出相位产生随机抖动信号频谱不纯短期频率稳定度变差。相位噪声和寄生边带是衡量频率合成器输出信号质量的两个重要指标。提高环路自然谐振角频率缈。减小程序分频器分频比Ⅳ有利于提高环路的寄生边带抑制比减dWCO增益增大鉴相器的鉴相灵敏度髟有利于获得良好的输出相位噪声特性。四、基本锁相坏频率合成锁相环的优良特性使其具有广泛的用途其中一个重要的应用方向就是用高稳定的参考振荡器作为系统时钟使环路锁定以提供一系列高纯高稳定频谱的频率源这就是锁相环(PLL)频率合成。经过来年的发展锁相环及PLL频率合成技术的理论己相当成熟如今国外各大半导体公司竞相推出自己的集成锁相频率合成芯片使得PLL芯片的性能是越来越优良但价格却越来越低。这些都决定了在频率合成的系统设计中PLL频率合成仍属于首选方案之一。基本的锁相环频率合成框图如图.所示。与图.比较可知锁相环频率合成只是在锁相环上加入分频器。图.基本锁相环频率合成框图工作原理为:参考频率源提供参考(基准)频率而压控振荡器VCO输出的频率。经程序分频器分频后变为。/N然后被送入鉴相器。此信号与厶在鉴相器中进行相位比较鉴相后输出的相位误差信号经过环路低通滤波器后送Nvco调整其输出频率。使得厂。/N=工环路即进入锁定状态。要想更换新的频率厂。可以通过改变分频器的分频比N来实现。由于基准频率是固定的所以环路输出频率。是随N变化的一组不连续的频率其值是f的整数倍。Z的值就是频率合成器的固定频率间隔觚。可见锁相环频率合成器实际上就是一个反馈系数可变的锁相环是一个相位误差反馈控制系统。环路锁定后压控振荡器的输出频率为:ffrXNC)改变分频器的分频LtNP可得到不同的输出频率。输出频率的分辨率为:afo=f()锁相坏频率合成频谱纯度高电路简单可靠、功耗低、体积小、重量轻易于超大规模集成。但是这种频率合成方法在实际应用中存在一些问题。其中问题之一是:图.的VCO输出是直接加到可编程分频器上的而目前由于工艺水平的限制可编程分频器的最高工作频率可能比所要求的频率合成器输出的工作频率低很多。因此这种基本的PLL频率合成器在很多场合是不适宜的。另一个问题是:锁相环频率合成的频率分辨率决定于输出频率只能够按照f的增量来改变。为了提高合成频率的分辨率就要减小参考频率f而这与频率转换时间的要求是矛盾的。根据工程中的经验公式:c。凳频率转换时间t与参考频率工成反比。所以这种简单的锁相环频率合成器是不能同时满足这两个条件的。解决这一问题的方法有小数分频频率合成方法、变模分频频率合成方法等。..直接数字频率合成技术直接数字频率合成(DDSDigitalDirectFrequencySynthesis)技术是一种新的频率合成方法是频率合成技术的一次革命JoSEPHTIERNEY等人于年提出了直接数字频率合成的思想但由于受当时微电子技术和数字信号处理技术的限制DDS技术没有受到足够重视随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展DDS技术同益显露出它的优越性。DDS是一种全数字化的频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。参考时钟频率给定后输出信号的频率取决于频率控制字频率分辨率取决于累加器位数相位分辨率取决于ROM的地址位数幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。正是由于DDS采用全数字技术从概念到结构都有很大突破所以它具有其它频率合成所无法比拟的优越性。()频率转换快:直接数字频率合成是一个丌环系统无任何反馈环节它的频率转换时间主要山频率控制字状态改变所需的时间及各电路的延时时问所决定转换时间很短。()频率分辨率高频点数多:DDS输出频率的分辨率和频点数随相位累加器的位数呈指数增长分辨率可高达/aHz可满足精细频率控制的要求。()相位连续:DDS在改变频率时只需改变频率控制字(即累加器累加步长)而不改变原有的累加值故在改变频率时相位是连续的。()相位噪声小:DDS的相位噪声主要取决于参考源的相位噪声。只要参考时钟源的相位噪声小DDS产生的新频率的相位噪声也小。()便于实现复杂方式的信号调制:DDS充分利用了大规模数字集成电路的优点将相位累加器频率、幅度控制正交两路输出等功能集成于同一芯片内提供了相位、频率和幅度调制接口。()控制容易稳定可靠。由于DDS采用数字化技术最终合成信号是经D/A转换得到的所以存在以下缺点:()D/A转换后的频谱中存在大量的镜像信号为得到纯净的输出信号必须用滤波性能好的滤波器滤掉。同时频谱的包络是抽样函数sinx/x函数这意味着频率变化时输出信号的幅度也在变化。()合成信号的最高频率有限制。DDS输出信号无的频率范围是O~厶/(厶为系统时钟频率)但受滤波器性能的限制最高频率只能达到%.厶。()杂散问题。DDS中的相位截断、D/A转换器的量化误差及非线性都将带来各种杂波。.三种频率合成技术的性能比较通过对上述三种频率合成技术的介绍和分析可以总结出各自的性能特点。直接式频率合成的输出信号有相干和非相干两种可达微秒、亚微秒级的频率转换速度是直接式频率合成技术的主要特色相噪低也是它的优点。但直接式频率合成器电路结构复杂体积大成本较高研制调试一般比较困难由于采用了大量的混频、滤波电路直接式频率合成故很难抑制因非线性而引入的杂波干扰因而难以达到较高的杂波抑制度。PLL频率合成利用了相位反馈控制原理来稳频在频率转换速度要求不高但对相噪、杂散有较高要求时PLL频率合成有特殊的优势。PLL频率合成输出的频率分辨率越高时其频率切换速度就越慢。如果要提高切换速度就必须牺牲分辨率这是PLL的工作机理所致无法通过性能优化来解决。所以在选择锁相环频率合成时除了考虑频谱纯度外还要考查其它性能是否满足要求。DDS的全数字结构给频率合成领域注入了新的活力但也证是全数字结构使DDS有两点不足:输出带宽较窄和杂散抑制较差。由于受数字器件工作速度的限制特别是数/模转换器DAC的限制使得DDS工作的时钟频率较低输出带宽窄很难直接应用于微波频段。杂散是DDS本身所固有的缺点且随着输出带宽的扩展杂散将越来越明显地成为限制DDS发展的重要因素。表。是按照频率合成器的主要性能指标对三种频率合成技术的性能进行比较:表.二种频率合成技术的性能比较频率转换速率频率分辨率频率范同频谱纯度DS高高宽低PLL较低低很宽高DDS很高很高窄较高有杂散随着电子技术的发展各类电子系统对信号源的要求越来越高需要满足低相位噪声、快速频率转换速度、高频率分辨率、宽带、小体积、低功耗等指标。由上面的分析可知虽然这三种频率合成方式都可以在某些指标上获得理想的效果但没有一种方式可以满足所有的技术要求。所以在选择频率合成方案时要综合考虑。.小结本章简单介绍了频率合成基本理论阐明了频率合成技术对于现代电子技术发展的重要意义。着重介绍了三种主要频率合成技术讲述了它们原理对它们进行了性能分析说明了它们的优缺点并将它们从频率转换速率、频率分辨率、频率范围、频谱纯度等性能上进行比较从而说明了三种频率合成方式都可以在垄工堕塑基堑篷立这鱼兰蕉生墨煦丛嚣某些指标上获得理想的效果但没有一种方式可以满足所有的技术要求在选择频率合成方案时需要全面综合考虑以取得最好效果。蔓三童Q堕匿壅盈麴鲎坌堑!!第三章DDS原理及频谱分析.DDS简介年美国学者J.TiemeyC.M.Tader和B.Gold在“AdigitalFrequencySynthesizer”一文中提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理那就是DDS(DirectDigitalSynthesis)直接数字合成又称直接数字频率合成(DDFS)。限于当时的技术和器件水平它的性能指标尚不能与己有的技术相比故未受到重视。近年问随着电子技术和器件水平的提高这种新的频率合成技术得到了飞速的发展它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。但DDS频率上限较低和输出杂散较大这两个瓶颈问题还是在一定程度制约了其应用。LawrenceJ.Kushner在年提出了一种新型复合式DDS结构。它由一个低速高分辨率的DDs和一个高速、低分辨率的相位累加器构成其中低速部分提供了DDS的细调.高速部分提供粗调它具有高速、低功耗特点。Nathalie、Caglio等人在年介绍了一种时钟频率为.GHz的连续波调频GaA$.DDS它由一个双相位累加器和一个单片数模J下弦转换器构成。年LokeKunTan等人介绍了利用正弦和余弦的对称性改进存储技术使之在不增加ROM的容量下做成MHz正交输出DDS的方法。随着超高速si、GaAs器件的发展DDS输出带宽的限制正在逐渐被克服。但杂散是由于其自身实现原理的特点所决定的故不可避免这便成为限制DDS应用的主要因素。许多专家都对此进行了大量的工作与研究。Tiemey等人提出了降低杂散的两种方法即单象限正弦波形存储法和改进的查表算法。Sunderland在改进的查表算法基础上建立了一种非常有效的压缩存储查表法称为Sunderland结构。HenryT.NicholasIV等人利用这种方法研制出了时钟频率为MHz的CMOS.DDS其杂散指标优于.dBc。此外还有人提出了噪声整形方法以及噪声反馈的方法以改善杂散性能。噪声抑制技术则是将杂散均匀分布在整个通带内但却抬高了基底噪声。另外还可以通过采用自适应算法输入伪随机码等方法来抑制杂散。可以预料在今后很长一段时间内研制出高时钟频率、低杂散、低相噪声器件仍是DDS的发展方向。同时随着超大规模集成电路的迅速发展DDS产品也正向着小型化超高速高可靠性方向发展。.DDS的基本原理DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号合成技术。目前使用最广泛的一种DDS方式是利用高速存储器作查寻表然后薹王Q堕盟基盈蓬直丝焦曼蕉生墨笪婴塞通过高速DAC产生己经用数字形式存入的正弦波。正弦输出DDS是实际应用最广的~类。目前所见到的国外公司如ADI公司Qualeomm公司等生成的DDS芯片绝大多数都采用正弦信号输出。正弦输出的DDS原理框图)如图.所示。它是由相位累加器、正弦ROM表、D/A转换器组成。其核心是一个相位累加器(如虚框所示)它由一个加法器和一个N位的相位寄存器组成。相位累加器频率控。字上一田刚参考时{二:舅T坼‘蒯删‰Ⅷ一~矿图.DDS原理框图图.中的系统时钟即参考时钟为高稳定度的晶体振荡器其输出用于DDS中各器件同步工作。DDSI作时频率控制字(FTwFrequencyTuningWords)K在每一个时钟周期内与相位累加器累加一次得到的相位值(O一万)在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM将相位信息转变成它相应的数字化正弦幅度值ROM输出的数字化波形序列再经数模转换i器r(DAC)实现量化数字信号到模拟信号的转变最后DAC输出的阶梯序列波通过低通滤波器(LPF)平滑后得到一个纯净的正弦信号。当DDS中的相位累加器计数大于”时累加器自动溢出最高位保留后面的N比特数字于累加器中即相当于做“的模余运算。可以看出:该相位累加器平均每“依个时钟周期溢出一次。根据前面的分析不难得知频率控制字K和系统时钟频率关共同决定着DDS输出信号的频率它们之间的关系满足F工号X/五()ZDDS的最小频率分辨率(最小频率分辨率是指频率控制字K的最低位和其余位均为时DDS的输出频率)满足:比寿X厶()Z由此可见DDS相当于一个特殊的小数分频器。当改变频率控制字K时即可改变输出频率。另外还可根据所需的输出频率来算出对应的频率控制字K。但实际运用中所算出的K很难为整数因此不可避免地将会存在频率误差经过分析可知如将计算出来的频率控制字K的小数部分采取四舍五入的算法那么最终输出信号的频率误差与最小频率分辨率的关系始终满足:箍三塑鲤堕壅丞麴道坌篮!!,ffO.矾m().DDS的结构根据图.可知DDS的基本结构包括:相位累加器、正弦查询表ROM、数模转换器(DAC)P以及附属的低通滤波器、系统时钟等。随着电子技术的发展DDS的结构也有了改进这里将主要介绍典型的DDS结构。..相位累加器相位累加器是DDS最基本的组成部分用于实现相位的累加并存储其累加结果。若当前相位累加器的值为z。经过一个时钟周期后变为。十l则满足:。l()由式(.)N见。为一等差数列不难得出:。nKo()式()中。为相位累加器的初始相位值。图.相位累加器基木结构图图.改进的相位累加器基本结构相位累加器的基本结构如图.所示它由一个N比特加法器和一个N比特相位寄存器构成寄存器通常采用n个D触发器来构成。在此基础上有人提出了改进的相位累加器结构如图所示该结构降低了输出频谱对相位累加器初始状态值的依赖程度可降低杂敖幅度约dBI。..正弦查询表ROMDDS查询表ROM所存储的数据是每一个相位所对应的二进制数字正弦幅值在每一个时钟周期内相位累加器输出序列的高P位对其进行寻址最后输出为该相位对应的二进制正弦幅值序列。可以看出ROM的存储量为PS比特。其中P为相位累加器的输出位数S为ROM的输出位数。若P=S=可以算出ROM的容量为比特。在一块DDS芯片上集成这么大的ROM会使成本提高功耗增大且可靠性下降所以就有了许多的压缩ROM容量的方法。而且容量压缩了还可以使用更大的P和S值进而使DDS的杂散性能提高。由于f弦函数具有对称性所以可以用.万/内的幅度值来表示.万内的幅度值最高两位地址码用来表示象限。..数模转换器DAC数模转换器DAC的作用是将数字量形式的波形幅值转换成所要求合成频率的模拟量形式的信号低通滤波器用于衰减和滤除不需要的取样分量以便输出频谱纯净的『F弦波信号。实际上DAC输出信号的电压并不真J下能连续可变而是以其绝对分辨率为单位的所以其输出实际上是阶梯模拟信号。DAC有电压和电流输出两种美国ADI公司DDS芯片内都集成有DAC称为Complete.DDS即完全DDS这种结构简化了DDS的系统设计。.DDS的特性分析对于DDS的特性】主要从以下几个方面进行分析.DDS的噪声与杂散性DDS是利用数字技术先构成离散信号再变换成模拟信号输出的因而噪声与杂散是不可避免的这方面性能的好坏需特别加以关注。DDS产生噪声和杂散的因素主要有:()相位量化引起的相位量化噪声包括相位累加器有限字长和由于ROM位数比相位累加器位数少不可避免的截位效应所引起的噪声一()DAC幅度量化误差引起的幅度量化噪声()DAC的非理想特性包括非线性性能和所生成阶梯波中有尖峰之类而引起的杂散输出或称DAC的新增噪声。其中DAC的新增噪声主要取决于DAC的器件性能与DDS的系统设计无直接关系。在合成频率较低时它的影响不会很严重在合成频率较高时可能成为DDS的输出噪声的主要来源之一。在DAC的应用中有一些技术比如通过采样一保持可以改善它的噪声性能。DAC的幅度量化噪声则主要取决于它的位数位数越多则幅度量化噪声也就越小。设DAC的位数为D可以近似认为由幅度量化噪声所引起的信噪比:SNRA吾D蓥三童Q堕堕堡壁麴道坌堑型以dB计算:SNR:.D一.相位量化噪声是影响DDS输出噪声和杂波的重要因素。从理论上讲由此引起的噪声和杂散是完全有规律的它的频谱结构可以分析得到的并且可以通过系统参数设计使输出的噪声和杂散减小或远离主载波以便于后续滤波器滤除。但是在工程实践中这是一个极其复杂的问题目前还没有一个可供工程使用的设计依据。目前一般集成DDS产品的性能指标不等有的性能只达到锁相环频率合成的一般水平。DDS的输出噪声与杂散性能从原理上讲幅度量化噪声受限于DAC的位数D相位量化噪声受限于相位累加器有效输出位A只要将D和An大即可改善其性能但这会大大提高产品的成本。目前一般的集成DDS产品其=也有的A=~的产品这些产品的价格相对还是比较昂贵的。相信不久的将来一定能开发出低成本的D和A值更大的产品使DDS输出频谱质量得到进一步改善。另外有关DDS输出频谱结构的研究己成为一个热门的课题期望对此有更深入的了解从而找到优化设计方法也可使DDS的频谱质量得到改善。.DDS的频谱纯度分析一个DDS系统的频谱纯度取决于许多因素包括时钟源的相位噪声到正弦波形查询表寻址的相位位数(相位范围这是DDS的内部工作不受外部影响)正弦波形查询表的输出位数(幅值范围)。D/A转换器、低通滤波器和电路板的设计也会影响至IJDDS输出的正弦波形的频谱纯度。其中D/A转换器的线性化和短时脉冲干扰对于生成的正弦波的频谱纯度尤其重要。因此电路印制版设计的好坏是限制直接数字频率合成器噪声的关键时钟和模拟信号的耦合则可以影响数字开关和电源的噪声。.相位截断的影响DDS的相位累加器是位的相位信息只有一部分最高有效位输入到正弦幅值查询表中输入到J下弦幅值查询表中的相位减少的位数叫做相位截断。相位截断是DDS的内部工作不受外部影响。最低有效位的相位截断是一种相位信息的丢失并且会产生错误。.幅值离散化幅值离散化出现在正弦幅值查询表的查询过程中幅值查询表只接收固定位数的相位信息并把它转变成对应的正弦幅值。尽管理想的正弦表示需要无限位数值信息但是相位信息必须进行截断。.采样和DAC的非线性产生的毛刺频率的离散产生的毛刺和每一个幅值取决于时钟频率(/赢)与输出的频率(丘)的比值就象采样时钟与输出波形的相位关系。位的数字正弦输出理论上提供了一个dB的信噪比但也取决于DAC与低通滤波器的质量还有印制电路板的特性以及时钟频率的相位噪声。DDS能够产生OHz到/时钟频率的频率信号。然而低通滤波器下降段的限制决定了输出上限频率是时钟频率的%。Z。代表时钟频率无代表输出频率。除非滤波器使这些谐波达到可接受的水平否则采样速度失真造成的离散谐波会在以下频率出现:厶丘、厶一正、厶工等。.避免谐波仔细选择时钟频率可以避免n“阶的谐波如果厶>(n)。其中n谐波的阶数^。。等于所要频带的上沿。需要注意的是一个时钟频率消除Yn“阶谐波的同时也消除了低阶谐波。例如当给定/。=KHz表.给出了时钟频率必须超过的数值以消除n“阶的谐波因此大于KHz的时钟频率会消除所有通过“阶的谐波以此类推。表.I避免浩波的时钟频率要求n”阶的谐波时钟频率/k,糙kt(KHz)

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/12
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部