关闭

关闭

关闭

封号提示

内容

首页 基于FPGA的直接数字频率合成器设计.pdf

基于FPGA的直接数字频率合成器设计.pdf

基于FPGA的直接数字频率合成器设计.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《基于FPGA的直接数字频率合成器设计pdf》,可适用于IT/计算机领域,主题内容包含国防科学技术大学硕士学位论文基于FPGA的直接数字频率合成器设计姓名:陈远辉申请学位级别:硕士专业:电子与通信工程指导教师:张炜国防科学技术大学研究符等。

国防科学技术大学硕士学位论文基于FPGA的直接数字频率合成器设计姓名:陈远辉申请学位级别:硕士专业:电子与通信工程指导教师:张炜国防科学技术大学研究生院工程硕士学位论文摘要直接频率合成器(DDS)Ⅲ是一种用数字取样技术为基础以相位累加器为主体的频率合成器。DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列独特的优点在军事通信领域中得到广泛的应用。是目前战术通信的主要技术基础之一.本课题来源于跳频通信频率信号源的研制。本文的任务是用FPGA设计一个直接频率合成器实现频率变化、相位变化、幅度变化解决DDS中的时延问题。本文首先对DDS的原理进行了详细讨论然后结合现场可编程门阵列器件(FPGA)“设计实现了基于FPGA为平台的DDS。'本设计采用了用VHDL嘲语言和ISE的顶层原理图等多种方式来实现简化了设计并经实践证明是可行的。关键词直接数字频率合成FPGA第i页国防科学技术大学研究生院工程硕士学位论文ABSTRACTAsanewcommunicationsystem,DirectDigitalSynthesisDDS】isanimportanttrendinthefieldofcommunications.Aprocessbywhichyoucandigitallygenerateafrequencyagile,highlypuresinewaveorarbitrarywaveform,fromanaccuratereferenceclock.TispaperisderivedfromtheexperimentoftheReeoanaissanceandJammingforUltrashortFrequencyHoppedCommunications.heobjeetiveinthispaperistodesignDeectDigitalSynthesisDDSwhichc托detectlheFMfastandthePMfast.thede/ayoftimingwillbesoluted.Theworkisorganizedasfollows.Firstly,WeintroducethetheoryofDirectDi西talSynthesisDDSWedesignaDirectDi西talSynthesisDDSbasedonFPGA..edesigningideas,designingtheoryandrealizationmethodsarcanalyzedindetail.‰designinganddebuggingforthesystemcircuitisintroducedindetailtoo.KeyWords:DirectDigitalFrequencySynthesisFPGA第ji页国防科学技术大学研究生院工程硕士学位论文刖吾现代战争的最大特点之一是电子战拉开序幕。电子对抗已成为现代战争的重要作战手段而通信对抗是电子对抗中的一个极其重要的分支是指挥、控制、通信和情报(简称cI)对抗系统中的核心部分。为了适应对抗环境下对通信的要求从上个世纪年代开始国外就一直在进行扩频通信新体制的理论和技术研究。年代末美、英、西德、以色列等国相继成功地推出了实用的扩频、跳频无线电台。年代中已经在战场无线通信网络中逐步推广使用以替代原有的常规通信电台.人们认为广泛使用跳频电台是年代、『}{F频段无线通信发展的主要特征把跳频通信、扩频通信、自适应通信及高速数字数据通信统称为“年代的通信技术并且在海、陆空三军通信中获得广泛应用而在空军和海军中还可兼作控制、测距、铡速雷达等其他用途。其中直接数字频率合成技术在以上技术领域应用特别广泛。本文是对通信频率信源的一部分进行研究。直接数字频率合成器(叻s)是一种以数字取样技术为基础、以相位来累加器为主体的数字频率合成器。它具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁等一系列独特的优点在军事通信领域中得到了广泛的应用.是目前军事通信的技术基础之一。本文正支部分共四章第一章介绍直接数字合成技术原理和课题背景第二章主要介绍了直接数字合成器(DDS)的总体方案设计第三章介绍直接数字合成器(叻S)的实现第四章介绍直接数字合成器(DDS)的程序调试其中第三、四章是本文的重点。第iii页国防科学技术大学研究生院工程硕士学位论文图目录图.图.图.图图.图.图.图.图图.图.图.图.图.图.图.图.图.图.DDS的结构框图AD的结构图。。AD窄带杂散与相位噪声性能(外部时钟MHz)。AD宽带杂散与相位噪声性能(外部时钟MHz倍频).FPGA基本结构DDS结构图jDDG系统方案原理框图。...理想DDS等效模型l理想DDS输出频谱~DDS系统结构图。:..DDS的理想输出信号.模块ram。模彰}sum。。模块sum理想信号输出图模块add模块add理想输出信号图.模块sum仿真信号图模块adds仿真信号图模块dds仿真信号图第Ⅲ页国防科学技术大学研究生院工程硕士学位论文表目录表.表.表.表.XC系列器件的性能特点Xilinx系列器件的主要性能特点、ir鲰E系列器件的主要性能特点典型的FpgASIC系列器件.第Ⅳ页独创性声明本人声明所呈交的学位论文是我本人在导师指导下进行的研究r作及取得的研究成果.尽我所知除了文中特别加以标注和致谢的地方外论文中不包含其他人已经发表和撰写过的研究成果也不包含为获得国防科学技术大学或其它教育机构的学位或证书而使用过的材料.与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意.学位论文题目:基王旦丛盟直接熬主题空佥盛墨遮进学位论文作者擞:鼋器婢j期:p。‘年j月妒日学位论文版权使用授权书本人完全了解国防科学技术大学有关保留、使用学位论文的规定.本人授权国防科学技术大学可以保留并向国家有关部门或机构选交论文的复印件和电子文档允许论文被查阅和借阅可以将学位论文的全部或部分内容编入有关数据库进行检索可以采用影印缩印或扫描等复制手段保存、汇编学位论文.【保密学位论文在解密后适用本授权书.)学位论文题目:基王壁丛数童撞熬主蕴空佥盛墨遮盐学位论文作者签名:作者指导教师签名:日期:p时年多月,日日瓤知Ir年j‘月消国防科学技术太学研究生院工程硕士学位论文第一章绪论.直接数字频率合成技术简介..直接数字频率合成技术概念在频率合成(FSFrequencySynthesisI叼)领域中常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环(缸ccional.NPLLSynthesisl)等直接数字合成incctDigitals叫地siSD一’丘年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速数字频率合成器件。直接数字频率合成技术是产生高精度、快速变换频率、输出波形失真小的优先选用技术。直接数字频率合成技术以稳定度高的参考时钟为参考源通过精密的相位累加器和数字信号处理通过高速D/A变换器产生所需的数字波形(通常是正弦波形)j这个数字波经过一个模拟滤波器后得到最终的模拟信号波形。.直接数字频率合成技术的工作特点、频率稳定度高直接数字合成是一个信号波形的合成过程是以标准参考振荡源的固定时钟作取样时钟对所需频率的信号进行相位取样.合成信号的频率不同只是反映了一个信号周期内的相位取样的数量不同。合成信号的频率稳定度主要由参考源的相位噪声决定相位噪声甚至比参考源的相位噪声还要低。、频率分辨率高直接数字合成信号的分辨率在正固定时取决于相位累加器的位数N只要N取足够大理论上可以获得相应的分辨精度传统方法是难以实现的。、频率变化速度快。在直接数字频率合成器中一个频率的建立时间通常取决于滤波器的带宽。其影响因素有NCO内的工艺结构DAC及其它可能的信号处理步骤产生的时延其中数字信号处理部分的时延与时钟周期相关.由于直接数字频率合成器中无须相位反馈控制因而频率建立及切换很快并且与频率分辨率、频谱纯度相互独立.、NCO的相位改变是线性过程数字相位累加器是优良的线性数字增值发生器.因此直接数字频率合成器信号的相位误差主要依赖于时钟的相位特性相位误差较小.此外直接数字频率合成器信号的相位是连续变化的具有良好频谱.、易于实现各种数字调制第l页国防科学技术大学研究生院工程硕士学位论文由于合成信号的频率、相位、幅度均可由数字信号控制所以可以通过预置相位累加器的初始值来精确控制合成信号的相位非常易于实现灵活的高精度的数字调制如AM、PSK、FSK等而且容易实现高精度的正交调制。、集成度高直接数字频率合成器中几乎所有的部件都属于数字信号处理部件易于集成功耗低体积小重量轻。、频谱纯度是直接数字频率合成器信号的主要问题直接数字频率合成器信号的频谱中相位噪声小但离散寄生信号明显。其杂散噪声来源于:相位截断误差、幅度量化误差和由DAC产生的误差。在直接数字合成技术中为了得到一定的频率分辨率通常相位控制字的位数取得很大但在查正弦表时由于受到ROM容量的限制要将相位控制字的低位舍去而只用高位作为地址去寻址ROM这样就引入了相位截断误差而且这种相位截断具有周期性。这种周期性相位截断误差是直接数字频率合成器输出频谱中杂散分量的主要来源。因此杂散噪声是设计直接数字频率合成器系统必须考虑的重要因素。..直接数字频率合成技术在军事通信中的应用直接数字频率合成器系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位.除此之外直接数字频率合成器的固有特性还包括:相当好的频率和相位分辨率(频率的可控范围达pHz级相位控Sdd,于.)能够进行快速的信号变换(输出DAC的转换速率百万次秒)。这些特性使直接数字频率合成器在军事雷达和通信系统中应用日益广泛。以前专用DDS芯片价格昂贵、功耗大(以前的功耗达Watt级)、DAC器件转换速率不高其应用受到了限制因此只用于高端设备和军事上.但是随着数字技术和半导体工业的发展专用DDs芯片能集成包括高速DAC器件在内的部件其功耗降低到mW级(如AD在.v时功耗为mw)功能增加了价格便宜了.因此直接数字频率合成技术也在现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信等方面获得了广泛的应用..直接数字频率合成器..DDS概述直接数字频率合成技术(DDS)在上世纪七十年代提出后随着器件水平的提高发展十分迅速。与传统的直接频率合成(DS)、锁相环间接频率合成(PLL)相比具有频率切换时间极短、频率分辨率高、相位连续和相位噪声低等优势。第页国防科学技术大学研究生院工程硕士学位论文DDS的产生年美国学者J.Tiemeyll等人撰写的”ADigitalFrequencySynthesizer”一文首次提出了以全数字技术从相位概念出发直接数字合成所需波形的一种新的数字频率合成原理。限于当时的技术和器件水平它的性能指标尚不能与已有的技术相比故未受到重视。近年间随着微电子技术的迅速发展直接数字频率合成器(DirectDigitalFrequencySynthesis简称DDS或DDFS)得到了飞速的发展它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者.其具体体现在相对带宽宽、频率转换时问短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面并且具有极高的性价比.课题背景及内容..课题背景无论是在现代高技术战争中还是在和平建设时期情报侦察都是获取敌方信息的重要手段。于是敌我双方在电子侦察与干扰领域的斗争也异常激烈。特别是在现代高技术电子战中全面和不间断的准确截获敌方的信息或对敌通信系统实施干扰对争取战场主动权具有特别重要的意义。一个完整的通信对抗系统从技术角度讲包括:通信侦察通信干扰以及系统控制和内部通信按照使用的频段又可分为短波、超短波、微波等通信对抗系统。还可按军事通信对象而分为战术通信对抗系统和战略通信对抗系统。其中的通信侦察是指利用电子侦察设备对敌方的无线电通信信号进行搜索、截获、识别、测量和分析从而获得军事或技术情报的过程。通信侦察是信息战和电子战的耳目其作用在于获取情报。通信侦察所获取的情报信息对判明敌情分析军事形势和指挥作战具有重要的意义。西方发达国家都十分重视并都在大力发展通信对抗技术以保持自己在军事电子领域的优势。例如英国雷卡(RAL)公司研制的自动通信电子战系统(RACEWs)西德AEOTELEFLINKEN公司研制的通信对抗系统意大利电子公司研制的战术通信电子战系统(TAcE)等.随着各项技术的成熟雷达、通信、电子战技术得到迅速发展.DDS技术已成为雷达、通信、电子以及测量等领域的一项基本技术和关键技术在充分发挥DDS高速频率切换同时如何进一步提高频率合成器输出频谱纯度是此类频率合成器需要解决的主要问题之一.第页国防科学技术大学研究生院工程硕士学位论文..课题内容.该实验的目的是为了以实验的形式展示直接数字频率合成器的工作原理。通过实验使我们对直接数字频率合成技术有一个全面、直观的认识为今后的扩频技术和跳颓技术发展打下基础。本文的任务是在FPGA中设计和实现直接数字频率合成器。从而对FPGA芯片进行一定的了解和熟悉对直接数字频率合成技术的原理、合成方法有一定的了解。第页国防科学技术大学研究生院工程硕士学位论文第二章总体方案设计.直接数字频率合成器(DDS)数字频率合成器采用直接数字频率合成器(简称DDS)来实现。DDS具有频率转换时间短、频率分辨率高、输出相位连续和全数字化、可编程、便于集成等优点在现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信中具有很广泛的应用。..DD$工作原理DDS技术从相位概念出发直接对参考正弦信号进行抽样得到不同的相位然后通过数字计算技术产生对应的电压幅度最后滤波平滑输出所需频率。下面以正弦函数的产生为例建立DDS的概念。假定一个频率为五的载波其时域表达式为C(f)=Aeos(nfctOo)(.)其相位(f)=nfct岛(.)则由以上两个式子可以看出:C(f)是关于相位的一个周期函数如果记下一个周期内每个相位对应的幅度值那么对于任意一个频率的载波在任意一个时刻只要我们知道载波的相位(f)就可以通过查表得到C(f)的值。这就是DDS的基本原理...DD的结构DDS的基本结构组成如图.所示.它由相位累加器、只读存储器(ROM)、数模转换器(DAC)及低通滤波器(LPF)组成。c为时钟频率K为频率控制字N为相位累加器的字长m为ROM地址线位数n为ROM数据线位数(为D.AC的位数).DDS在结构上可划分为NCO(NumericCon口olOscillator数控振荡器)和DAC(DigitalAnalogConverter数模转换器)两个模块。模块NCO实现由数字频率值输入生成相应频率的数字波形其工作过程为:每来一个时钟脉冲FclkN位加法器将频率控制数据K与累加寄存器输出的累加相位数据相加把相加后的结果送至累加寄存器的输入端。累加寄存器将这个值作为取样地址值送入ROMROM第页国防科学技术大学研究生院工程硕士学位论文根据这个地址输出相应的波形数据。最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟波形。结束相位累加器在基准时钟的作用下进行线性相位累加当相位累加器加满量时就会产生一次溢出这样就完成了一个周期这个周期也就是DDS信号的一频率周期。DDS输出信号的频率由下式给定:£=foxK/N(.)假定基准时钟为MHz累加器为位则N=fo姚再假定K则£=(/)x=.MHz可见通过设定相位累加器位数、频率控制字K和基准时钟的值就可以产生任一频率的输出。DDS的频率分辨率定义为:鹭血fc|由于基准时钟一般固定因此相位累加器的位数就决定了频率分辨率。如本文的例子相位累加器为位那么频率分辨率就可以认为是位.位数越多分频率越高。NC时钟fc图.DDS的结构框图工作过程如下:()确定频率控制字K()在时钟脉冲正的控制下该频率控制字累加至相位累加器生成实时数字相位()相位寻址ROM转换成正弦表中相应的数字幅度值。模块DAC将NCO产生的数字幅度值线性地转为模拟幅度值DDS产生的混叠干扰由DAC之后的低通滤波器滤除.DDS的频率分辨率为最低输出频率二=正/Ⅳ只要N足够大即累加第页国防科学技术大学研究生院工程硕士学位论文器有足够的长度总能得到所需的频率分辨率.输出频率fo由频率控制字K决定即fo=Kfo/”.根据奈奎斯特采样定理DDS的最高输出频率厶。应小于丘/在实际中厶妇一般只能等于五的%。..DDS器件AD介绍DDS器件有许多现主要介绍AD。AD是AD公司采用先进的DDS技术生产的具有高集成度的电路器件它内部集成了位频率累加器、位相位累加器、正余弦波形表、位正交数模转换器以及调制和控制电路能够在单片上完成频率调制、相位调制、幅度调制以及IQ正交调制等多种功能。在高稳定度时钟的驱动下AD将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号作为本振用于通信、雷达等方面。AD的DDS核具有bit的频率分辨率相位截断lToit保证了优良的无杂散动态比(SFDR)指标。同时AD内部还含有可编程控制的时钟乘法器这可以使用户采用相对较低频率的振荡器通过乘法电路实现从到的整数倍频成为系统时钟信号其内部时钟速率最大可达瑚za....AD原理结构AD的结构如图.所示。“篇擞嘿辫船馏’“”勰”“图AD的结构图.AD通过内部的一个长字节的寄存器标存储有关的各种控制字和状态字.用户通过FO与该寄存器表通信I/缓冲区的内容必须在更新脉冲的作用下才能刷新到寄存器表中这样可以很好地达到同步.FO与外部有并行和串行两种第页国防科学技术大学研究生院工程硕士学位论文通信方式工作在并行通信模式对端口的更新速率最高为MHz。AD共有五种工作模式SingleTone、UnrampedFSK、RampedFSK、Chirp和BPSK模式。SingleToneSingleTone模式是最为灵活的一种工作模式可以根据需要任意设定输出信号的频率、幅度、相位特性。UnrampedFSK.输出信号的频率根据弓l脚>的高低电平在频率控制字Fl和控制字F之间选择输出相位由相位控制字Pl决定频率跳变时相位保持连续。RampedFSK.’这一模式与UnrampedFSK的不同之处在于:F和F分别存储低频率和高频‘率输出从Fl到F扫描可以控制扫描间隔和速度控制寄存器中提供单独控制为来实现自动三角形扫频过程。而且可以改变扫频速度实现非线性扫频。chirp在指定的频率范围频率精度上频率线性和非线性交化输出。并控制扫频方向可控。与RampedFSK相比需要用户自己通过“HOLD”(P高电平)控制停止频率点并控制在停止后的状态。BPSK。.工作方式几乎和UnrampedFSK完全相同只是在频率Fl和F之间的切换变成了相位Pl和P之间的切换此外还要通过频率寄存器对输出信号的频率进行控制。.AD的性能AD的频率控制字长为位其输出信号可编程控制的频率精度为:鲈=垫掣=L《可以满足标准信号模拟器对频率精度的要求.AD的相位控制字长位其输出信号可编程控制的相位精度为:‰=告=.x。可以满足标准信号模拟器对相位精度的要求....AD的误差分析及其对频谱的影响前面说过频谱纯度是DDS的一个最主要的问题产生这个问题的主要来源有如下几个方面:.相位截断误差为了提高AD的频率分辨率AD采用了Bit频率控制寄存器因第页国防科学技术大学研究生院工程硕士学位论文此其相位累加器的宽度L=另一方面受到ROM存储容量的限制AD不可能嵌入‘个幅度表而是采取了一个折中的方法:将ROM表的深度这里W=在查表过程中仅仅取相位累加器的高位作为索引这样就产生了相位截断误差。但是DDS输出的通常都是正弦信号因此它的相位截断具有明显的周期性。尤其是当系统时钟频率是输出正弦波频率的整数倍的时候这种周期性就更加明显它相当于周期性的引入了一个截断误差最终的影响就是输出信号带有一定的谐波分量。.幅度量化误差在大多数情况下每个相位对应的幅度值都是一个无限小数并不能在ROM中准确地存储通常ROM表的宽度越大其存储的数值就越接近真实值。在AD中ROM表的宽度为.Bit。同相位截断误差类似其结果也相当于周期性地引入一个量化误差并且当AD的系统时钟频率等于正弦波频率的整数倍时周期性更为明显最终会带来一定的谐波。.D/A输出误差D/A输出信号并不是理想的模拟信号而是理想信号的一个矩形近似其频谱是对正弦信号进行周期延拓其周期等于DDS的系统时钟周期。例如AD的系统时钟为MHz输出一个MHz的正弦波则会在MHz的地方出现谐波分量.’AD输出信号的窄带、宽带杂散与相位噪声性能分别如图.、.所示。一fk^“l“||||||||||||||||||||||国防科学技术大学研究生院工程硕士学位论文图AD宽带杂散与相位噪声性能(外部时钟MHz倍频).现场可编程技术...现场可编程技术概述当今大规模可编程ASICtg悯类最主要的产品是CPLD(复杂可编程逻辑器件和FPGA叫(现场可编程门阵列)FPGA】(FieldProgrammableGateArray)器件是Xinlinx公司于年首家推出的它是一种新型的高密度PLD采用CMOS.SRAM工艺制作.它的出现是超大规模集成电路(vLSI)技术和计算机辅助设计(CAD)技术发展的结果.FPGA器件集成度高、体积小具有通过用户编程实现专门应用的功能。经过了十几年的发展许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司和Altera公司的的FPGA器件系列它们开发较早占用了较大的PLD市场.通常来说在欧洲用Xilinx的人多在日本和亚太地区用ALTEKA的人多在美国则是平分秋色。全球PLD/FPGAB】产品%以上是由Altem和Xiliml【提供的。可以讲AJ把ra和Xilimx共同决定了PLD技术的发展方向。采用FPGA器件可以将原来的电路板级产品集成为芯片级产品从而降低了功耗提高了可靠性同时还可以很方便地对设计进行在线修改提高了可编程逻辑器件的生命力使用户无须从系统板上拆下芯片或从系统中拔下系统板就可以改变芯片逻辑内容乃至系统逻辑功能最大限度她实现了硬件设计的软件化改变了电子系统的设计概念及方法为电子系统设计提供了巨大的灵活性反映了现代电子系统设计的趋势.FPGA芯片是特殊的ASIC芯片它们除了具有ASIC的特点之外还具有以下几个优点:)随着VlSI(VeryLargeScaleIC超大规模集成电路)工艺的不断提高单一芯第lO页国防科学技术大学研究生院工程硕士学位论文片内部可以容纳上百万个晶体管FPGA芯片的规模也越来越大其单片逻辑门数已达到上百万门它所能实现的功能也越来越强同时也可以实现系统集成。)FPOA芯片在出厂之前都做过百分之百的测试不需要设计人员承担投片风险和费用设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计.所以FPGA的资金投入小节省了许多潜在的花费。)用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。所以用FPGA试制样片能以最快的速度占领市场。FPGA软件包中有各种输入工具和仿真工具及版图设计工具和编程器等全线产品电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真直至最后芯片的制作。当电路有少量改动时更能显示出FPGA的优势。电路设计人员使用FPGA进行电路设计时不需要具备专门的IC(集成电路)深层次的知识FPGA软件易学易用可以使设计人员更能集中精力进行电路设计快速将产品推向市场。FPGA技术不仅为数字电路的设计提供了很大的方便而且在很大程度上改变了以往数字系统设计、调试、运行的工作方式。首先它使硬件的设计工作更加简单方便了.因为电路的逻辑功能可以由编程数据设定而且能在线装入和修改所以硬件的设计和安装完全可以一次完成这样就节省了修改硬件电路耗费的人力和物力。而且对几种不同功能的逻辑电路可以采用相同的硬件电路这也减少了许多硬件设计的工作量。其次在调试过程中通过写入编程数据很容易将电路设置成各种便于调试的状态对电路进行测试这比通过直接设置硬件电路的状态要方便得多。最后FPGA(一次性编程的除外)技术无需编程器和较高的编程电压打破了先编程后装配的惯例形成产品后还可以在系统内反复编程可以快速有效地设计开发加快系统预制及器件功能升级减少电路走线大大减少设计时间缩短开发周期...FPGA基本结构FPGA一般由三种可编程电路和一个用于存放编程数据的SRAM组成这三种可编程电路是:可编程逻辑块CLB(ConfigurableLogicBlock)、可编程输入输出模块FOB和可编程内部互连资源IRnterconnectResource)其基本结构如图.可编程逻辑块CLB是FPGA的主要组成部分是实现逻辑功能的基本单元.CLB的功能很强不仅能够实现逻辑函数还可以配置成RAM等复杂的形式。配置数据存放在片内的SRAM或者熔丝图上基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上第页国防科学技术大学研究生院工程硕士学位论文设计人员可以控制加载过程在现场修改器件的逻辑功能。输入输出模块IOB提供了器件的引脚和内部逻辑阵列之间的连接通常排列在芯片的四周.主要由输入触发器、输入缓冲器、输出触发/锁存器和输出缓冲器组成。每个IOB控制一个引脚可配置为输入、输出或双向YO功能。IOB输出端配有两只MOS管它们的栅极均可编程使MOS管导通或截止分别经上拉电阻或下拉电阻接通VCC、地线或者不接通用于改善输出波形和负载能力。可编程互连资源包括各种长度的金属连线线段和一些可编程连接开关它们将各个CLB之间和CLB与IOB之间相互连接起来构成各种复杂功能的系统。口口口口口口口口口口口口口口口口口口口口口口口口图.FPGA基本结构..FPGA设计流程可编程逻辑器件FPGA的设计是指利用EDAbl开发软件和编程工具对器件迸行开发的过程.当前比较流行的开发软件是Alteva公司的QlartI】sⅡ和Xilinx公司的Ise。这两种软件都是可运行于PC机Windows环境的优秀通用电子设计软件.都可用原理图输入和HDL硬件描述语言输入也可采用混合式设计输入模式允许在同一器件的设计中同时采用原理图、高级语言、状态机输入方式从而使设计输入十分灵活简便。高密度复杂可编程逻辑器件的的设计流程包括设计准备、设计输入、功能仿真、设计处理、时序仿真和器件编程及测试等七个步骤。.设计准备第页国防科学技术大学研究生院工程硕士学位论文在系统设计之前首先要进行方案论证、系统设计和器件选择等准备工作。计人员根据任务的要求如系统的功能和复杂度对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡选择合适的设计方案和合适的器件类型。一般采用自上而下的设计方法..设计输入。设计人员将所设计的系统或电路以开发软件要求的形式表示出来并送入计算机的过程称为设计输入。设计输入通常有以下几种方式:原理图输入、硬件描述语言输入、波形输入。原理图输入方式是一种最直接的设计描述方式。比较容易实现仿真便于信号的观察和电路的调整但是效率没有硬件描述语言高.硬件描述语言是用文本的方式描述设计它分为普通硬件描述语言和行为描述语言。普通硬件描述语言有ABEL、CUR、和LFM等他们支持逻辑方程、真值表、状态机等逻辑表达方式主要用于简单PLD的设计输入。行为描述语言是目前常用的高层硬件描述语言主要有VHDLfl坷和VerilogHDLll司【两个IEEE标准。其突出优点是可以往设计人员在系统设计、逻辑验证阶段便确立方案的可行性便于实现超大规模系统的设计具有很强的逻辑描述和仿真功能且输入效率高。‘.波形输入方式主要是用来建立和编辑波形设计文件以及输入仿真向量和功能测试向量。它适用于时序逻辑和有重复性的逻辑函数。一般来说整个系统的底层文件采用语言方式而顶层文件采用原理图输入方式。.功镌仿真功能仿真也叫前仿真.用户所设计的电路必须在编译之前进行逻辑功能验证此时的仿真没有延时信息对于初步的功能检测非常方便..设计处理设计处理是器件设计的中心环节。主要包括语法检查和设计规则检查、逻辑优化和综合、布局和布线。.时序仿真时序仿真又称后仿真或延时仿真。由于不同器件的内部延时不一样不同的布局布线方案也给延时造成不同的影响因此在设计处理后对系统和各模块进行时序仿真分析其时序关系估计设计的性能以及检查和消除竞争冒险等是非常必要的.实际上这也是与实际器件工作情况基本相同的仿真。.器件编程测试时序仿真完成后软件就可产生供器件编程使用的数据文件。也就是产生位第页国防科学技术大学研究生院工程硕士学位论文流数据文件itstreamGeneration)然后将编程数据放到对应的具体可编程器件中。..XilinxFPGA器件介绍Xilinx在年发明了FPGA并连续推出一代又一代集成度更高、速度更快、价格更低的新器件.从XC堋、XC、XCA到Sparm和VirtexFPGAXilinx在可编程逻辑器件性能及使用灵活性方面一直保持着FPGA产品的领导地位。下面以XCA/Spartau和Virtex为例介绍的FPGA产品.一、XC/Spartan系列器件Spartan系列器件以XCA系列器件的结构为基础。XC系列中XCXI.gXLAweD.V器件兼容V采用.umCMOS工艺。.XCX系列可满足密度高达万系统门的需求Spartan系列则为系统门的应用提供了低成本的解决方案这两种系列都带有高速片内RAM并为包括各种内核方案在内的各种软件所支持.表.示出了XCA系列器件的主要性能特点。XC系列器件兼容的SPROM(串行PROM)有v的XCl和.v的XClEL、XClEL、XClL、XClL和XClLSpartan系列器件兼容的SPROM有V的XClS、XClS、XClS、XClS、XClS和.V的XClSXL、XClSXL、XClSXL、XClSXL和XClSXL。二、Virtex系列器件Virtex系列突破了传统FPGA的密度和性能限制使系统集成度空前提高。Virtex系列器件的系统门数从万到万最大时钟频率高达MHz采用前沿的.V、层金属的.umCMOS工艺采用时序驱动的布局和布线工具在MHz的PentiumllCPU上编译速度可达每秒万门.Virtex系列器件的主要性能包括:.四重全数字化延时锁定电路协助产生、综合和分配系统时钟。四重全数字化延时锁定环电路使FPGA内外的时钟精确同步解决了时钟失真问题芯片到芯片问的通信速度可达MHz的高速度所有器件从时钟到输出的延时均小于ns时钟可分频和倍频并可进行、和的相移..各种密度产品均设置向量式互联使布线快速可预测与内核配合良好.由于Virtex系列器件的密度高达百万门使系统集成度空前提高。Virtex采用高效分段式布线结构能提供丰富的布线资源确保性能一致.ViRex还采用为处理高扇出网络而使用的优化布线结构。.各种密度产品均设置向量式互联使布线快速可预测与内核配合良好.由于Virtex系列器件的密度高达百万门使系统集成度空前提高。Virtex采用第页国防科学技术大学研究生院工程硕士学位论文表.XC系列器件的性能特点嚣件逻辑卓最大系统典型门范围最大CLB总和触发S最大可用兀门咖位数的I/数X“n^KlO~K溅黼XAK~KKXC姒K~KK*c】Ⅱ|^他X~KKXC)a^(~xIK埔ooXC孔^K~~lO傩KXCn^K柏~xKXCn^“l【~l【KXcZXIK.~KKxc札K~lOKK麓CnK~KKxc)LK~KKXCnK~OKKxc既/nK~KKXCⅨ/)(LK~KKXCn“K~KK删nK~KKXC垂甩K~KK融XlK~KKxc科X~XKl“X翻抖腿~KKXC)wKKKXc】(v(~KK高效分段式布线结构能提供丰富的布线资源确保性能一致。Virtex还采用为处理高扇出网络而使用的优化布线结构。.支持三级存储。数据密集型应用需要高频宽存储器。Virte】【采用SeIectRAMZ级存储结构:()分布式存储(字节级):采用可配置逻辑块(CLB)每一个CLB可配置为一个X或X或XI的同步RAM也可作为一个X的双口同步RAM。()块存储(千字节级):片内位双口同步RAM专门用于重要的高带宽存储可配置为KⅪ、Kx、lKX、x及X的RAM。()高达MHz的接口dE字节级):用于与外部SDRAM、ZBT、SGRAM以第页国防科学技术大学研究生院工程硕士学位论文及SsRAM存储器的接口..采用SclectI/O技术同时支持多种电压和信号标准.对于采用多种电压利信号标准的先进器件VirtexSelectI/O技术有助于建立其高性能连接。()芯片到芯片:LvllL、LVCMOS。()芯片到存储器:SSTL、SSTL.II、SSTZL、SSTL.II、HSTLI、HSTLHI、HSTL.Ⅳ、CTT。()芯片到底板:FCl、PCI.V、PCI..V、GTL、GTL、AGP。Virtcx系列器件的主要性能特点如表所示。表Xilinx系列器件的主要性能特点嚣件逻辑最大典型门苑里最大RollnB总和触发最大可用单元系统门位器数的I/数xcvK~KKXCVlK~KKXC铲t(IKXKCVK~KKKcv(~KKX叫K~KXXCVti(~印KKXCVK~K(XclKl~鼹Kl【目前Xilinx已推出其Virtex.E系列器刊:它采用.V电源供电.urn层布线工艺系统门数高达万。VirtexE系列把高级延时锁定环(每一阵列由原来的只扩大到只)与Xilinx专用的SelectI/O和SdectLink技术耜结合达到MbpsI/O性能相当于数据速率达到Gbps.VirtexE系列器件的块RAM性能高达MHz由于块RAM的最大容量达到位因此相当于给设计者提供高达.Tbps的存储器带宽。表.示出了Virt懿E系列器件的主要佳能待点。Virtex系列器件兼容的SPROM有XClL、XClL、XClL种器件.VirtexE系列器件的主要性能特点如表.第页国防科学技术大学研究生院工程硕士学位论文表VirtexE系列器件的主要性能特点器件逻辑单元系统门延时镇定环CLB总最大块最大分布最大可用(DLL)和圳位RAM位的I/数姗Exc:v.E聊EK吖E贼Ee%XC佰EXCVlE“聊E兜XCV溉xC睨E如汀E.固定连线FpgASIC(Hardwige》在大批量应用的全套方案中Xilinx的FpgASlC固定连线功能是非常有用的。首先用现有的XCFPGA器件快速高效地完成原型设计、系统开发及小批量生产而后采甩FpVkslc进行低成本的大批量生产。FPGA和FpgASlC可以完全互换为降低成本、修改设计及系统的后端维护提供了灵活性。固定连线即FpgASiC是一种掩膜编程门阵列。在FpgASlC的整个转换过程中使用与原FPGA相同的设计文件且原FPC谴的布局和布线也同样保留.通过将FPGA中sRAM的可编程元素映射为一种非常高效的门阵列结构这样就可以设计出与原FTGA设计相匹配的ASIC器件.用Xilinx的FPGA和FpgASlC来完成从设计到大批量生产的整个过程最快捷风险和成本也很低。从Xilinx的FPGA转换到固定连线Fp掣岱IC的过程非常容易用户只需将完整的FPGA设计文件:提交到Xilinx以进行全面的设计检查Xiliim即采用其DcsignLock专利转换技术对设计进行转换将FPGA的每一个可配置逻辑块(CLB)映射到固定连线器件中相同的对应位置.已通过测试和验证的FPGA设计文件中的布局和布线信息也将被保留。FpgASIC支持一些FPGA通用功能的转换包括Sele斌RAM、JTAG、Lo$COP.E、PCI适配无需用户额外的工程资源无需提供测试矢量而且使用与FPGA相同的封装和输出引脚.表列出了几种典型的FpgASlC器件.第页国防科学技术大学研究生院工程硕士学位论文表典型的FpgASIC系列器件器件最大可用门可用焊盘)耐掰掰埘)啊lO捌..Xilinx内核方案随着高集成度、高性能前沿FPGA的不断推出对内核的要求不断快速增长。Xilinx一直致力于提供包括易用的参数化Core生成软件一体化系统级工具和多种系统级模块在内的完整的内核方案并处于领导地位。与传统ASIC相比Xilinx内核方案与XilinxFPGA相结合降低了设计复杂性和开发时间是FPGA技术的巨大变革。.Xilinx提供CoreGenerator系统用于生产核它不仅提供简单的用户界面可用Core的完整列表便于用户确定Core的参数选择、一体化系统工具而且还可使用户直接链接到Xilinx网址上获得最新的Core.、LogiCORELogiCORE是Xilinx白行开发的Core支持预实现并经验证的系统级功能由XilinX直接销售。LogiCOV,E采用XilinxSmartIP技术其性能和可预测性不受器件尺寸和器件中使用Core数目的多少的影响..XilinxDSP将Xilinx现场可编程门阵列与DSPCore相结合可以创建性能极佳的DSP应用这种可编程DSP方案为多路高端DSP处理提供了全新的选择.DSPCore根据用户参数定制通过CoreGenerator系统产生.以Xilinx的DSP通过采用并行处理来实现乘积项累加操作能以五分之一的成本达到lO倍于最快的DSP处理器的吞吐量..XilinxPCIXilinxPCI是目前惟一能将PCI接口、FIFOs和用户逻辑集成在一片FPGA内且价格低于标准PCI芯片的方案.XilinxPCI完全支持零等待状态的PCI设计是PCI插板、Compact

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/50
2下载券 下载 加入VIP, 送下载券

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部