关闭

关闭

关闭

封号提示

内容

首页 SoC架构下片上总线的研究与设计.pdf

SoC架构下片上总线的研究与设计.pdf

SoC架构下片上总线的研究与设计.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《SoC架构下片上总线的研究与设计pdf》,可适用于IT/计算机领域,主题内容包含上海交通大学硕士学位论文SoC架构下片上总线的研究与设计姓名:董昕申请学位级别:硕士专业:通信与信息系统指导教师:龙沪强iiiSoC架构下片上总线的符等。

上海交通大学硕士学位论文SoC架构下片上总线的研究与设计姓名:董昕申请学位级别:硕士专业:通信与信息系统指导教师:龙沪强iiiSoC架构下片上总线的研究与设计摘要SoC(SystemOnaChip)又称为片上系统是指将微处理器、模拟IP核、数字IP核和存储器(或片外存储器接口)集成在单一芯片上。SoC的典型结构一般由单个或多个高性能的CPUDSP来担当主控制器或软件处理单元并利用总线方式来连接各个功能IP。在这种结构中系统片上总线是连接主控与各个功能IP之间的纽带和桥梁。因此片上总线架构和工作模式以及工作时序都会极大地影响SoC系统的运行效率。同时对SoC系统中IP集成和可重用的需求也使得性能优越的总线架构已成为SoC设计中的关键技术。本文以国家计划重大专项高清晰度数字电视(HDTV)SoC平台项目为背景重点研究了高清晰度数字电视SoC系统中片上总线的选型提出了HDTVSoC系统中总线架构的解决方案并对总线进行了性能优化。首先文章在研究了目前SoC设计的基础上介绍了几种典型的SoC设计架构重点说明了设计中如何根据系统架构的实际需要选择合适的片上总线并配合系统内的其它功能模块完成既定目标功能。然后说明了HDTVSoC作为机顶盒内解码芯片与一般SoC系统的相关性及其特点。根据HDTVSoC的自身特点以及设计要求系统选用了以一个主设备控制多个从设备的星型总线(XBus)结构来iv实现一主多从星型拓扑结构并实现了适合于HDTVSoC多核系统的总线架构解决方案。在HDTVSoC系统的设计过程中由于采用了内核复用技术因此在双处理器或多处理器之间往往存在着复杂的接口逻辑和时序关系所以在完成SoC系统架构的设计之后必须且首先要进行片上总线时序的验证以及相关路径的时序优化。本文依据XBus总线和HDTVSoC系统的特性提出了插入流水线并重新划分系统模块的方法来改善SoC系统的时序性能以确保系统的性能验证和功能实现的顺利完成。最后文章详细分析和讨论了有关时序验证和优化实现的结果其结果表明所提出的系统架构的解决方案以及时序优化措施都具有良好性能以及适用的可行性。经过总线的选型和性能优化XBus总线可作为一种完全满足HDTVSoC系统所有既定要求的理想的总线结构。经过优化后的总线可保证系统验证和实现的正确完成使得HDTVSoC作为一个多核系统能够正确高效地完成双处理器之间的通信。采用针对HDTVSoC系统而优化的XBus总线HDTVSoC系统正确地实现了各模块的内部互连实现了既定功能。验证板的验证也表明了该系统具备对基于MPEG标准编码的数字电视信号的实时解码能力系统工作频率达到高清数字电视信号MHz的实时解码速率要求从而具有良好的应用前景。关键词:XBusHDTVSoC时序性能优化FPGA验证vTHEDESIGNANDIMPLEMENTATIONOFONCHIPBUSINSoCAbstractSoC(SystemOnaChip)technologyhasnowbecomeleadingoneonintegratedcircuitdesignandapplication,withthedevelopmentoftheintegratedcircuittechnologiesandtheimprovementofintegrationdegreeMoreandmoresystemthatoriginallyimplementedonPCBboardwouldbeintegratedintoonesinglechipThetypicalstructureofaSoCisconsistedofoneormoreCPUDSP,astheembeddedprocessor(s)withinthischip,andmorefunctionalmodulesorIPmodulesThesedevicesaregenerallyinterconnectedwiththeonchipbusThearchitecture,theoperatingmodeandthetimingfeatureofthebuscouldaffecttheefficiencyoftheSoCstronglyinthissituationInaddition,theintegrationandthereuseoftheIPmodulealsoneedahighperformanceonchipbusThus,itisgreatimportantfortheonchipbustobeselectanddesignduringtheSoC’sdesignThisthesisdiscussestheonchipbususedintheHDTVSoC,aswellasproposesasolutionoftheonchipbususedfortheSoCandsomefeasiblemethodologytooptimizeitstimingperformancesTheseresearchprojectsaresupportedbyanationalprojectviFirstly,sometypicalstructuresofSoCaremainlyintroducedinthisthesisTheprincipleofselectingtheonchipbusisalsointroducedaccordingtothesystematicalperformancerequirementandothermodules’interfaceSecondly,thedifferenceandsimilaritybetweenHDTVSoCandothertypicalSoCarchitecturearediscussedandanalyzedInordertorealizethesinglemastermultipletargetarchitecture,theXBusischosenandusedaccordingtothefeaturesoftheHDTVSoCanditssomedesignrequirementsThentheinterconnectionmethodologyfortheHDTVmultiprocessorsSoCispresentAfterthearchitecturedesignofSoCiscompleted,TimingsimulationandoptimizationmustbefirstlytakenontheinterconnectionbetweentwoembeddedprocessorssincetherearethecomplicatedlogicandthestricttimingrequirementsbetweenthemInordertoimproveitstimingperformance,thepipelineisinsertedinthekeytimingpathandthemodulesarerepartitionedbasedonthefeatureofHDTVSoCandXBusInresult,theverificationandtheimplementationofthewholesystemwouldcompletefluentlyAtlast,thetimingverificationandtheoptimizationoftheHDTVSoCarecarriedout,andtheimplementationresultsoftheHDTVSoCarediscussedTheverificationandimplementationresultsdemonstratethatthebussolutionandthetimingoptimizationschemeareapplicablefortheHDTVSoCviiAllthefunctionsandperformancesoftheHDTVSoCcouldbeachievedbytheadoptionoftheoptimizedonchipXBus,andthisoptimizationtimingschemealsoassuresthecorrectcommunicationbetweentwoembeddedprocessorsTheverificationofrealtimedecodingtheMPEGdataisalsocarriedoutusingtheverificationboardTheverificationresultsshowthattheworkingfrequencyofthesystemcanachieveMHz,whichisthedemandfrequencyforrealtimedecodingtheHighDefinitionTelevisiondata,andthusthesystemhasgoodapplicationprospectKeyWords:XBus,HDTVSoC,TimingOptimization,FPGAVerificationx图片目录图SoC设计范例图SoC系统典型结构图AMBA总线逻辑结构图VLSI蓝牙基带控制器组织结构图两种HDTVSoC的架构解决方案图MIPSKc内核模块结构方框图同核异构功能结构图图XBus总线逻辑结构图HDTVSoCIP模块连接结构图通过总线访问局部存储器图通过局部总线访问共享存储器图HDTVSoC系统音视频数据处理流程图HDTVSoC系统控制链路结构图主从处理器通信过程图ECXBus模块数据通路图代码优化前后选择器综合结果图HDTVSoC片内模块划分图时序违例情况下猝发读操作时序图添加了流水线之后的CPU间数据连通图优化后CPUA对HostIF猝发读操作时序图HDTVSoC系统结构框图表格目录表一种可供选择的XBus地址映射表HDTVSoC时序违例报告表优化后关键路径时序情况i上海交通大学学位论文原创性声明本人郑重声明:所呈交的学位论文是本人在导师的指导下独立进行研究工作所取得的成果。除文中已经注明引用的内容外本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名:日期:年月日ii上海交通大学学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定同意学校保留并向国家有关部门或机构送交论文的复印件和电子版允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。保密在年解密后适用本授权书。本学位论文属于不保密。(请在以上方框内打“”)学位论文作者签名:指导教师签名:日期:年月日日期:年月日上海交通大学硕士学位论文第章绪论第章绪论课题研究背景介绍SoC设计介绍随着集成电路工艺进入深亚微米时代芯片内部能够集成越来越多的功能。许多原来在板级与处理器连接的设备现在都集成到了芯片内部甚至把整个系统集成在一个芯片上。这意味着集成电路设计进入了一个新的阶段即片上系统(SystemonaChip,简称SoC)集成阶段。SoC就是将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上。从狭义角度讲它是信息系统的芯片集成是将系统集成在一块芯片上从广义角度它就是一个微小型系统如果说中央处理器(CPU)是主控制器那么SoC就是包括主控制器、存储设备、传感设备的系统。由于SoC将许多原来在PCB(印刷电路板)板上所完成的功能都集成到了芯片内因而可以避免许多PCB系统的缺点例如:板上总线速度的限制信号串扰、地电位不稳、反射和PCB焊盘等效电容等。SoC还是面向特定用户的能最大限度地满足嵌入式系统的要求极大地减少系统的功耗开销减少PCB板上的部件数和管脚数有利于PCB板的性能改善(由于片内连线大大缩短)减少系统开发商的生产成本因此它尤其适合数字化产品的开发如手持设备、信息家电等。SoC设计方法学不仅要研究总线架构技术、IP核可复用技术、软硬件协同设计技术、SoC验证技术、可测性设计技术、低功耗设计技术、超深亚微米电路实现技术等还要进行嵌入式软件移植、开发研究是一门跨学科多学科的新兴研究领域。图显示了一个SoC设计中的例子它是SoC设计的典型形式可有以下部分组成:z微处理器和存储子系统z提供数据路径的片上总线(高速和低速部分)z外部存储器控制器z通信控制器上海交通大学硕士学位论文第章绪论z用户自定制IP模块z定时和中断控制器z通用IO(GPIO)接口zUART(通用异步收发器)接口微处理器存储器输入输出控制器存储器控制IP核总线桥定时器通用IO中断控制UARTDRAM高速总线低速总线图SoC设计范例FigureExampleofSoC总线背景介绍在SoC设计过程中最具特色的是IP复用技术即选择所需功能的IP(给出IP定义)核集成到一个芯片中用。然而由于IP核的设计千差万别IP核的互相连接就成为构造SoC的关键。因此建立正确、高效、灵活的总线结构构造以功能组装为基础的芯片开发模块已成为基于IP复用技术进行SoC设计的关键前提。在早期的可重用设计中使用的各类不同类型总线是主要问题。似乎在每一个芯片设计中都会出现一种新的总线或是专门为该设计进行性能优化的总线。这种方法是设计者很难使用第三方IP或公司中其他项目组的可重用模块。这使得工业界联合会和几个主要大公司开始试图提出一些标准总线接口来解决这一问题并督促可重用模块开发这种单一接口以便让这些模块在各种不同芯片中使上海交通大学硕士学位论文第章绪论用。经过长期的努力这些尝试大多取得了成功。目前业界比较常用的几种总线分别是MIPS公司的XBus、ARM公司的AMBA、Silicore公司的WishBone和IBM公司的CoreConnect。与板上总线不同这些片上总线不用驱动底板上的信号和连接器使用更简单速度更快。片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。由于片上总线与板上总线应用范围的不同因此两者间存在着较大的差异其主要特点如下:采用主从式结构:可支持多个主单元各个主单元可以同时与相应的从单元进行数据交易以提高数据吞吐率。特别是Wishbone总线的交叉开关互联方式这是把通信领域的技术用于片上总线的一个好的范例。这也是片上总线较传统微机总线的最大优点之一。z采用流水线方式:在批量数据交易时即当前的地址与上一次的数据交叠在一起从而实现一个时钟周期传送一次数据。这样就可以实现一个时钟周期完成一次数据交易。z需要尽可能的简单:首先结构要简单这样可以占用较少的逻辑单元其次时序要简单以利于提高总线的速度第三接口要简单如此可减少与IP核连接的复杂度。z需要具备有较大的灵活性:由于片上系统应用广泛不同的应用对总线的要求各异因此片上总线具有较大的灵活性。其一多数片上总线的数据和地址宽度都可变如XBus支持位~位数据总线宽度其二部分片上总线的互连结构可变如WishBone总线支持点到点、数据流、共享总线和交叉开关四种互连方式其三部分片上总线的仲裁机制灵活可变如WishBone总线的仲裁机制可以完全由用户定制。z需要尽可能降低功耗:因此在实际应用时总线上各种信号尽量保持不变并且多采用单向信号线降低了功耗同时也简化了时序。上述几种片上总线输入数据线和输出数据线都是分开的且都没有信号复用现象。由于SoC设计技术己经成为一种基于总线平台的设计技术它所关注的焦点不再仅仅是某个新功能模块的设计实现而是如何去评估、验证和集成多个已经存在的软硬件IP核。SoC设计者所面对的应该是各种不同功能的IP核为此应该上海交通大学硕士学位论文第章绪论把总线控制模块设计成可复用的总线控制IP使其成为SoC的主体结构(BackBone)。其它IP核则可以直接连接在此结构上共同完成SoC的系统功能这样SoC设计者便可以专注于用IP核构建符合实际应用目的的片上系统。课题研究意义及内容课题研究意义近年来数字高清晰度电视已成为多媒体信号处理与相关研发工作的一个热点伴随而来的是覆盖了从信源到信道从编解码到无线传输整个信号处理传输等相关领域的芯片设计制造业的蓬勃发展。高清晰度数字电视(HDTV)SoC平台是高清晰度数字电视音视频解码在系统级芯片上的典型应用实例。基于SoC平台的HDTV解码芯片是所有数字电视接收及播放设备的核心器件。HDTVSoC解码系统是将MPEG系统层解码(DeMux)、音视频解码(AVD)、视频格式转换(VTP)、显示后处理(OSD)以及接口IO控制等功能模块都集成在一块系统级芯片上。于是在一个这样的系统级芯片中处理器、片上总线以及各功能模块的性能和它们各自相互之间的通信速度都直接影响着这个系统的性能。在SoC设计中总线的设计与实现是至关重要的一环它决定了对各IP核的兼容性以及整个系统的稳定性。SoC内部一般可集成很多不同功能的IP核包括各种硬核软核甚至不同的IP核实现形式也可不同。例如可以是代码或者各类网表文件因此构建起一个高效可靠的片上总线将是SoC中各种IP核的信息交互顺利进行的一个前提保障。总线的效率还决定了整个SoC系统的效率总线的效率低下不仅会导致系统中设备间通信性能下降还会使得整个系统性能下降。由此可见总线结构的设计在整个SoC设计中有着很重要的作用。因此在HDTVSoC这样的系统级芯片设计过程当中片上总线的选择和实现对于系统的设计与验证都是至关重要的一环并且必需从验证和实现两方面来考虑片上总线的性能并采用合适的优化方法保证时序收敛来满足系统性能要求。上海交通大学硕士学位论文第章绪论课题研究内容综上所述HDTVSoC系统片上总线的选型是构建系统的关键性第一步因此各种总线的性能分析与比较以及最终的总线选型是系统实现的先决条件。由于各IP模块可以单独进行仿真之后的验证与性能优化主要集中于总线的时序以及性能上。一方面HDTVSoC系统中的双处理器通信的路径上存在着复杂的接口转换逻辑另一方面双处理器之间的通信路径直接决定了系统能否正常运行如果无法保证这些路径上时序收敛则系统将会陷入模块间的互锁无法正常工作。因此有必要针对时序分析报告中关键路径上的时序错误采用适于HDTVSoC系统的时序性能优化方法保证系统稳定工作。针对以上问题我们对几种常用片上总线的性能做了研究与比较依据已有的软硬件条件对片上总线进行选型。对于双处理器之间的路径可通过依据XBus总线特性插入流水线和重新划分系统模块来有效地解决复杂组合逻辑所产生的延迟以此提升系统性能并最终实现可靠和稳定的HDTVSoC系统。论文的主要工作就是围绕HDTVSoC系统中片上总线的性能分析比较应用选型实现以及时序性能优化而展开的通过重新划分系统模块和插入流水线的方式保证了总线方案的可实现性并且以片上总线为基础讨论了多核SoC几个关键问题的实现方案。论文组织结构本文共分四个部分:第一部分为绪论主要描述了SoC设计以及片上总线的背景然后针对课题研究的需要介绍了本论文工作的主要内容及意义第二部分由第二章和第三章组成在详细介绍了两种典型SoC设计架构之后对比视频解码芯片的常用结构说明了HDTVSoC系统与典型架构之间的相关性与特殊性并针对其特点实现了采用XBus总线构建一主多从星型拓扑结构的系统架构解决方案以及基于XBus总线的多核架构解决方案第三部分由第四章组成分析并论证了采用XBus总线实现HDTVSoC的具体过程并针对验证和实现过程中所出现的关键路径上的时序为例提出了插入流水线的解决方上海交通大学硕士学位论文第章绪论法从而解决了时序违例问题并实现了系统性能的优化论文的最后一部分即第五章为总结与展望分析了论文所取得的成果与不足对将来的后续工作提出了设想。本章小结本章首先介绍了课题研究的背景即SoC设计和SoC系统中片上总线的技术背景。然后针对HDTVSoC系统的需要介绍了本文研究工作的重点内容将重点关注HDTVSoC系统架构的解决方案以及适用于该系统架构的片上总线的性能分析、选型以及性能优化并详细说明了该项工作的意义。最后说明了论文的组织结构。上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构第章典型SoC系统架构组成及主要片上总线结构SoC系统区别于以往芯片系统最大的特征是加入了可编程处理器因此处理器的性能直接决定了SoC系统性能的优劣。同时处理器往往是挂接在总线上最主要的IP之一因此在讨论SoC片上总线性能时不可避免地需要结合与其搭配的几种常用片上处理器分析它们在各自领域中是如何相互配合的在SoC设计中发挥作用。如前所述在SoC系统设计过程中一个十分重要的工作就是片上总线的设计为了统一片上总线的接口几个主要的大公司都试图提出自己的标准这其中也包括几大主要的CPU生产商并且他们所提出的标准各具特性可在各自应用领域中获得了很大程度的认可其中最成功的有MIPS、、ARM和IBM。在视频处理方便MIPS处理器已经成为市场标准而在对性能要求不高同时又需要控制开发成本的SoC系统中便是主角同样在手持设备方便ARM处理器则已成为主要标准在其他一些领域IBM的PowerPC也逐渐成为市场先导。这些处理器配合自己的片上总线都分别推出了成功的产品范例。典型SoC系统设计原则作为一个SoC系统处理器是系统中最关键的IP模块而片上总线则是将各个IP模块连接起来的关键桥梁。因此SoC系统的设计是选择合适的处理器并通过片上总线将其与其它模块连接起来的一个过程。由于SoC系统需要将处理器嵌入到芯片当中因此处理器选型的第一条标准就是处理器生产厂商以软核或硬核的形式所提供的该处理器的嵌入式应用方案供SoC系统设计人员使用其次系统性能的要求也是处理器选型的一个重要参考在需要高速运算的应用场合中选用了低性能的处理器显然是不合适的。因为处理器是SoC系统的控制中枢系统性能很大一部分由其所决定因此只有根据应用场合的性能要求来挑选恰当的处理器才是最合适的再次所上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构选用的处理器需要有一个能保证数据高效传输的接口这样才能保证处理器与其它模块之间的通信不会因为接口上的数据阻塞而延误最后行业惯例或标准也是选型的主要参照这一方面保证了设计人员拥有丰富的资源可供使用另一方面也有已成型的推荐设计可供参考。作为SoC系统中另一个重要组成部分高效总线结构针对总线设计流程内在的需求通常遵循的基本原则包括:同步设计、可综合、无三态信号、低延时、单边沿触发、支持多主控及总线仲裁(支持DMA及多CPU核)、高时钟频率独立性、支持突发(高效率)和低门数。遵循这些基本原则可以帮助我们规避很多设计上的风险提高总线效率与IP复用度。当然实际上上述有些原则如“三态总线”可以而且应当在某些应用中使用只是不建议芯片及设计工程师轻易地突破这些规范增加风险。针对系统中总线的外在需要高效的总线结构需要将系统中各IP模块高速的连通起来并保证它们之间的通信能正确高速的进行。这是片上总线需要对每个模块保持一个良好的接口并能仲裁各通信过程使其不发生冲突。而针对系统中的主要IP模块总线更是需要保证不会因为接口发生阻塞而导致整个系统效率下降。因此处理器的选型即是总线选型最主要的参考依据之一往往所选定的处理器都会附有推荐采用的总线标准。由于一些致力于开放知识产权的组织和几家大公司及联合工会的大力推广开发设计出大量基于标准化片上总线的免费模块用户在片上系统总线的选择上更倾向于采用那些标准化、开放化的方案。目前业界采用比较多的总线方案包括MIPS公司推荐的配合其MIPSCPU的XBus总线、ARM公司的推荐配合其ARM处理器的AMBA总线和Silicore公司推荐的通用型Wishbone总线。在SoC系统设计中往往采用配套的处理器和片上总线进行系统设计。下面将针对各个互连规范及它们采用的方案作性能上的分析。典型SoC设计架构组成综上所述作为典型SoC设计系统架构的基础处理器和片上总线的选择直接决定了整个系统的架构和整体性能。而设计一个具备良好性能的SoC系统上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构需要保证各个模块之间性能的匹配首先总线和处理器性能的匹配其次处理器片上总线的组合和整体性能要求的匹配。典型SoC系统设计中通过系统性能的要求对处理器和片上总线进行选型并确保这两种性能上的匹配。基于Wishbone总线和内核的SoC设计在某些SoC应用场合系统对性能的要求并不是很高但对于开发和应用成本却有相当的限制。在这种情况下设计人员应尽可能的选择熟悉且易于开发的处理器配合简单易调试的片上总线设计系统。单片机是一款高性能的位微控制器(MicrocontrollerUnit)在低成本工控领域有着相当广泛的应用并且美国Oregano公司推出了软IP核以VHDL语言的形式提供给设计人员进行SoC系统集成。因此在低成本SoC设计中设计者常常采用作为系统处理器其指令系统、组成结构以及功能方面与传统单片机完全兼容。另一方面对于系统总线的选择仍然是基于简单灵活易于调试的原则。由于基于的SoC设计大多功能相对简单而对成本要求却比较高因此对于这种类型的系统片上总线往往可选用简单、灵活且开放源码的Wishbone总线。采用Wishbone作为配合内核的片上总线既方便调试又可节约成本其总线性能也完全能满足和系统应用的要求。Wishbone最先是由Silicore公司提出的现在已被移交给OpenCores组织维护。它因结构极其简单、灵活、可移植性好又完全公开、完全免费获得众多支持。Wishbone采用的是MasterSlave的构架主、从部件通过内连网络进行互连。由Master来发起每次与Slave之间的数据传输。除MasterSlave外Wishbone还定义了InterCon和SysCon其中InterCon定义为Master和Slave之间通讯所需的电路。它只定义了一种总线结构高速总线。如果一个系统既需要高速也需要低速外部设备总线则可以提供两个不同的Wishbone接口。这样要比设计两个不同的总线接口简单。Wishbone更着重了定义IP核的接口信号和总线周期标准以实现IP核的重用对于主从部件互连的内连网络它只是定义了点到点(pointtopoint)、数据流(dataflow)、共享总线(sharedbus)、交叉开关(crossbarswitch)四种不同形式需由用户来上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构灵活选择、生成、扩展用户还可用两条Wishbone总线进行复杂系统的集成。用户必须根据具体情况对协议标准进行扩展和详细设计定义数据顺序和标签的意义。其它的特性和函数同样也可以由用户自行添加。从这个意义上说Wishbone更像是给出了一个框架等待用户提出具体的实现方法和规范。Wishbone总线的主要特征概括如下:z所有应用使用一个总线体系结构z简单、紧凑的体系结构z支持多控制器z位地址空间z~位数据总线(可扩展)z单周期读和写zRMW(READMODIFYWRITE)周期z事件周期z支持重试z支持内存映射FIFO(FISRTINFIRSTOUT)和十字互连接口z提供为较慢设备使用而扼制数据流的机制z使用者定义标志为确定数据传输类型z由终端用户定义仲裁方式。在确定内核和片上总线之后就可以设计各个IP的总线接口了从图可以看到每一个功能IP都需要经过一个Wishbone接口模块该模块是用于IP与总线连接进行通信的信号转接模块。各个IP通过该模块挂接到Wishbone总线上以此集成SoC。上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构ROMRAM功能模块Wishbone接口Wishbone总线控制器LCD接口LCDWishbone接口GPIOWishbone接口GPIO接口DA接口DAWishbone接口PWM接口PWMWishbone接口图SoC系统典型结构FigureTypicalArchitectureofSoCSoC由IP、LCD显示驱动接口IP、GPIO接口IP、DA接口IP以及PWMIP组成可完成的主要功能是由控制的PWM控制电平输出同时还可以由用户观测并调整输出波形。IP中的RAM和ROM已经集成在了内核中无需电路外挂存储器既简化了设计省去了存储器接口控制模块又能加快系统运行速度。在整个系统中IP作为系统的主设备而其他外围IP作为从设备主设备访问从设备是通过总线控制器进行调配的以实现各个功能部件之间的数据通信及逻辑控制。基于AMBA总线和ARM内核的SoC设计ARM是所有由AdvancedRISCMachines公司设计的RISC处理器的统称这些处理器都有同样一些特点比如耗能低、性能高且廉价等。由于其出色的低功耗性能使其大量地运用于手持移动设备当中甚至已成为该领域的标准之一。它还提供小型、快速、低功耗的集成式RISC内核方便设计人员用于SoC开发尤其适合手持设备或移动通信对于一些有性能要求的手持设备来说ARM高性能低功耗的特点无疑是最佳的选择。上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构ARM公司在推出其处理器的同时对其接口和连接规范也作了推荐而且ARM公司所推出的AMBA总线不仅仅是一个单独的片上总线解决方案更可以看作是一套片上总线的规范。采用ARM处理器作为SoC系统嵌入式处理器的系统都会采用AMBA总线进行模块连接。AMBA(AdvancedMicrocontrollerBusArchitecture)总线规范是由ARM公司所设计的一种用于高性能嵌入式系统的总线标准。AMBA总线规范主要设计目的是:满足具有一个或多个CPU或DSP的嵌入式系统产品的快速开发要求增加设计技术上的独立性确保可重用的多种IP核可以成功地移植到不同的系统中适合全定制、标准单元和门阵列等技术促进系统模块化设计以增加处理器的独立性减少对底层硅的需求以使片外的操作和测试通信更加有效。为此AMBA总线要求在要求高速度高带宽的应用中能提供高性能的片上总线同时在不需要高速总线的场合则要求尽量结构简单资源占用少的总线逻辑。目前AMBA拥有众多的第三方支持被ARM公司以上的合作伙伴所采用在基于ARM处理器内核的SoC设计中已经成为广泛支持的现有互连标准之一。在高速数据通信的情形下只定义一组总线可能很难调和不同应用场合对总线的需求的而AMBA的目标又是确立一种通用的总线规范因此AMBA总线解决以上矛盾的方法是定义了三种总线形式分别应用于各种不同的场合从而满足不同系统对总线的要求:zAHB(AdvancedHighperformanceBus):用于连接高性能系统模块。它支持突发数据传输方式及单个数据传输方式所有时序参考同一个时钟沿zASB(AdvancedSystemBus):用于连接高性能系统模块它支持突发数据传输模式zAPB(AdvancedPeripheralBus):是一个简单的接口支持低性能的外围设备。图显示了一个典型的基于AMBA的微控制器同时集成AHB(或ASB)和APB接口。ASB总线是旧版系统的总线而新版的AHB总线更增强了对性能、综合及时序验证的支持在此不再赘述。APB总线通常用作局部的第二总线是AHB上的单个从属模块。上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构图AMBA总线逻辑结构FigureArchitectureofAMBAonchipBus作为AMBA总线规范中最重要的组成部分AHB总线的关键是对接口和互连均进行定义目的是在任何工艺条件下实现接口和互连的最大带宽。AHB接口已与互连功能分离不再仅仅是一种总线而是一种带有接口模块的互连体系。连接AHB总线和APB总线的APB桥的唯一功能是提供更简单的接口。任何由低性能外围设备产生的延迟都会由连接高性能(AHB)总线的桥反映出来。桥本身仿佛是一个简单APB总线的主设备它访问与之相连的从设备并且通过高性能总线上控制信号的子集控制它们。由于APB总线可以看作是AHB总线上一个子设备APB总线上挂载的外围器件也就可以看作是AHB总线上子设备的延展因此AMBA的连接主要就是AHB的连接。AHB是一种先进的系统总线。它主要的目的就是连接高性能、高吞吐率的设备例如CPU、DMA和DSP。它具有的主要特性包括:z高性能新一代总线B上海交通大学硕士学位论文第章典型SoC系统架构组成及主要片上总线结构z多控制器z分段传输z单周期总线控制权移交z没有三态实现方式z~位总线宽z包含一种访问保护机制用来区别特权访问和无特权访问模式或指令和数据提取等z猝发传输模式最大为节z访问空间限制在位z提供为较慢设备使用而扼制数据流的机制z支持仲裁、REQ、GNT和LOCKz支持字节、半字和字传输。蓝牙是用于GHz频带无线数据通信的标准它是为了支持短距离(cm~m)通信而开发的。蓝牙使用无线通信可支持膝上电脑到蜂窝电话、打印机、PDA、桌上电脑、传真机、键盘等等的连接它还提供一个连接现行数据网络的桥梁。这样它可以用做个人网络的电缆替代技术。这一标准支持Mbits的总数据率使用跳频方案和前向纠错在多噪声和不协调的环境中实现稳固的通信。VLSI蓝牙基带控制芯片是一个由VLSITechnology公司开发的标准部件用于基于蓝牙的便携式通信设备。蓝牙基带控制器的组织结构如图所示芯片以同步的ARMTDMI核为基础包含KB快速片上SRAM和KB指令Cache。关键的子程序可以从片外ROM加载到这些片内RAM中来以得到最佳性能。Cache改善驻留于片外存储器的代码的性能和功耗效率。有一系列外围模块共用若干引脚其中包括有个UART、一个USB接口和一个IC总线接口。FIFO缓冲器隔离处理器使之不必对通过这些接口传输的每一个字节做出响应。外部总线接口支持带有位和位数据总线的设备而且能灵活地产生等待状态。计数定时器模块有个位计数器连接成一个位预定标器。另外中断控制器提供所有片内和片外中断源的控制。

热点搜索换一换

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/13
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部