关闭

关闭

关闭

封号提示

内容

首页 SoC平台的片上总线设计及IP核集成技术研究.pdf

SoC平台的片上总线设计及IP核集成技术研究.pdf

SoC平台的片上总线设计及IP核集成技术研究.pdf

xl46512 2012-05-08 评分 0 浏览量 0 0 0 0 暂无简介 简介 举报

简介:本文档为《SoC平台的片上总线设计及IP核集成技术研究pdf》,可适用于IT/计算机领域,主题内容包含SoC平台的片上总线设计及IP核集成技术研究ResearchondesignofOnChipBusandIPCoreIntegrationTechn符等。

SoC平台的片上总线设计及IP核集成技术研究ResearchondesignofOnChipBusandIPCoreIntegrationTechnologyoftheSoCPlatform作‘者姓名衄往学位类型堂压亟学科、专业捡塑』撞盔皇自麴丝装置研究方向.塑篚这麦塞盛撞苤导师及职称高明俭煎援韭墨型副婴窒旦年月SoC平台的片上总线设计及IP核集成技术研究捅安由于在迄今为止的集成电路发展历程中摩尔定律一直在起作用因此芯片的集成度不断提高功能日益复杂系统芯片(SoC:System.onaChip)就是其中的典型代表。它在带给我们巨大便利的同时也向传统的设计方法学提出了挑战。基于平台的设计方法是目前工程上广泛采用的一种SoC设计方法它是SoC设计方法学的发展趋势。基于平台的设计过程可以划分为两个阶段:平台的设计和平台的应用因此基于平台的设计方法的基础是拥有一个SoC平台。而平台设计中的一个重要方面是进行片上总线的设计因为当前SoC设计中普遍采用的是片上总线的体系结构。另一方面应用平台进行产品开发过程中的一个主要工作是在平台的基础上进行IP核的集成与删减。可以看出片上总线的设计及IP核集成技术对基于平台的设计方法具有非常重要的意义。本文分析了基于平台的设计方法学并对SoC平台中的片上总线设计及IP核的集成技术进行了研究。另外考虑到目前SoC的验证是个非常大的挑战本文依据该片上总线构建了一个集成化的验证环境来提高验证效率。论文的主要工作如下:.研究了基于平台的设计方法学包括SoC平台的概念、基于平台的设计流程、平台中使用的互连机制、并总结了该设计方法的优缺点。.基于层次化片上总线构建了一个SoC平台并重点讨论了其中总线桥模块的设计过程。该模块采用了参数化的设计思想易于在外设总线上进行IP核的集成可以显著提高集成效率。.分析了功能验证的方法和基本流程并从验证平台的架构、验证数据的组织和管理、验证IP的设计和系统脚本的设计四个方面阐述了集成化验证环境的构建过程并利用该验证环境完成了片上总线桥的验证。该验证环境同样适用于使用该片上总线的SoC验证。.总结了IP核集成存在的问题及IP核集成的一般方法使用该方法完成了IIC模块在外设总线IPBUS上的集成工作并对接口的正确性进行了验证。通过对上述内容的研究和实践一方面积累了片上总线设计及IP核集成的经验另一方面也为基于平台的设计方法学的应用奠定了一定的基础。关键词:SoC平台片上总线功能验证验证IPIP集成ResearchondesignofOnChipBusandIPCoreIntegrationTechnologyoftheSoCPlatformAbstractUntilnOWbecauseMooreLawcontinuouslyplaystheroleintheIntegratedCircuitdevelopmentingcoursethechip’SintegrationinceasinglyenhancesthefunctionisdaybydaycomplexSoCistypicalrepresentativeofthem.itwhiletakestowhichwegreatlyfacilitates.alsoproposesthechallengetothetraditionaldesignmethodology.PlatformBasedDesign(PBD)isthequitepopularoneofthepresentSoCdesignmethoditisthetendencyoftheSoCdesignmethodology.PBDcanbedividedintotwostages:platformdesignandapplicationofplatformSOthefoundationofPBDisowningaplatform.AnimportantaspectofPBDisdesignofOnChipBus(OCB)becausenowOCBisgenerallyusedintheSoCdesignOntheotherhandamajorjobofPBDisintegrateordeleteIPcore.SowecanseedesignofOCBandintegrationofIPcorehavesignificantcountonthePBD.ThisdissertationdiscussesPBDmethodoloygandresearchesondesignofOCBandintegrationofIPcore.MoreoverconsideringthechallengeofSoCverifivationaverificationenvironmentisalsodesignedtoimproveverificationefficiency.Themainworkandachievementareasfollows:.PBDmethodoloygisanalyzedincludingtheconceptofSoCplatform、thedesignflowofPBD、theinterconnectionmechanismoftheSoCplatformalsosummarygoodandbadpointsofPBD..ConstructaSoCplatformmainlydiscussthedesignprocessofbusbridgemodule.ThismoduleusetheparameterizeddesignthoughtesaytointegrateIPcoreonperipheralbus..Analyzethefunctionalveriflcationnmethodandthebasicflowofitandfinishtheconstructionofveficationplatformbasedonfourpoints:structureoftheplatform、organizationandmanagementofthedata、designofverifivationIPanddesignofsystemscripts.ThisplatformalsoadaptstoverificationoftheSoCuseofthisOnChipbus..SummarytheproblemofIPcoreintegrationandthemethodsofitalsousethismethodfinishtheintegrationIICmoduletoIPBUSandverifiedthecorrectnessofit'sinterface.ThroughresearchandpracticeonabovecontentsononehandaccumulateexperienceofdesignofOCBandIPintegrationontheotherhandlaidthefoundationofapplicationofPBD.Keywords:SoCPlatform、OnChipBus、FunctionalVerification、VerificationIP、IPIntegration图一l图卜图图图图图图图图图一l图图图图图图图图i图图图图图图图图图图一ll图一图一图一插图清单IC产业的分工.集成电路设计自动化的各个阶段.SoC结构示意图...半导体工艺发展与IC设计效率增长之间的剪刀差...典型的层次化片上总线体系结构AMBA总线架构...CoreConnect总线架构..wishbone总线架构..基于平台的总体设计流程基于平台的设计方法示意图....SoC平台结构框图SoC平台地址映射图.系统总线基本读数据传输时序图系统总线基本写数据传输时序图IPBUS基本读/写数据传输时序图..典型的数字IC设计及验证流程.总线桥结构框图..总线桥模块状态转移图..事务与接口信号间的对应关系..验证平台结构示意图.验证平台结构图..验证平台配置文件测试平台模板文件验证平台数据组织流程图模块目录..芯片系列目录.工作目录..系统运行脚本.格式转换脚本.基于任务的MLB总线功能模型的Verilog描述总线监视器的工作过程..写位数据到位外设的仿真波形图.图一图图一图图图图图图图背靠背的读数据波形图.插入等待状态下的写位数据的仿真波形图包含错误状态的写位数据的仿真波形图..语句覆盖率报告.IP经封装后集成到片上总线中的示意图.可重用IP核的系统级设计框图IICPCI桥的顶层框图.IIC的基本读写时序图.IIC封装电路的信号处理..IIC总线接口的仿真波形图O表一l表i表表表表表表表表表表表格清单SoC设计方法主要特征比较表..系统总线主要信号及其功能描述...l传输码编码及其说明.传输数据宽度编码及其说明.IPBUS总线信号及其说明总线桥设计中的参数定义外设端口大小编码说明..总线桥写数据对齐规则..总线桥读数据对齐规则..VSIA功能验证分类法IPBUS总线上读事务与总线信号问的对应关系总线桥IP核的功能验证计划表.独创性声明本人声明所呈交的学位论文是本人在导师指导F进行的研究工作及取得的研究成果。据我所知除了文中特别加以标志和致谢的地方外论文中不包含其他人已经发表或撰写过的研究成果也不包含为获得盒匿工些太堂或其他教育机构的学位或证书而使用过的材料。与我一同作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。学能论文作者签字:可吖午签字日期:。年耳月q日学位论文版权使用授权书本学位论文作者完全了解盒目B王些友堂有关保留、使用学位论文的规定有权保留并向国家有关部门或机构送交论文的复印件和磁盘允许论文被查阅或借阅。本人授权鱼月B王些盘堂可以将学位论文的全部或部分论文内容编入有关数据库进行检索可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后适用本授权书)学位论文者签名名:磊一签字日期:叩年斗月f日签字日期h年午月日学位论文作者毕业后去向工作单位:通讯地址:电话邮编致谢在论文完成之际我首先要感谢我的导师高明伦教授和潘剑宏老师是您们给予我进入集成电路设计这一领域学习和研究的宝贵机会并由衷感谢两位老师在我读研期间给予的培养、支持和无私的教诲!感谢论文指导教师张多利副教授在工作和学习中给予的指导。在论文的写作过程中他提供相当有价值的帮助并耐心阅读本文提出宝贵的修改意义。感谢验证项目组成员:张多利、贺珊、何亚军、沈斌在学习和课题研究中提供的无私帮助。感谢IP评测项目组成员:张溯、周萌、许海辉、章伟在项目中给予我的帮助。感谢国家项目基金及武装部预研项目基金的支持。感谢合肥工业大学微电子设计研究所全体成员在我研究生期间给予我的帮助和支持。由衷感谢我的父母和亲人多年来的培养和关心。最后还有感谢文中引用过文献的所有作者们没有他们的工作就不可能完成本论文他们的科学严谨的态度让我受益匪浅。作者:何伟年月.集成电路的发展与特点第一章绪论自年世界上第一块半导体硅集成电路(IC:IntegratedCircuit)研制成功以来【”集成电路以其极高的性能.价格比受到工业界及学术界的高度重视一直以惊人的速度发展着。衡量集成电路技术进步的主要标志是集成度围绕着提高集成度为目标的工艺和设计技术一直是集成电路技术的主要发展方向。所谓集成度是指在单一芯片上所集成的晶体管的数目。集成度的提高使集成电路的功能增强成本降低速度提高功耗下降可靠性加强。这些优点恰恰就是集成电路出现的驱动力也是分立元件组成的电路逐渐被替代成集成电路的根本原因。集成电路是由多个半导体器件单元、电子元件按设计要求实现电气互连而成的统一体。依据材料和工艺不同分为半导体集成电路厚膜电路薄膜混合电路现在生产和使用的绝大多数是半导体集成电路。半导体集成电路按集成度可分为小规模IC(个以内)、中规模IC(~个)、大规模(万个)、超大规模(万~万个)、特大规模(万~亿个)、巨大规模(亿以上)。集成度的增长正如Intel公司创始人之一GordonE.Moore年所预言的那样:集成电路的集成度每个月将增加一倍性能增加一倍这就是著名的摩尔定律(MooreLaw)t“。从多年的Ic发展历程来看“从电路集成到系统集成”这句话是对Ic产品从小规模集成电路到今天巨大规模集成电路发展过程的最好总结即整个IC产品的发展经历了从传统的板上系统到片上系统(SoC:System.onaChip也可译为系统芯片)的过程。在这历史过程中世界IC产业为适应技术的发展和市场的需求其产业结构经历了几次重大变革i儿(如图.所示)。第一次变革:IC产业仅处于以生产为导向的初级阶段。年代IC的主流产品是微处理器(MPU:Micro.ProcessingUnit)、存储器以及标准逻辑电路。这一时期集成设备开发商(IDM:IntegratedDeviceManufacturer也称为垂直型企业指具备设计、制造、封装、测试和销售等一整套开发能力的企业)在IC市场中充当主要角色IC设计只作为其附属部门而存在。这时的IC设计与工艺密切相关主要以人工为主计算机辅助设计(CAD:ComputerAidedDesign)系统仅作为数据处理和图形编程之用。第二次变革:无生产线的IC设计公司(Fabless)与只有生成制造能力的晶圆代工公司(Foundry)的崛起。年代IC的主流产品为MPU、微控制器(MCU:Micro.ControllingUnit)及专用集成电路(ASIC:ApplicationSpecificIC)。这时Foundry与Fabless相结合开始成为Ic产业发展的新模式。随着MPU和PC机的广泛应用与普及IC产业已开始进入以客户为导向的阶段。噬型譬掣l掣学』。。。一刮Chipl‘、。厂面迅坐、===书锥、/设计止=翱。二!之.I重:’一用乱】口堆l窿/:Yroc,/一。:、=(::::。”oIi匡豳菡函{匝量圆医盈堑刿I塞矗鏖擅J军代T.年代,..年代lIPChip图卜lIC产业的分工第三次变革:“四业分离”的IC产业。年代随着INTERNET的兴起IC产业跨入以竞争为导向的高级阶段国际竞争由原来的资源竞争、价格竞争转向人才知识竞争、密集资本竞争而以动态随机存储器(DRAM:DynamicRAM)为中心来扩大设备投资的竞争方式已成为过去。如年美国以Intel为代表为抗争日本跃居世界半导体榜首之威胁主动放弃DRAM市场大搞CPU对半导体工业作了重大结构调整又重新夺回了世界半导体霸主地位。这使人们认识到越来越庞大的Ic产业体系并不有利于整个Ic产业发展“分”才能精“整合”才成优势。于是IC产业结构向高度专业化转化成为一种趋势开始形成了设计业、制造业、封装业、测试业独立成行业的局面。IC产业最近的一次分工始于年代末目前仍在进行。这就是IC设计产业中的系统设计和知识产权模块(IP:IntellectualProperty)设计的分工形成了以SoC技术为主的Chipless(指整合IP以形成新的产品不做具体模块的设计)设计方式。现今集成电路产业显著地表现出如下特点【】:市场性。市场的需求决定了集成电路产品的导向。创造性。IC设计是一项创造性极强的工作对于每个品种来说都是一个新的挑战。更新性。IC设计技术日新月异设计方法和设计软件也在不断推陈出新。紧迫性。集成电路产品尤其是消费类产品大都有上市时间的要求。IC设计工程师所面临的问题是以最快的速度设计出正确的、效益最大的产品。合作性。由于技术的发展IC设计中的技术分工显得越来越重要。任何人都很难成为所有方面的专家而通常只能成为某一方面(如系统、逻辑、版图)的专家。一个成功的设计必须由多人的共同努力才能完成。风险性。IC设计人员在产品的开发中承担着很大的风险任何一点失误都可能造成产品开发的失败。.集成电路设计方法和工具的变革随着集成技术的不断发展和集成度的迅速提高集成电路芯片的设计工作越来越复杂因而急需在设计方法和设计工具这两方面有一个大的变革。各种计算机辅助工具的涌现以及设计方法学的诞生正是适应了这样的要求。多年来集成电路设计自动化(EDA:ElectronicDesignAutomation)的发展大致可分成三个阶段【见图.。行仑逻仓局擒图形生为d’综‘吲线IU图/成综辑口口年代高层次设计自动化年代计算机辅助工程年代计算机辅助设计图集成电路设计自动化的各个阶段年代的第一代EDA称为计算机辅助设计系统它以交互式图形编辑和设计规则检查为特点。那时的逻辑图输入(SchematicEntry)、逻辑模拟、电路模拟与版图验证是分别进行的人们需要对两者的结果进行多次的比较和修改才能得到正确的设计。第一代EDAI具还不能适用于规模较大的设计项目而且设计周期长、费用高。年代出现了第二代EDA系统称为计算机辅助工程(CAE:CompmerAidedEngineering)系统。它集逻辑图输入、逻辑模拟、测试码生成、电路模拟、版图设计、版图验证等工具于一体构成了一个较完整的设计系统。不仅有设计全定制电路的版图编辑工具还包括有门阵列、标准单元等电路系统可完成自动布局、自动布线功能因而大大减轻了版图设计的工作量。在CAE系统中更重要的是引入了版图与电路之间的一致性检查(LVS:LayoutVersusSchematic)r具。但是一致性检查在设计的最后阶段才得以实施因而一旦发现错误还需修改版图或修改电路需要付出相当大的代价。进入年代芯片的复杂程度越来越高数万门乃至百万门的电路设计的需求越来越多。单是依靠原理图输入方式已不堪承受采用硬件描述语言(HDL:HardwareDescriptionLanguage)的设计方法就普及起来设计工作从行为、功能级开始EDA向设计的高层次发展其特点是高层次设计的自动化(HLDA:HighLevelDesignAutomation)。在第三代EDA系统中引入了硬件描述语言一般采用两种语言即VHDL和VerilogHDL语言此外还引入了行为综合和逻辑综合工具。采用较高的抽象层次进行设计并按层次化方法进行管理可大大提高处理复杂设计的能力设计所需的周期也大幅度缩短综合优化工具的采用使芯片的品质如面积、速度、功耗获得了优化因此第三代EDA系统迅速得到了推广应用。由于采用了高层次设计自动化可使设计者在正式流片以前多次改换电路的结构从而选出最佳的方案。到了世纪年代中后期SoC技术越来越受到重视并逐渐成为超大规模集成电路设计中的主流技术。由于SoC设计的固有复杂性再加上消费类产品在整个芯片市场上份额的不断增加芯片的更新速度越来越快造成产品上市时间(TTM:Time.To。Market)的压力也随之增加。因此迫切需要集成电路设计方法学有更大的突破这时一种新的SoC设计方法一一基于平台的设计(PBD:PlatformBasedDesign)方法应运而生。.集成电路验证技术概述无论使用哪种设计方法验证(VerificatiOn)工作都至关重要。它是发现设计缺陷确保设计正确的重要措施。验证的定义是“证明一个设计是否正确的过程”【】。验证工作贯穿整个设计流程从行为级设计一直到芯片设计交付(signoff)之前都需要做足够多的验证工作。工业界现有的验证技术各式各样它们大体可以分为四类:动态仿真验证技术、静态验证技术、形式化验证技术以及物理验证技术【】。动态仿真技术是一种重要的验证技术它的基本思想是从设计规范出发设计测试向量集和标准输出同时还可能需要设计仿真环境然后对设计施加激励观察设计的输出是否和标准输出一致从而判断设计的正确性。它既可以验证设计的功能也可以检查时序缺点是完备的测试向量集的设计需要耗费很大的人力和时间。静态验证技术包括代码静态检查和静态时序分析。代码静态检查对设计的代码作静态检查来验证其在语法上的正确性。它的主要目的是在设计周期的早期查出设计代码中的简单错误避免使用更高级的工具时耗费大量的时间。静态时序分析用来检查设计中的存储元件是否满足其时序要求如建立时间、保持时间、各种时序延迟等。它的主要特征是不需要测试向量就几乎可以覆盖到所有的时序路径且运行速度快占有内存少它完全克服了动态时序验证的缺陷适合于大规模的片上系统电路的时序验证。形式化验证技术是当前验证领域研究的热点和静态验证技术一样它也是一种穷尽验证方法。理论上它可以保证非常高的验证速度和%的覆盖率。它主要可分为:定理证明技术模型形式检查和等价性检查其中目前应用最广泛且最成熟的是等价性检查技术。物理验证技术用于检查设计对象中是否有物理违规。物理验证技术包括设计规则检查、版图与原理图的比对、工艺天线效应分析、信号完整性检查等。它应用于物理版图是确保设计可靠性的一个重要步骤。但是验证一直是芯片设计中最困难、最具挑战性的课题之一。工业实践表明在目前的设计流程中验证所需时间已经占到整个设计周期的%甚至高达%以上。年当VSIA(VinualSocketInterfaceAlliance)举行验证专题会时许多世界级验证专家得出结论:“Verificationishard”几周后更把结论更正为“Verificationisnotharditisveryhard”。随着SoC设计规模和复杂度的不断增加以及产品开发周期、面市时间的不断缩短验证尤其是功能验证(FunctionalVerification)已成为了SoC设计和开发的瓶颈sl。因此对于集成电路产品的验证尤其是SoC的验证有各种验证技术的支持还不够还需要解决一个验证效率的问题而通过搭建验证环境的方法可显著地提高验证的效率。当前由于SoC的规模越来越大因此验证环境的规模也越来越大复杂度越来越高验证环境的配置和管理面l临着更多的挑战如资源配置、数据管理、脚本设计等诸多要素对验证效率、验证环境的可重用性都有很大的影响。完善的仿真验证环境的开发是当前SoC功能验证的重要问题。.课题来源本文的研究内容来源于:国家项目一一集成电路IP核评测技术(项目编号:AAl)武器装备预先研究项目一一XXXXXXXX验证技术研究(项目编号:xxxxxxxxxxx、。.论文背景与意义在年CSIP(国家软件和集成电路公共服务平台)进行的中国IC及IP发展调研中有超过%的被调研企业在采用.Sum工艺进行产品开发有超过%的被调研企业所设计产品的规模高达万门以上有超过%的被调研企业进行过或正在进行SoC设计。以上数据表明我国IC设计的主流方法正在由ASIC向SoC转变。但目前工艺的先进性和设计的相对滞后性使SoC设计仍面临着巨大的挑战具体表现在:SoC实现的是一个功能复杂的庞大系统其规模决定了芯片的设计不仅需要设计者具备集成电路的知识通常还需具备系统方面的知识也要对芯片的应用有透彻的了解由于SoC中加入了CPU或DSP芯核嵌入式软件的设计将必不可少。因此SoC的设计是一个软硬件协同设计的过程对于如此庞大的系统进行充分的验证是个非常大的挑战目前电子产品市场竞争激烈要求尽量缩短产品的研发周期加速其面市。所有的这些挑战要求SoC的设计不能按照传统的依靠标准单元库的ASIC设计流程必须借鉴和使用已经成熟的设计革新其设计方法。从ASIC到SoC设计方法的转变是一场轰轰烈烈的技术革命这场革命为突破我国IC设计瓶颈从整体上提升我国Ic设计能力提供了难得的历史机遇。目前基于平台的设计方法已经成为SoC设计的最佳解决方案【l其出发点是:通过提供基本平台结构由用户在平台的基础上针对自己的特定应用快速构造具体的产品。基于平台设计方法的基础是拥有一个SoC平台。SoC平台设计过程中首先要考虑的问题是平台中使用的互连机制目前在SoC设计中普遍使用的互连机制是使用层次化片上总线(OCB:OnChipBus)的结构它是当前SoC设计的主流体系结构。而利用平台进行产品开发的一个主要工作是在平台的基础上进行IP核的集成和验证。本文对PBD技术进行了讨论并对片上总线的设计与验证、及IP核集成技术进行研究。通过对上述内容的研究和实践一方面积累了片上总线设计及IP核集成的经验另一方面也为基于平台的设计方法学的应用奠定了一定的基础为提升SoC设计验证的效率进行了有益的尝试。.论文结构安排论文共分六章简述如下:第一章:绪论。简述集成电路的发展集成电路设计方法和工具的变革集成电路常用的验证技术。最后是课题来源、论文意义及章节安排。第二章:基于平台的SoC设计方法。首先阐述了SoC与IP的相关概念SoC设计方法学的演变过程及SoC平台的概念。然后对SoC平台中广泛采用的互连机制一一片上总线进行了说明并比较了几种成熟的片上总线。最后讨论了基于平台的设计流程并总结了该设计方法的优缺点。第三章:SoC平台片上总线的设计。首先构建了一个SoC设计平台并重点讨论了平台内连接系统总线和外设总线的总线桥模块的设计过程包括制定设计规范模块划分及各个子模块的设计。第四章:SoC平台片上总线的功能验证。首先阐述了功能验证的相关概念及流程然后提出构建一个集成化的验证环境包括验证平台的架构设计、脚本的设计、验证IP的设计等方面。最后利用该验证环境按照讨论的验证流程完成了片上总线桥模块的功能验证。第五章:外设IP的集成及接:验证。首先分析了目前IP核集成存在的问题并提出了IP核集成的一般原则。最后按照该原则完成了IIC模块在片上总线中的集成并对接口进行了验证。第六章:总结与展望。总结了论文的工作并对有待进一步研究的问题进行了展望。第二章基于平台的SoC设计方法SoC是集成在单一硅片上的完整系统如此复杂的芯片如果每设计一个芯片就重新设计它所包含的所有模块那么工作量就会很大有可能会错过产品最佳的上市时间也会耗费更多的设计成本。TTM和设计成本一直都是推动集成电路设计方法学进步的两个基本动力fJ在这种推动力下出现了基于平台的设计方法学。本章首先阐述SoC的概念及SoC的设计方法然后讨论了SoC平台的概念、SoC平台中使用的互连机制及基于平台的SoC设计流程最后总结了SoC平台设计方法的优缺点。.SoC与IP..SoC简介作为集成电路产业中的新技术SoC技术始于世纪年代中期。年摩托罗拉公司发布的FlexCoreM系统(用来制作基于M系统和PowerPCⅢ的定制微处理器)和年LSILogic公司为SONY公司设计的SoC是基于IP核完成SoC设计的最早报道。在年的CICC(CustomIntegratedCircuitsConference)会议上摩托罗拉公司SoC设计技术研究部主任JoePumo作了题为“SoC:TheConvergencePointforSolutionofthe“Century”的主题报告对SoC的现状和发展趋势作了详尽的分析和介绍。该报告认为SoC设计技术的出现是集成电路产业发展历史上的一次革命它将全方位地、深刻地影响集成电路的设计、加工、市场和应用。所谓SoC一般是指在单一芯片上实现的数字计算机系统。该系统应包含两个基本部分:硬件部分和软件部分。硬件部分包括微处理器、总线、存储单元、I加端口等计算机系统的基本部分软件部分主要指操作系统也可以包括重要的应用软件。通常情况下如果一种集成电路芯片具备如下特征的话那么就可以称其为SoC这些特征是ItS实现复杂系统功能的大规模集成电路采用深亚微米工艺技术使用一个或数个嵌入式CPU或数字信号处理器(DSP)I其备外部对芯片进行编程的功能主要采用第三方的IP核进行设计。一个典型的SoC结构示意如图.所示【l“它指出了SoC应包含的一些主要模块:芯核和嵌入式存储器是SoC必不可少的部分它保证了SoC的可编程性。此外还有用于产生特定功能的IP核A、B、C接口电路PCI(PeripheralComponetInterface)时钟产生电路PLL(Phase.LockedLoop)测试端口TAP(TestAccessPon)以及与外部相联系的A/D、D/A转换电路。除此之外一些特殊功能可能还需要用户定义逻辑(UDL:UserDefinedLogic)来实现。图一lSoC结构不惫图作为集成在单一硅片上的完整系统SoC具有很多优势【】:在相同工艺条件下能够实现更高的性能能极大改善功能开销体积缩小可减少印制板上的部件数和管脚数在一定程度上抑制了噪声问题可靠性提高降低了设计风险减少了系统开发成本尤其适合数字化产品开发如手持设备信息家电等。由于SoC可以使应用产品实现小型、轻便、低功耗、多功能高速度和低成本因此具备较强的市场竞争力广泛应用于计算机、通信、消费、工控、交通运输等领域。据估计SoC的销售额从年的亿美元将增长到的亿美元年增长率超过%【】二十一世纪将是SoC快速发展的时期。.I.SoC中的IP技术在强大的商业压力下设计公司要想极大地提高SoC的生产效率就必须尽可能多地使用现有的电路模块甚至从其它公司获得所需要的IP核。然后再将这些合适的IP模块通过某种方式“拼装”成符合一定功能需求的系统芯片这就是IP核的重用技术。IP重用技术充分利用现有资源缩短产品的上市周期降低了产品成本为SoC带来了生命力。以至于通常情况下把SoC设计技术又称为基于IP重用的系统集成技术。也就是说SoC的基本设计方法是对IP的集成(Integration)。IP核是集成电路知识产权模块的简称。其定义是:经过预先设计、预先验证具有相对独立的功能可以重复使用的电路模块【。。在工业界又常被称为SIP(SiliconIP)。按照IP在设计流程中的位置可以将其分为三种:软核IP、固核IP和硬核ip”J。软核IP(SoftiP)是用可综合的硬件描述语言(HDL:HardwareDescriptionLanguage)描述的电路功能块。由于不涉及具体的物理实现因此有着很好的灵活性但同时也导致了性能上(比如时序、面积、功耗等方面)的不可预知性。另外由于软核IP通常以可读文本形式存在因此在使用时需要冒相当大的知识产权保护的风险。硬核IP(HardIP)通常以集成电路版图的形式提交并经过实际的物理验证可被新设计作为特定的功能模块直接调用。由于经过版图设计优化通常具有最低的面积和功耗代价以及最高的性能。它完成了全部的前端和后端设计制造工艺已经确定灵活性最小但知识产权的保护比较简单。硬核IP通常以GDSII(GeometriCDataStandardII)的文件形式提供但硬核供方通常会提供其行为模型和时序模型。固核IP(FirmIP)是基于某一特定工艺库产生的网表文件在结构、面积和性能的安排上都进行了初步优化。固核IP提供了介于软核IP和硬核IP之间的一个折衷方案与硬核IP相比它有较好的灵活性和可移植性与软核IP相比在性能和面积上有较好的可预知性。另外随着系统芯片中软件成分的不断增加及软硬件协同工作的不断扩大和深入集成系统中的软件也被设计工程师视为IP的一种形式。SoC设计方法的演变使IC设计开始进一步分工细化出现了IP设计和SoC系统设计。系统设计直接面对产品开发而IP设计不面对产品市场而是面对系统设计。如今IP已成为IC设计的一项独立技术。作为SoC设计的基础IP质量的高低、数量的多少、交易的难易、保护是否得力等因素越来越成为影响SoC发展的重要因素。目前进行IP经营的公司主要有四类:一类是IP专业公司如ARM、MIPS等它们以IP的授权为主要盈利模式二类是大型的系统芯片设计公司如Freescale、TI、IBM等它们的IP多是内部使用少量会拿出交易三是EDA软件公司如Synopsys、Mentor、Cadence等它们的IP多是用以配合EDA工具销售四是Foundry如TSMC、SMIC等它们的IP可以免费提供给重要客户以提高Foundry的产能。从设计方法学的角度来说使用IP进行复杂电路的设计并不能算得上是一场革命它只是八十年代流行的利用标准单元进行设计的扩展。但是IP的商业化大大加快了芯片的开发速度随着设计方法学的不断发展在芯片设计中使用IP已成为业界的主流设计技术从而使设计者可以将精力集中在更高的抽象层次上。.SoC的设计方法目前集成电路的设计能力和工具能力远远落后于半导体工艺的发展。从图.可以看到在过去的二十多年中加工技术以平均年递增%的速度发展而设计能力的发展速度只有%形成了一个剪刀差fJ。加之SoC的设计非常复杂需要投入大量的人力和物力单独的一个公司几乎不可能拥有足够的工程资源和经费来进行整个芯片的开发。设计能力和工艺水平之间的矛盾成为SoC发展过程中一个非常突出的障碍。善嚣鐾鐾q荡耋图半导体工艺发展与IC设计效率增长之间的剪刀差改进设计方法学是缩小剪刀差的一种有效途径。为了满足不同时期设计复杂度的需求先后产生了三种主要的设计方法:时序驱动的设计(TDD:TimingDrivenDesign)方法、基于模块的设计(BBD:BlockBasedDesign)方法和基于平台的设计方法【】【】【。..时序驱动的设计方法从设计的颗粒度来看早期设计者所使用的基础单元是晶体管逻辑最小化是关键设计者关心的焦点问题是如何减小芯片的面积所以这一阶段的设计称为面积驱动的设计(ADD:AreaDrivenDesign)方法。随着工艺进入深亚微米领域这种设计方法容易引起时序的不收敛于是出现了以门级模块为基础的设计这种设计方法在考虑芯片面积的同时更多的关注门级模块之间的延时这种设计方法被称为时序驱动的设计方法。TDD着眼于以时延优化为目标的门级电路结构设计需要有良好交互性的布局布线工具和时序分析工具来确定时序敏感区域的位置以便于优化和处理。它基本对电路进行重新设计设计流程中的复用程度很低。对于规模较大的电路即使团队合作要想始终从门级结构去实现优化设计也很难保证设计周期短、上市时间快的要求。..基于模块的设计方法随着集成电路工艺的飞速发展芯片的集成度进一步提高设计的复杂程度进一步加大同时产品投放市场的时间要求越来越短TTM成为开发时重点需要考虑的问题这样以门级模块为基础的设计方法也不能适应产品开发的需要。同时大量的宏单元的出现使设计工作无需从最底层做起已经开发出的宏单元就是通用的IP模块。这种以IP模块为基础的设计方法称为基于模块的设计方法。BBD可以提高设计的重用程度其特征是在设计中重用这些IP功能模块因此缩短了产品的开发周期提高了设计效率。这种设计方法的关键在于如何进行系统的功能划分并选择相应的IP模块如何定义片上总线进行模块互连在定义各个功能模块时如何考虑尽可能多的利用现有的IP资源而不是重现设计如何进行系统的验证等方面。对于规模较大、功能复杂的SoC设计由于需集成的IP数目大、类型繁多、各方提供的IP核接口不一致等问题使得利用BBD方法进行SoC设计仍然非常复杂因此设计周期仍然较长。..基于平台的设计方法在应用BBD方法进行设计的过程中逐渐产生了另一个难题这就是在开发完一个产品后如何能尽快的开发出其派生产品。这种需求驱动一种新的设计方法一一PBD的产生。基于平台的设计方法于年首次提出它是Ic设计方法的发展趋势其中包含了TDD和BBD使用的各种技术。与基于时序驱动的设计方法和基于模块的设计方法相比它具有更高的设计重用程度。它把包括软件和硬件的整个系统作为一个复用的对象而不仅仅是模块级的复用是一种以平台为基础的设计。其基本思想是设计者通过选择或设计针对特定应用领域的平台然后在该平台的基础上针对特定产品的需求快速构建具体的设计。当产品需要升级换代或增加某些功能时只需将所增加的部分添加到该平台结构中而不必对整个产品进行重新设计或大量修改即可以有效地利用已有的资源提高开发效率降低开发成本缩短上市时间。表是这三种设计方法学主要特征比较表【】。可以看出这三种设计方法的主要区别在于它们采用的关键技术、各自的设计能力及设计复用的程度。表SoC设计方法主要特征比较表设计特征TDDBBDPBD设计复杂度(门)K一KK.MK以上主要设计工作专用集成电路功能模块系统集成设计重用无随机重用有计划重用主要设计颗粒度门和存储器功能模块平台和IP总线结构无/专用专用标准化/多总线结构.SoC平台简介在不同的应用领域中出现过许多用途各异的平台对平台概念的定义也是层出不穷。本文只讨论SoC设计领域使用的平台即SoC平台。目前SoC平台并没有统一的定义不同的组织作了不同的规定‘根据VSIA组织的定义平台就是“一个虚拟组件库和一个体系结构框架包括一系列集成的和预先验证的软件和硬件IP模块、模型、EDA工具、软件工具、库和方法学通过体系结构的探索集成和验证来支持产品的快速开发”Cadence公司的定义是“一个集成平台就是一个重用的混和匹配的设计环境设计面向一个特定的应用领域领域的选择是基于市场目标集中于在一个时期内有很大可能重用的方面”:Motorola公司的定义是“平台就是一些可以平衡重用和快速开发新产品的资料最低限度它包括一个设计环境一个被所有的在这个平台上开发的产品所使用的高级体系结构~系列用来扩展平台和从平台上开发产品的开发方法”.从这些定义中可以看出平台涉及的内容相当多概括来说一个SoC集成平台面向一个特定的应用领域有相对稳定的体系结构及固定的核心组件是通过软硬件IP的集成和验证来实现产品的快速开发适合进行衍生产品的设计。文献将平台分为硬件平台、软件平台和系统平台硬件平台是一个可重用、可扩展的基本硬件系统包含CPU、存储器、总线以及基本I/O等。软件平台是应用软件和硬件平台之间的接口它通常由三部分组成:控制微处理器和存储器的实时操作系统控制I/O子系统的驱动程序和控制平台间通讯的网络管理软件。硬件平台和软件平台共同组成系统平台它是一个可重用可扩展的基本系统。系统平台是硬件扩展和应用软件开发的基础。一个系统平台配合不同的IP模块和应用软件就形成不同的产品。从上面的定义中可以看出平台具有如下显著特点:面向应用。通过限制平台的应用范围可以更好地保证各种部件及结构集成在一起时能够协调地工作。可重用性。平台实现系统的核心功能可在一系列的衍生产品中使用。可扩展性。软硬件的扩展功能是平台的基本属性也是产业界需要平台的根本原因。只要在平台上做简单的软硬件扩充就可以设计出新产品既节省了费用又缩短了产品的上市时间。.SoC平台中的互连机制..片上总线简介建立一个SoC平台首先要考虑的便是如何把各功能模块集成起来即各功能模块间的相互通讯问题。另外在平台交付给用户使用时互连结构也决定着用户能否在满足性能要求的前提下方便快速地加入自己专用的或第三方的IP模块。在SoC设计中模块间的互连通常只有两种形式:基于总线的接口和点对点(point.to.point)接口。有时设计人员可能会采用从I/O端口传输的数据不通过总线而是采用直接相连的方式通过数据传输模块这就是所谓的“点对点”的接口。这种接口形式在一定程度上可能使系统的性能得到优化但其缺点是不同模块间的直接相连必须为其设计符合不同规范的接口不便于设备的扩充。相比而言基于总线的接口就比较容易实现。当前在SoC设计中普遍采用并被广泛接受的互连机制是片上总线的结构。根据VSIA组织下设的片上总线开发工作组于年月发布的片上总线属性规范.版本(OCB.o)对片上总线的定义是:随着芯片集成度的增加以前构成系统的多个芯片现在可以集成在同一芯片上这种在芯片内部完成功能部件之间数据传输的公共连接线就称为片上总线。该规范同时也提出了层次化总线的概念。总线的层次结构意味着每个总线都有它自己的特征因此可以很好地满足系统内不同功能模块的集成需要即系统中每个功能块都能连接在最符合功能模块通讯特征的总线上。典型的层次化片上总线是包括系统总线(SystemBus)和外设总线(PeripheralBus)在内的两级结构如图.所示。IDMACPUArbiter一:IISste。e。’l。。!。l:I。。黑。。Iu。lnd。IOCBBridge一:CP。ph。。。B。。一I:IPeripheriPeriPheralPeriPheralIPIPIP图典型的层次化片上总线体系结构其中系统总线通常连接微处理器、DSP、DMA(DirectMemoryAccess)

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +1积分

资料评分:

/16
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部

举报
资料