关闭

关闭

关闭

封号提示

内容

首页 双通道数字接收机的设计与实现.pdf

双通道数字接收机的设计与实现.pdf

双通道数字接收机的设计与实现.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《双通道数字接收机的设计与实现pdf》,可适用于IT/计算机领域,主题内容包含哈尔滨工程大学硕士学位论文双通道数字接收机的设计与实现姓名:步麟申请学位级别:硕士专业:通信与信息系统指导教师:司伟建哈尔滨T程大学硕学伶论文摘要在符等。

哈尔滨工程大学硕士学位论文双通道数字接收机的设计与实现姓名:步麟申请学位级别:硕士专业:通信与信息系统指导教师:司伟建哈尔滨T程大学硕学伶论文摘要在电子对抗领域中雷达信号的信息是信号分选、威胁识别、引导干扰的重要参数。面对日益复杂的电子战环境要求必须在很宽的带宽范围内对雷达信号进行快速、高精度的测量。传统的模拟接收机测量精度较低已经无法满足实际的需要.而随着大规模集成电路的发展宽带数字接收技术成为电子侦察的一个重要发展方向。同传统的模拟接收技术相比数字接收机具有高分辨率、高可靠性、抗干扰能力强、灵活可变等许多优点。宽带、大动态范围、高灵敏度的数字接收机在电子对抗领域中有着广泛的应用前景。本文先介绍了数字化中频处理中的采样理论、正交混频解调、滤波抽取等基础理论。接着结合具体的课题要求对系统算法设计采样率选取等问题进行了详细分析得出系统方案。在此基础上介绍了中频数字采样单元和基于FPGA的数字下变频单元的具体设计。其中采样单元的核心芯片是AD本文对其具体电路设计作了详细说明。数字下变频单元采用FPGA增加系统设计的灵活性介绍了混频器模块、滤波器以及相位量化的具体实现作为本设计使用的一个软件工具重点介绍了使用QuartusII进行滤波器的设计程序的调试和记录。最后对整个系统进行了测试测试结果表明本设计能正常工作满足系统设计要求。关键词:中频数字接收机带通采样FPGA哈尔滨T程大学硕十学何论文ABSTRACTInthedomainofECMtheinformationofradarsignalisimportantparameterforsignalchoosingmenacerecognizingandguidanceECM.ThesignalenvironmentofECMismoreandmorecomplexSOradarsignalmeasurementmethodsmustbehighspeedandpreciseinbroadfrequency.Accuracyofmeasuringradarsignal、析thtraditionalanaloguereceiverislow,andnotsatisfying.However,、析tllLargeScaleIntegratedcircuittechniquedevelopmentwidebanddigitalreceivertechnologyisallimportanttrend.Comparingwithtraditionalanaloguecounterpartsdigitalreceiversareofbetterresolutionreliability,antijammingandagility.HighdynamicrangeandsensibilitydigitalreceiversarewidelyusedinECM.InthisPaper,atfirstthebasictheoreticinIFsignalprocessingareresearchedsuchassamplingtheoryquartereddemodulatingtechnology,filteringanddrawofftheoryalediscussed.ThentheproblemsofsystemarithmeticsamplerateandSOonareparticularlyintroducedSOthesystemschemewhichwasverifiedcanbeporward.BasedontheseelementsthematerialdesignofIFsampleanddigitaldownconverterbasedonFPGAisspecified.NextthenuclearchipofIFsampleprocessingisADwhosedetailedcircuitisintroduced.BasedonFPGAthedesignofdigitaldownconverterisquiteflexible.TheMixer,realizationofFilterandPhaseQuantizationareintroduced.AsasoftwareinstrumenthowtouseQuartusIItocontriveafilteristotakedownandtestthedataarediscussedindetail.Atlastthewholesystemistestedandthetestresultsindicatethatthesystemcouldworkwellandthedesiredrequirementcouldbeachieved.Keywords:IFdigitalreceiverbandpasssamplingFPGA哈尔滨工程大学学位论文原创性声明本人郑重声明:本论文的所有工作是在导师的指导下由作者本人独立完成的。有关观点、方法、数据和文献的引用已在文中指出并与参考文献相对应。除文中已注明引用的内容外本论文不包含任何其他个人或集体己经公开发表的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。作者(签名):专两日期:跏了年弓月莎日哈尔滨工程大学学位论文授权使用声明本人完全了解学校保护知识产权的有关规定即研究生在校攻读学位期间论文工作的知识产权属于哈尔滨工程大学。哈尔滨工程大学有权保留并向国家有关部门或机构送交论文的复印件。本人允许哈尔滨工程大学将论文的部分或全部内容编入有关数据库进行检索可采用影印、缩印或扫描等复制手段保存和汇编本学位论文可以公布论文的全部内容。同时本人保证毕业后结合学位论文研究课题再撰写的论文一律注明作者第一署名单位为哈尔滨工程大学。涉密学位论文待解密后适用本声明。本论文(臼在授予学位后即可口在授予学位个月后口解密后)由哈尔滨工程大学送交有关部门进行保存、汇编等。作者(签字):号祷导师(签字):乃}丰建日期:沙仵岁月/Z日一c}年’月/日哈尔滨T稃大学硕十学何论文i罱iiiiiiiiiiiiiiiiiiii置Im"""minuIiiiii第章绪论.研究背景电子战(EW)接收机是电子情报保障体系中的重要组成部分它主要用来保护军事资源免遭敌方的威胁。电子战接收机在电子对抗系统中一直扮演着极其重要的角色。它可以截获、分析、识别和定位作战区域内的雷达辐射源通过分析可以了解战场上的电磁态势和敌方作战序列提供直接的情报支援和决策依据。电子战接收机要求具有宽输入带宽、高灵敏度和分辨率、大动态范围和处理同时到达多个信号的能力。现在电子战信号环境与年代相比已有明显的变化:信号密集可达每秒千万脉冲数信号形式复杂如频率捷变、脉冲压缩、线性调频脉冲、相位编码信号、脉冲重复频率跳变等同时尽量缩短工作时间以反侦察抗干扰。这些对接收机的研制提出了苛刻的要求。理想的接收机必须在全频段以非常高的灵敏度和接近%的截获概率精确的检测各种信号包括检测多个同时到达的信号以及解调极强信号中的弱信号并能做到实时处理同时还应兼顾体积小、重量轻、价格低及功耗低等方面的要求。随着模数变换器的发展和数字信号处理器速度的提高当前的研究重点主要集中在数字接收机方面。这种类型的接收机首先把输入信号下变为中频信号然后用一个高速多比特ADC对其进行数字化并采用数字信号处理技术产生所期望的数字脉冲描述字(PDW)。数字接收机的实现途径主要有两种:一是采用ASIC技术在单片或多片IC芯片上直接实现另一种是采用通用的ADC芯片完成模数转换而DDC则在FPGA或DSP等通用的高速信号处理器件中实现。后者具有可编程特性更适合于数字接收机。与传统的模拟接收机相比数字接收机的优点体现在以下几个方面【l】:.减少了模拟电路的温度漂移、增益变化、直流电平漂移和非线性失真哈尔滨丁稃入学硕十学何论文等影响.数字接收机在中频直接采样由于信号没有通过视频检波器使得接收机能保留尽量多的信息.采用数字混频的方式实现正交解调获得的正交特性优于模拟混频并避免了模拟混频产生的寄生信号和交调失真.数字接收机一般具有可编程的特点参数配置灵活.数字滤波器的阶数可以很高使滤波器的频响特性易于控制.数字化数据能长期保存可用更灵活的信号处理方法从数字信号中获取所要的信息:.对多通道接收机而言数字接收机通道间的均衡性好易于集成体积小功耗低。由于数字接收机相对于传统的模拟接收机具有许多优点国外从年代已开始研究数字化接收机并已应用到雷达、通信、电子战、GPS等诸多领域。国内在数字接收机方面的研究则刚刚起步普遍限于窄带系统与国外存在较大差距。因此无论在军事领域还是在民用领域都需要加快宽带数字接收机的研制步伐。.国内外数字接收机的发展现状国外从年代开始研制数字接收机国内从年代后期也陆续有数字接收机方面的相关报道这些研究成果已广泛应用于通信、雷达和电子战等领域。下面介绍文献报道和公司产品中部分比较先进的数字接收机‘。年加拿大Ottawa的国防研究中心就采用ASIC技术研制出了一种中频采样的数字接收机采样率为MHz带宽MHz功耗为W。年加拿大Grams研究中心采用MMIC(MonolithicMicrowaveIntegratedCircuit)技术研制了Ka波段的数字接收机其射频输入为.GHz该接收机采用了六端口技术(sixPortTechnology)并在.xm的GaAs芯片上集成。哈尔滨T程人学硕十学佗论文美国空军实验室采用IC技术实现了.GSPS采样率带宽GHz的电子战数字接收机能同时接收两路间隔大于MHz的信号。美国Drexel大学也在MMIC芯片上研制了宽带数字接收机其数字下变频器采用了InGaP/GaAs工艺射频输入可达.GHz信号带宽为MHz。美国应用物理实验室为NASA研制了一种低功耗的X波段数字接收机该接收机针对空间探测应用的特点对接收机的功耗、温度和重量作了严格控制AGC技术的采用使接收机的动态范围达到dBm。MIT林肯实验室研制了机载雷达(如E.CUHF雷达)适用的数字接收机其数字下变频器在三片.m的CMOS芯片中实现每片芯片的峰值运算能力为GOPSl。国外的一些公司还推出了软硬件分离的数字接收机其软件部分为基于FPGA技术的IP核而硬件为该公司的系列化产品。在同一硬件平台上可以运行多个IP核从而实现不同的数字接收机其IP核也可以脱离该公司的硬件平台供用户使用。TRANSTECH推出了Quixilica系列IP核其信道数目可达抽取倍数为滤波器系数可变运行在Xilinx公司的FPGA芯片上。RFEL公司推出了FC系列其中FCl可同时接收路MHz采样的数据数据率达到GSPS抽取倍数为~k输入数据位宽Bit输出数据位宽~Bit。RFEL公司最先进的产品是针对信道化接收机的IP核该公司实现了多种信道化接收机结构其中PFT和TPFT结构申请了专利信道数目可达。国内的数字接收机研制采用了两种方式一是在国外专用DDC芯片的基础上实现另一种是在FPGA或DSP芯片上自行设计实现。北京理工大学采用Intersil公司的HSP试制了一套多信道的雷达中频数字接收机系统该系统最高工作频率为MHz。中国科技大学采用GClA完成了一套宽带雷达数字接收机系统该系统最高工作频率为MHz最大带宽为MHz该数字接收机的幅度不一致性小于.dB相位不一致性小于.。电子科技集团推出了基于FPGA技术的多信道数字接收机系统该系统可同时处理个信道的信号.每个信道MSPS/Bit幅度不一致性小于.dB哈尔滨T稃大学硕十学位论文iiiiiiiiiiiiiiiiiiiiiiiiiiiiiIIIIIiIiiiiiiiiiii相位不一致性小于.。合肥解放军电子工程学院室基于TI公司的DSP器件TMSC对MHz中频MHz带宽和MSPS采样率的数字接收机进行了研究。电子科技大学采用Xilinx公司的FPGA器件设计完成了一套雷达数字接收机系统该系统能处理的最大带宽为MHz最高工作频率为MHz幅度不一致性小于.dB相位不一致性小于.【】。从以上数字接收机的研究成果中可以看到国外产品在参数设计上十分灵活其输入输出信号数据率、抽取倍数、NCO、滤波器等参数捷变具有多种高速的工业输入输出接口产品的兼容性好。国内的数字接收机参数固定技术指标低单通道为主扩展性和灵活性较差没有形成市场化的系列产品还处于起步研究阶段。此外在算法的先进性软件设计的能力与效率元器件水平和工艺制作水平上国内外数字接收机也有相当大的差距。.本文的主要工作.根据宽带数字接收机的具体设计指标结合数字接收机和软件无线电技术等理论知识对系统设计方案进行论证.使用AltiumDesigner应用软件绘制电路原理图和PCB。并完成A/D采样芯片AD的性能测试工作.使用QuartusII开发环境下得VHDL语言编写了高速时钟源ADF.芯片和高速A/D采样芯片AD的驱动程序.设计了低通滤波器模块、数字下变频模块和相位差计算模块并使用MATLAB软件对所设计的各个模块进行了仿真.完成数字接收机的参数测试工作。.本文的主要内容本文主要讨论基于软件无线电技术的宽带数字接收机系统的研究包括数字化理论、数字接收机的系统仿真与方案论证、高效数字下变频模块的FPGA实现、系统调试及结果分析以及接收机各个模块在FPGA中进行优化哈尔滨T稃大学硕十学位论文的算法等内容。论文共分七章基本结构如下:第一章介绍本论文的背景说明了本论文理论和实际意义。第二章介绍数字接收机的相关理论知识包括采样量化理论、正交变换、数字滤波、.抽取理论等。第三章介绍数字接收机的系统结构设计具体包括数字接收机的技术指标要求、整体结构设计以及接收机系统参数的确立过程。第四章主要介绍数字接收机的硬件实现。第五章重点介绍FPGA内部的程序开发包括各个芯片的配置及数字信号处理部分的软件实现。第六章对数字接收机进行硬件调试和系统测试并对测试结果进行分析。第七章将全文的研究进行总结和展望。哈尔滨T稃大学硕十学何论文iiiiiiiliiiii宣iiiiiiiiiiiiiiiijiiiii第章中频数字接收机的基本理论本章主要讨论AD采样技术、接收机数字信号处理所涉及的基本理论和基本技术并作定量分析和阐述。.侦察接收机通信接收机之间的区别人们都对通信接收机(如电视机或者汽车收音机)很熟悉。在设计这种接收机时接收信号的频率、调制方式和带宽都是知道的。这样输入信号可以说是一种合作性信号所以这种接收机就是可以非常高效地进行设计。作为雷达一部分的雷达接收机也可以视为一种通信接收机因为它的输入信号也是已知的。在侦察接收机中不仅其输入信号的有关信息未知而且发射的信号可能还要采取特殊设计来避开敌方侦察接收机的检测【】。侦察接收机和其他类型接收机的主要区别是侦察接收机的输出是描述所截获到的每一个雷达脉冲特性的数据字。该接收机所产生的PDW(数字脉冲描述字下同)包含了每个脉冲的频率、入射方向、脉冲宽度、脉冲幅度和到达时间等参数编码信息。侦察接收机这种惟一特征往往会被其他类型接收机的设计者所误解。比如通信接收机的主要目的是恢复发射机所发射的信息如果发射的信号是模拟的(如话音、图像)那么接收机最终在其输出端就产生一个话音或图像很多情况下是不需要数字输出的。通信系统最新的趋势是把模拟信号变换为数字形式进行发射和处理最后再将其变换为模拟形式。从这种意义上讲这两种类型的接收机就非常相似了但是通信接收机仍不进行参数编码。软件无线电是以现代通信理论为基础以数字信号处理为核心以微电子技术为支撑的新的无线通信体系结构。其核心思想是对由天线感应的射频信号尽可能直接进行数字化将其变换为适合于数字信号处理器(DSP或FPGA)或计算机处理的数据流然后通过软件(算法)来完成各种功能使其具有更好的可扩展性和应用环境适应性【。哈尔滨T稗大学硕十学位论文iiiiiiiiii:IIIIIIIIIIIiiii.采样定理Nyquist采样定理:设有一个频率带限信号xO)其频带限制在(o厶)内如果以不小于兀=厶的采样率对xO)进行等间隔采样得到的时间离散的采样信号x(t)x瓦)(其中五=/兀为采样间隔)则原信号xO)将被所得到的采样值xGB)完全地确定。单位冲击函数万O)构成周期冲击函数pO):pO)=(t,T)()采样函数为单位冲激函数则采样值为:x似)=xO)(tnT,,)()设z()的傅氏变换为x(缈)如果HCOs/略这里为采样角频率x(t)抑磐pxG丁)净L()哈尔滨:稃大学硕十学ff:论文根据Nyquist采样定理采样频率儿应该至少大于信号最高频率的两倍信号才可以无失真的重构。这样随着ADC往射频端推移厶的取值将很高这将引入以下问题:.高速ADC器件难以实现.由采样孔径抖动造成的信噪比恶化严重.AD速率过高对信号处理部分的处理速度要求较高实时处理困难。但在实际应用中常常遇到窄带信号。所谓的窄带信号是指信号的频谱集中在信号的中心频率附近的一个窄的频率范围内。对这类信号在不产生混叠的情况下采样频率儿并不需要最高频率的两倍即兀f.。这就是带通采样定理要讨论的问题【】。..带通采样定理设有一个频率带限信号xO)其频带限制在如£国Ⅳ)内该信号的频谱如图.(a)所示采样后信号的频谱如图.(b)所示。由图.可知采样后信号的频谱坝扩)是以鲰为周期的连续函数如果把负频谱部分(一缈Ⅳ一缈)作周期延拓那么为了不与J下频谱部分如£%)发生混叠则应该满足如下条件:.一吼向右移(Ⅳ一bs后要小于吼N为一个正整数即:一国工(Ⅳ一bs彩£即国s{笋.CO胃向右N<os后要大于缈H即:一HNs(OHfll】cos>c抄、lH一综合以上两个条件则有:百(oH略而)sN。N一、()哈尔滨丁程大学硕学侍论文JjⅪ八爪.(旬采样前频谱‘朋幽十十十十八八八爪.(b)采样后频谱带通采样定理:设‘xO)为一频率带限信号其通带为如。彩开)在实信号采样情况下其采样频率应该满足以下条件才能由其采样信号重构:而)L纨而con()缈。Ⅳ一。Ⅳ一式中N为满足式(.)的某一正整数N址(.)缈何一国£其重构信号xO)的公式为:B瓦g恍..巧sinzc巧B(t玎nTs)cos【矾O一刀五)】()式中:庀=去优厶)中心频率Hz’B=厶A信号带宽Hz哈尔滨丁程大学硕学何论文iiii"iiiiiiiiiiiiiiiiiii瓦=一一采样间隔SjS带通信号采样定理表明:对带通信号而言可以按远低于两倍信号最高频率的采样率来进行采样。当然需注意并不是所有满足大于两倍信号带宽的石均符合要求兀可以从式()和式()不等式组的解集中选取。Ⅳ的选取需要注意以下问题:.采样率应尽量低以减轻后续数字信号处理的压力.ADC前的抗混叠滤波器在工程上易于实现.采样频率的容许偏离足够大便于采样时钟的实现.采样后所需信号频谱的保护带宽足够大以便于滤波器的实现。带通采样定理的应用大大降低了采样率理论值因而也大大降低了对ADC和DSP(FPGA)的要求。带通采样也称为欠采样一般把采样频率低于两倍信号最高频率的采样称为欠采样。反之把采样频率高于两倍信号最高频率的采样称为过采样【】。.数字下变频技术数字下变频的基本功能是将速率较高的数字中频号下变频为数字基带信号。理论上数字下变频可以通过单通道实处理方式实现也可以通过正交双通道复处理实现。但由于单通道处理时输出基带信号频谱往往会出现混叠而失真而双通道处理时却可以完整地保留相关信息同时可以提高频带的利用率。所以正交双通道下变频模式被广泛地应用于雷达、遥测、通信、导航等众多接收系统中【】o..正交变换的基本原理在传统模拟接收机中GHz的输入频率被分割为GHz的带宽每一频段都变换到一个共同的中频(IF)。在数字接收机中通常用两种方式实现从模拟到数字的变换。一种是单信道方式(或称为实数变换)它只有一个数据输出信道。另一种方式是产生两个相位相差的数据输出信道可以把哈尔滨一I:程大学硕十学何论文它称为同相和正交相位下变换或简称为I、Q信道【l】。接收机的输入总是单信道的因此可以认为输入数据是实数而不是复数。我们假设输入信号为s(f):’sO)=Asin(nff)()其中彳和石分别是输入信号的幅度和频率。IQ信道变换将产生两个输出并且两者之间的相位相差如果进行的是频率下变换则两个输出可以写成:O)=彳cos万一兀>】(.)o(t)Asinn'(f一)t】(.o)式中:六一~本振频率Hz在等式()和(一)中I信道和Q信道是任意指定的。只要两个输出相位相差就可以将一个称为I信道而将另一个称为Q信道。由于这两个输出可以组合成一个复数形式:帅鲋二甓妒yo)t删sin埘B一’J口Uj一。。一一因此有时将组合输出看作复数。正交变换具有以下优点:.如果对两路输出都进行数字化则输入信号的带宽可以翻一倍。这一点可以从时域或频域进行解释。在时域中如果采样频率为.疋则当达到最高输入频率时必须能在一个周期内获得两个采样样本以满足奈奎斯特采样速率那么最高输入频率则为厶/。如果还有一个Q信道则将采集到多于两个样本所以最高输入频率可以扩展到.疋。从频域来说如果输入是实数则输出具有正频率分量和负频率分量非模糊的最高频率为正/而对于复数来说则没有负频率分量所以最高输入频率可以扩展到Us.I、Q信道变换中保留了幅度信息。如果用模拟接收机对实数进行处理的话幅度信息可以通过视频检波器得到恢复视频检波器中有一个低通滤波器能对射频纹波实现平滑输出。因此在模拟微波接收机中从来没有把幅度检测当作一个问题。当然利用取实数输入数据绝对值的办法可以将类哈尔滨下程大学硕十学何论文似的思想推广到数字接收机中。我们可以将实数输入的平方值通过低通滤波器来获得同幅度信息的近似值。在I、Q信道中一种显而易见的方法是通过以下关系:()如果只存在一个信号根据该等式计算的幅度值么对每一采样来说将是一个常数。如果幅度会发生变化可以说该信号是幅度调制的:如果在电子战接收机中可以认为同时还存在其他信号。这样从I、Q信道的输出中或者可以得到一个信号的幅度或者能够检测出同时存在多信号的情况。如果只存在一个信号则可以利用I、Q信道来确定瞬时频率。假设式中的信号在时间‘和f川进行数字化则这两个时刻的瞬时角度为:p=协~【A觚sin【n万'(f一f厶o)圳t,=万一五>钆=一l觚Asins眨z机r(fi一f砒o)t.,督砌以一砒可以利用角度的差值来得到瞬时频率为:fYo=彘南陋)如果输入信号只包含一个单频率则该方法能够提高频率分辨率。如果以lus的时间间隔对一个信号进行采样并对输入数据FFT运算则频率分辨率为MHz。如果采用上述方法且时间延迟为“s则最大非模糊带宽为MHz。如果我们用位的分辨率来测量相位角则相位角分辨率为.最(/)。在这种条件下的频率分辨率为.kHz(kHz/)这意味着频率分辨率比采用FFT的方法提高了倍。然而如果同时有其他信号存在的话这种简单的相位方法就难以达到效果了【。哈尔滨T稃火学硕十学何论文..I信道与Q信道的不平衡性害IlLl/(颅)(a){蠢l/(Ec}:肋lLJ‘综合r,ff力f(c)(a)余弦频率响应(b)iE弦频率响应(c)a和b的综合图.平衡I、Q信道的输出如图.和图.所示当我们I、Q信道下变频器的仿真模拟时通常假设这两路输出是完全平衡的(即两路输出的幅度相等且相位相差)。然而在I、Q信道下变频器的实际研制中却往往不是这种情况尤其是当变频器覆盖一个较宽的带宽时。换句话说两个信道的输出可能具有不同的幅度哈尔滨T程大学硕学伶论文其相对的相位也可能并非正好相差。这种不平衡性所造成的影响会产生一个镜像信号并由此限制接收机的动态范围【l。J‘实Ifl/Ol/f(a)J‘虚.俨叻lLJ‘综合(a)余弦频率响应(b)正弦频率响应(c)a和b的综合图.非平衡I、Q信道的输出哈尔滨T程人学硕学位论文IIIIII.数字滤波器设计实现抽样的关键问题是如何实现抽取前的数字滤波该滤波器的性能好坏将直接影响抽样的效果及其实时处理的能力所以在本节将讨论抽样中的高效数字滤波问题【。数字下变频器中往往采用积分梳状滤波器、半带滤波器这两种专门的适合于抽取的滤波器来实现多级抽取结构。下面我们对这两种滤波器进行讨论。..积分梳状(CIC)滤波器所谓积分梳状滤波器r(CaseadedIntegratorComb简称为cic)是指该滤波器的冲击响应具有以下形式:如){冀善胪c舶式中:D一一CIC滤波器的阶数也称抽取因子CIC滤波器的Z变换为:H(z)Zh(k)z一‘()=由(ZD)=一II一Z一、=qG归:(z)它的实现框图如图.(a)所示当滤波器的阶数与抽取因子相等时可等效为图.(b)的形式。从图可见CIC滤波器为积分器日。(z)和梳状器H:G)的级联。哈尔滨下程大学硕十学何论文图.积分梳状滤波器的实现积分梳状滤波器的频率响应为:日蚪甥毋勋(竽)叫詈)p旧式中so(x):!!里盟为抽样函数且勋(o)=l所以CIC滤波器在.=处的幅度值为D。CIC的幅频响应如图.所示。当缈=k州D(后=)时CIC的幅频响应为o。我们称(o叫D)的区间为CIC滤波器的主瓣其他区间称为旁瓣由图可见随着频率的增大旁瓣电平不断减小其中第一旁瓣电平是比较大的只比主瓣低.dB这意味着阻带衰减很差可以采用多级CIC级联的办法降低旁瓣电平。GdB......rr/Dxrr/Dxrr/D.........图.CIC滤波器的幅频响应用Q级CIC实现时的频率响应为:咄弦甯(o()缈一/、\Q勋、JD一:Qf/一一勋QDlI哈尔滨T稗大学硕学何论文I|IIIIIQ级CIC的旁瓣抑制为.QdB。可见采用多级实现时其阻带衰减可以满足要求。在单级CIC中如果信号带宽CO。很窄当日k问)在国=rc/(DCO。)处的衰减值足够大时则抽取后在其信号带宽内的混叠可忽略不计。引入带宽因子b即设CO.=《万/D)则铲sI艄划Dsin三(一b)D、sin(brc)()当<<少>l时上式可简化为Al=lgb()例如取b=.时单级CIC滤波器的无混叠信号带宽内的阻带衰减也能达到dB如果单级衰减不够则仍可采用Q级级联这时的阻带衰减为:Au=一Qb=舛()则当Q=时就能达到dB的衰减。带宽比例因子b实际上是信号带宽B与抽取后的输出采样率的比值即扣南()】slD可见为了获得较大的阻带衰减应尽可能的使b值小。因此在信号带宽一定的条件下应尽可能采用小的抽取因子和大的输入采样频率后者就意味着CIC滤波器一般要用在抽取的第一级。带宽因子的选取需考虑的第二个问题是在。CO=CO:处的幅度不能够下降太多即信号通带内的幅值容差瓦、不能太大。=l=l()k=有菇时l>>tD酬当哈尔滨f:程.人学硕十学何论文'罗s"I南I()可见从带内平坦度考虑带宽因子b也不能太大否则会引起高频失真。同理可得Q级CIC滤波的通带容差为醚=QsC)由此可以看出多级级联虽然可以增大阻带衰减减小混叠影响但会增大带内容差所以CIC滤波器的级联数是有限的不宜太多一般以级为限。..半带滤波器半带滤波器(HalfBandFilter)在多速率信号处理中有着特别重要的位置因为这种滤波器特别适合于实现D=M倍的抽取而且计算效率高实时性强【】。.所谓的半带滤波器是指其频率M(e。l响应满足以下关系的FIR滤波器:三一(c()P=s、J式中%一通带截至频率缈。阻带起始频率万。通带波动万。阻带衰减也就是说半带滤波器的阻带宽度Y/"(.A和通带宽度COc是相等的且通带阻带波纹也相等如图.所示。哈尔滨T稃大学硕十学何论文/DcJr/埘』.ff觎e『(。一u))图.半带滤波器传输函数图半带滤波器具有如下性质:日G脚)=一日G他Ⅷ))(.)HlIeji|.(.)L/州=托篓耋即p也就是说半带滤波器的冲激响应办)除了零点不为零外在其余偶数点全为零所以采用半带滤波器来实现取样率变换时只需一半计算量有很高的计算率特别适合于进行实时处理【】。根据前面抽取的讨论进行倍抽取时的理想抽取滤波器应满足:巩G二)=佬l翼(.)如图.(a)fifi示。而现在的半带滤波器(如图.(b))在吼)区间仍不为零是不满足无混叠抽取条件的如图.(c)。所示。由图可见经倍抽取后的信号在(吼万)区间是混叠的位于这一频段的信号经倍抽取后是无法恢复的。但是我们注意到只要半带滤波器满足图.(b)之特性抽取后在其通带即(o%)仍而混叠或者说采用半带滤波器进行倍抽取后哈尔滨T程大学硕学何论文位于通带内的信号(o国c)仍然是可以恢复的。所以就其通带信号而言完全可以采用半带滤波器进行倍抽取我们只要根据抽取前后的抽样速率和信号带宽对Oc、吼进行仔细设计就行了。g/甄g/Ⅱucn{t耳cAt孔.本章小结图.半带滤波器用作倍抽取滤波器时的混叠情况本章研究了中频采样软件接收机的中频数字信道处理技术主要包括A/D转换和数字下变频。这些处理是软件接收机对信号进行解调必须经历的环节。ADC设计的难点在于采样频率和ADC工作频率的选择。为了降低数据率本设计选择了带通采样作为本接收机的采样方式。哈尔滨一r稃大学硕十学何论文第章中频数字接收机的系统结构设计.设计方案的选择..应用ADC直接在射频端进行模数变换方案如图.所示该方案是理想的接收机设计方案具有很大的灵活性但存在如下问题:图.射频全带宽低通采样方案.严重影响接收机的选择性和灵敏度容易造成ADC超载或丢失弱信号加上为了降低量化噪声要求ADC有很大的动态范围然而在目前的条件下难度很大.采样频率采样孔径抖动引起的信噪比恶化相对严重:.ADC前的抗混叠滤波器难以适应多频段多制式的要求【。..零中频方案零中频方案亦称直接变换方案DCR(Directconvenerreceiver)它提出了另外一种解决方案如图.所示【。该方案将I强信号直接转化到基带上。其优点在于:信号转化的步骤少能够用简单的模拟滤波器与DSP上的数字滤波器级联有更灵活的调谐范围和更大的信道带宽其缺点在于:.低噪声混频器存在泄露实现困难.对模拟器件要求有极高的动态范围哈尔滨T程大学硕十学何论文.需要有准确的IQ相位平衡.直流偏移待消除。。lFPGA(DSP)..宽带中频数字化方案图.零中频方案如图所示经过下变频将射频信号变换为中频正信号在宽带ADC前可用一个中心频率固定的高性能抗混叠滤波器滤除带外无用信号并可在中放级实现自动增益控制获得最大信号增益减轻带内信号过载的可能性。同时ADC后用数字滤波代替了模拟滤波提高了系统的灵活性和滤波器的选择性。而且就系统的可编程性而一言宽带中频数字化接收机与射频数字化方案相当。宽带中频数字化的特点是:.支持多频带多制式大动态范围输入:.高选择性高稳定性.信号处理链可重组.且硬件复杂度低.调试周期短成本低。一FPGA一(DSP)图.宽带中频数字化方案哈尔滨:程大学硕十学何论文..系统设计方案选择宽带中频数字化接收机中AD变换之前的模拟滤波器是一宽带带通滤波器包括多个信道。ADC同时对这多个信道数字化用数字滤波的方法可分离出这多个信道且各个信道可以是不同带宽的。这种结构灵活性强且可最大限度地降低硬件复杂度。与传统接收机相比具有极大的优越性。综合以上分析讨论宽带中频数字化接收机方案是合理可行的。.中频数字接收机系统方案设计..系统设计要求输入信号:中频fo=MHz信号带宽BMHz输入信噪比SNR>dB动态范围:.dBmW''dBmW输出信号:相位精度<lo采样率:石=MSPS..系统框图及功能详解数字接收机系统是以EPlS的FPGA数字处理芯片为核心对两路经过AD采样的信号进行处理将提取得相位做相减处理取得相位差并传送给后续处理模块。图.为系统结构框图。哈尔滨:稗大学硕十学位论文.图.系统结构框图本数字接收机系统是以EPlS的FPGA数字处理芯片为核心对两路经过AD采样的信号进行处理将提取得相位做相减处理取得相位差并传送给后续处理模块。.元器件的选择..FPGA的选择...FPGA简介FPGA是现场可编程阵YlJ(FieldProgrammableGateArray)的简称。FPGA器件是一种由用户根据所设计的数字电路系统的要求在现场由自己配置、定义的高密度专用数字集成电路。它具有小型化、低功耗、可编程、数字化和快速、方便、实用的特点。FPGA将现代的VLSI逻辑集成的优点和可编程器件的设计灵活、制作和上市快的长处相结合使设计者在FPGA开发系统哈尔滨『:程大学硕十学何论文的支持下现场根据系统的要求定义和修改其逻辑功能使一个包含几万门甚至几十万个逻辑门的数字电路设计和实现在很短的时间内完成。从某种意义上来说系统的可靠性与系统的集成度有着重要的关系。一般来说系统的集成度越高其性能也越可靠。另外对于一个复杂的系统系统设计的灵活性即硬件系统的可重复编程性也是评价系统性能的一个重要指标【。在本课题的设计中选择FPGA作为核心处理器件是根据FPGA的结构特点和优点决定的。FP(认的结构主要由三部分构成:可编程逻辑块(CLB)可编程输入、输出块(IOB)和可编程内部连线。FPGA由布线资源分割的可编程逻辑单元(或宏单元)构成阵列又由可编程I/单元围绕阵列构成整个芯片排成阵列的逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能分段的金属互连线可编程丌关以任意方式连接形成逻辑单元之间要求的信号线。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/组成。FPGA的一个重要的创新原理是芯片逻辑功能的配置是基于内部逻辑阵列的SRAM原理即通过对分布的SRAM的不同的加电配置来决定各部分的逻辑定义同时允许通过对SRAM的简单的重新写入来更新系统的配置从而实现新的功能所以芯片可以反复使用。对于FPGA的编程就是把外部ROM中的数据加到内部的SRAM从而决定CLB、B的功能和内部连线的连接。这种静态存储结构具有高度的可靠性抗干扰能力和综合可测性能是由两个CMOS反向器和一个用来控制读写的MOS传输开关构成。在FPGA内这些SRAM是一点阵形式排列的在配置是写入在回读时可以读出在一般情况下MOS管关闭不影响单元的稳定性且功耗低【】。概括起来讲FPGA的优点主要有如下三点:.FPGA的现场可编程性大大缩短了设计实现的周期可以在很短的时间内由设计工程师现场提供样机使产品上市时间大大缩短适于现代市场竞争的需要S哈尔滨T程大导:硕十学何论文iiiiiiiiiiiiiiiiiiiii一m一一一i"/i宣iiiiiiiiiiiii.FPGA可提供比PLD和EPLD器件更大的有效逻辑的容量不仅大大减少了印刷电路板的面积同时大大提高了可靠性.FPGA可以反复编程重复使用没有前期投资风险可在开发系统中直接仿真没有工艺实现的损耗在小规模生产时的成本远低于门阵列和全定制的ASIC。...Altera公司Stratix系列简介本系统的关键部分是数字化之后的各路天线信号的处理。在数字信号处理部分所要实现的功能主要有信号的正交混频、数字滤波、相位提取和相位差计算。为了提高系统的性能本课题在器件选择上作了深入的分析和研究。出于提高系统的处理速度、灵活性、可靠性及减少系统体积的考虑决定采用超大规模现场可编程门阵列FPGA器件替代中小规模集成芯片作为系统数字部分的核心处理芯片将本系统的正交混频、数字滤波、相位提取和相位差计算等模块都编入在一片ALTERA公司Stratix系列的FPGA中型号为EPl$F。Stratix系列FPGA是Altem公司于年推出的一款高性能现场可编程逻辑器件它采用.V内核O.m全铜工艺。目前Stratix系列FPGA主要有EPlSlEPl$EPl$EPl$EPl$EPlSEPlS和EPlSl这八种。引脚数有和六种。是一款高密度的超大规模的现场可编程逻辑器件f。Stratix系列FPGA的基本结构主要包括:可配置逻辑单元(CLBs)CLBs用于实现用户设计的逻辑功能输入输出块(IOBs)IOBs提供封装引脚和CLBs之间的接口CLBs利用一个通用的布线矩阵实现互连。这个布线矩阵由位于水平和垂直布线通道交叉点上的一组布线开关构成此外Stratix系列器件结构还包括以下与布线矩阵相连的一些电路:精细的块状存储器时钟延迟锁相环和与每个CLBs相连的三态缓冲器。根据不同型号和需要可选择从一万多到十万多不等的逻辑单元最多可用个内嵌硬件乘法器和乘加哈尔滨丁稃大学硕十学何论文结构的DSP块可提供多达个的乘法器多达个可用I/O引脚增强型的时钟管脚和锁相环功能。这些结构使得该FPGA适用于各种高性能的数字信号处理任务。下面我们介绍一下Stratix系列FPGA的特点:.内嵌三种RAM块:bit的小型RAM(M)KB容量的标准RAM(MK)KB的大容量RAM(MegaRAM).全新的布线结构分为三种长度的行列布线在保证延时可预测的同时增加布线的灵活性.增加片内终端匹配电阻提高信号完整性简化PCB布线.增加片内终端匹配电阻.增强型的时钟管理和锁相环功能。Stratix系列高端器件中的锁相环(PLL)是一种很好的资源它采用时钟延迟锁相环技术进行FPGA内部的时钟控制它可以对时钟进行倍频、分频、锁相等操作。通过采用锁相环而把逻辑器件与大量的片上SRAM、专用数字信号处理器(DSP)功能块、众多的高带宽I/O标准以及板载时钟发生电路组合在了一起。锁相环的运用使采用不同内部时钟的FPGA能够正常操作因此处理器接口与FPGA中实现的外围器件可以具有不同的运行速度同样也可以采用共享SRAM来实现时钟域之间的速率匹配和同步。在本设计中要应用锁相环产生而分频时钟信号给混频之后的信号处理使用。.内嵌硬件乘法器和乘加结构的DSP块Stratix系列FPGA将乘法器和加法器集成在了一起旨在对信号处理算法的执行提供帮助。这种运用协同处理器的做法还能够使用SRAM方法是采用共享数据存储器在异步运行的处理器和信号处理功能元件之间传递数据。在本设计中的正交混频部分应用了这种嵌入的硬件乘法器。.Stratix系YUFPGA包含由可购置的知识产权(IP)内核以及用户定制逻辑器件所构成的复杂功能旨在实现高速数据通路和数据处理功能。在本设计中应用了有限冲激响应滤波器(FIR)的IP核在分离微弱复杂信号的滤波哈尔滨一秤大学硕十学何论文过程中有了很好的应用。..~D采样芯片的选择由于数字接收机要对两路信号同时进行模数转换从减小印制板面积方面考虑决定采用ADI公司的双通道位模数转换芯片AD。AD属于一款高精度的采样芯片以.V电源工作时的功耗比同类ADC低%三种速度等级的功耗范围为mW'mW。下面我们介绍一下AD:...AD的性能和特点AD的性能和主要特点如下【】:.完整的单通道bit差分模数转换器.具有MSPS/OMSPS/MSPS的采样速率.模拟输入电压范围在一V的峰.峰值差分信号输入内部具有跟踪和保持电路(SHA).具有MHz的差分输入带宽.单端.V电源供电低功耗。.信噪比SNR=.dBc(对于AD满足Nyquist定理时)无杂散信号动态范围SFDR=dB.支持SPI模式的同步串口通信。...AD的结构AD的功能模块结构如图.所示其中T/H为高性能跟踪保持电路CLOCK模块对输入时钟进行处理REFERENCE模块为AD的参考电压模块在输出寄存器输出端连接bit数字差分输出管脚。OUTPUTSTAGING模块对输入信号进行转换和纠错通过bit缓冲器输出。哈尔滨T稃大学硕十学何论文RBIAPWDNAGNDAVDDf.SV)CMLVI附、l一CLI‘CL‘一RESETSCU‘SDIOCSBDRVDDDRGNDORORDCODCO图.AD内部结构图AD架构包括前端采样及保持放大a(SHA)及开关电容器ADC。数据修正逻辑电路将每级的量化输出融合为最终的位结果。管线式架构使每一级都可以工作于一个全新的输出采样同时保持其他级工作于以前的采样。时钟上升沿采样。每级管线包括最终的管线都包含一个低分辨率flashADC此ADC连接至开关电容器DAC及级问剩余放大器(MDAC)。级间剩余放大器对重构的DAC输出与flash输出之间的差异进行放大。冗余位用于各级从而使flash的数据修正更快.o最后一级只包含一个flashADC。输入级包含差分SHA此SHA可以差分或单端(single.ended)模式与AC或DC耦合。输出缓冲器使用单独

热点搜索换一换

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/17
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部