关闭

关闭

关闭

封号提示

内容

首页 一种基于DSP和FPGA平台的数字化接收机.pdf

一种基于DSP和FPGA平台的数字化接收机.pdf

一种基于DSP和FPGA平台的数字化接收机.pdf

上传者: xl46512 2012-05-08 评分 0 0 0 0 0 0 暂无简介 简介 举报

简介:本文档为《一种基于DSP和FPGA平台的数字化接收机pdf》,可适用于IT/计算机领域,主题内容包含西安电子科技大学硕士学位论文一种基于DSP和FPGA平台的数字化接收机姓名:余捷申请学位级别:硕士专业:通信与信息系统指导教师:杜栓义摘要短波通信由符等。

西安电子科技大学硕士学位论文一种基于DSP和FPGA平台的数字化接收机姓名:余捷申请学位级别:硕士专业:通信与信息系统指导教师:杜栓义摘要短波通信由于其固有的优点在无线通信特别是军事通信中有着很重要的应用国内外对短波电台以及高速调制解调器的研究也是相当多然而有些硬件结构相似的电台信号特征差异却很大这极大地限制了不同电台间的互通互连。而软件无线电用软件代替部分硬件可以通过不同软件模块来实现不同的功能因此利用软件无线电可以在相同的硬件平台上实现多种短波数字化业务而本文重点研究的就是基于软件无线电的短波串行体制。首先对短波串行体制标准进行了详细地研究并对发射端实现方法进行了具体的说明。其次阐述了中频数字接收机相关基本理论在研究信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等基础上并结合实际应用要求提出了适合于FPGA实现的数字化中频处理系统方案对系统进行了仿真验证了系统方案的可行性然后通过Verilog编程完成了数字下变频的FPGA实现效果较好。最后对接收端的基带处理方法进行了一些探索。关键词:中频数字化DA算法串行调制解调器CIC滤波器AbstractIIFcommunicationplaysanimportantroleinthewirelesscommunicationsespeciallyinthemilitarycommunicationsbecauseofitsinherentadvantages.TheresearchesIIFradioandhighspeedMODEMalequitealotathomeandabroad.Butsomeradiostationswithsimilarhardwarestructuresalequitedifferentinsignalcharacteristics.Thustheinteroperatetyofdifferentradioshasbeengreatlylimited.However,throughreplacingthehardwareswitllthesottwarestheSoftDefinedRadio(SDF)Canrealizedifferentfunctionsbyusingdifferentso.aremodules.Soonthesamehardwareplatformsomedi每talservicescanbeimplementedbyusingtheSoftDefinedRadio.IIFSerialMODEMbasedonSDFismainlydiscussedinthisPape£Inthepaper,firstlythestandardofHFSerialMODEMisstudiedindetail.Theimplementationmethodofitstransmissionpartispresentclearly.SecondlytherelatedbasicprinciplesaboutIFdigiflizedreceiverarediscussedincludingsignalsamplingtheory,multispeedsignalprocessingtheory,filterdesigntheory,anddigitalalgorithminFPGA.OnthebasisofthesetheoriesandconsideringtheapplicationconditiontheintermediatefrequencyprocessingsystemisgivenwhichissuitabletoFPGAimplement.ThenthesystemissimulatedinMatlabtocheckthesystemfeasibility.Thirdly,basedontheFPGAthissystemisimplementedinVerilogHDL.Theeffectisgood.Finally,somemethodsonbasebandprocessingofthereceiverisgiven.Keywords:IFdigitlizationDistributedArithmeticSerialMODEMCICmter西安电子科技大学学位论文创新性声明秉承学校严谨的学分和优良的科学道德本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知除了文中特别加以标注和致谢中所罗列的内容以外论文中不包含其他人已经发表或撰写过的研究成果也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处本人签名:釜超本人承担一切的法律责任。日期础:!Q西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定即:研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件允许查阅和借阅论文学校可以公布论文的全部或部分内容可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证毕业后结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。(保密的论文在解密后遵守此规定)本学位论文属于保密在一年解密后适用本授权书。本人签名:企撞.日期地罡:!:!兰导师签名:第一章绪论第一章绪论.短波通信的概述短波通信是指在"'MHz频段范围内通过电离层反射来进行远距离通信或通过地波进行近距离传输的一种通信手段。与其他通信手段相比短波通信有着通信距离远机动性好顽存性强及具有多种通信能力等不容忽视的独特优点被认为是有效而经济的远程军用通信手段。随着现在大规模集成电路技术、计算机技术、数字信号处理技术、高速数字信号处理器的迅猛发展短波通信技术获得很大发展进入了现代数字化的短波通信时代。新一代短波通信系统主要是短波高速数字通信系统。这种通信系统不仅具有短波通信所具有的许多优点:传输距离可近可远、机动重建性好、抗毁坏性好等。而且由于微电子技术的高速发展使其便于通信安全保密、设备小型化及性能价格比好等特点这些使其在军事通信方面占有重要地位。在短波高速数字传输系统中高速调制解调器是关键技术。短波高速调制解调器的作用就是采用各种技术措施充分利用短波通信系统的信道容量克服或减少短波信道造成的严重码间干扰提高信息传输速率和增强传输数据的可靠性。近年来国内外对短波高速调制解调器的理论研究与产品发展是按照并行体制和串行体制两种体制进行的。并行体制采用频分多路并发形式在".'Hz带宽内用多个副载波同时发送各窄带正交单音的方法从而加大了码元长度减轻了多径影响降低了误码率。但是也因此导致了发射功率发散信号峰平比高功率利用率低。串行体制的研究较并行体制发展较晚但随着中、大规模集成电路、高速信号处理等技术的发展在短波高速数传中采用串行体制的优点越来越明显。串行体制采用单一载波可有效地运用自适应均衡措施跟踪时变信道克服码间串扰有较高的频带利用率对频率选择性衰落不敏感峰平比低(即峰值/平均功率)等优点。短波调制解调器由于以上诸多优点因此得到了广泛应用随之也产生了很多通信协议标准。例如:美国军用短波数传标准MILSTDX系列中国军用短波单边带通信系统接口标准GJB.民用短波TDMA航空标准等等。在军用标准方面由于国内外产品大多以美军标MILSTDAt】为标准速率不高于b/s数传中A已成为公认的准则便于相互之间互通。在民用方面由于应用的条件和方向不同基本是自成体系。为了不同电台的能够互通互连我们是在相同的硬件平台上利用软件无线电的思想把军用和民用标准基于~种FPGA与DSP平台的数字化接收机做到了一起通过调用不同的软件模块来达到不同的通信要求。.软件无线电的概念与特点软件无线电【】是近年来发展起来的新兴技术它的出现是计算机和通信技术快速发展特别是数字信号处理技术迅速发展的结果。软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托通过软件编程来实现无线电台的各种功能从基于硬件、面向用途的电台设计方法中解放出来功能的软件化实现是通过软件控制数字信号处理(DSP)的方式来完成传统模拟无线电的功能它包括以下几个部分:()、宽带、多频段天线。这是软件无线电不可替代的硬件出入口只能靠硬件本身来完成。要求包括:天线能覆盖所有工作频段能用程序控制对功能及参数进行设置。实现技术有组合式多频段天线、智能天线技术。()、模数转换部分。软件无线电对A/D、D/A转换有很高的要求采样速率一般要求大于信号带宽的.倍采样速率与采样精度都要求较高。()、数字下变频。它是AiD变换后首先要完成的处理工作包括NCO多次滤波、多次抽取等是系统中数字处理运算量最大的部分也是最主要的部分现有的单个DSP很难胜任一般交给专用可编程芯片完成。()、高速信号处理。完成基带处理、调制解调、比特流处理、编译码等工作。这部分工作可用DSP来完成是软件无线电的一个核心部件也是一个瓶颈。()、信令处理部分。将通信协议及软件标准化、通用化、模块化开发标准信令模块研究通用信令框架。.国内外发展现状软件无线电一经提出立即受到军方的重视美国国防部从年lO月开始实施了三军通用无线电台开发计划一“易通话"(Speakeasy)该计划首次运用软件无线电的概念实现了工作频率为(.)MHz有波形编程、多频段、多模式等功能的无线电台(MBMMR)能兼容现有种主要军用电台的所有功能并将最终取代军队所有传统电台。现在美国在军用软件无线电开发与应用方面处于领先水平。此外EricssonMotorola等公司对软件无线电应用在移动基站方面进行了深入研究美国Aimet公司已研制出可灵活配置的基站。年月份德克萨斯州部分地区的农村运营商MidTexCellular证实他们将成为美国公用无线网络中第一个使用SDR技术的运营商。软件无线电在国内的发展速度虽然不及国外但是也有很多中频带通采样结构的接收、发射机问世。国内某些公司已从事多年的研究并获得了一定的研究成果将来可将其应用于G无线通信和军用无线电系第一章绪论统中。.软件无线电的系统结构软件无线电强调体系结构的开放性和全面可编程性通过软件的更新升级改变硬件的配置结构实现新的功能。软件无线电采用标准的、高性能的开放式总线结构以利于硬件模块的不断升级可扩展。图.中给出了一个理想的软件无线电系统结构【】:电话图像数据传真窄带DSP窄带AIDDlt.A/OD/A一射频前端I转换器处理器转换器图.软件无线电系统结构.本文的组织结构本文分为六章每章的内容安排如下:第一章介绍短波通信和软件无线电系统的发展及其特点。第二章介绍了美军标MILSTDA和基于这种串行体制下发射端的DSP实现和硬件平台。第三章介绍了数字化中频技术的理论基础包括:信号采样理论多速率数字信号处理理论滤波器设计理论常用的FPGA硬件实现的滤波算法。第四章在理论基础上并结合本文的应用环境提出了适合于FPGA实现的数字化中频接收机的系统方案并对系统进行了Matlab仿真以验证系统方案的可行性。第五章介绍了在FPGA中硬件实现该数字中频系统的具体方法包括混频器模块、CIC滤波器模块、多向滤波模块等。第六章介绍了经数字下变频后的基带信号处理部分包括信号捕获技术检测技术及编译码技术等。论文的最后为结束语说明了完成的工作和课题的特点并给出了前景展望。第二章串行体制的发射原理与实现第二章串行体制的发射原理与实现在军用标准方面国内外产品大多是以美军标MILSTDA为标准它规定的是速率不高于bps的一种数传体制。.串行体制发射的原理在美军标MILSTDAtqb信号带宽为一Hz调制采用PSK单一载波频率为Hz。无论信息速率为多少波特率均为Baud。要求能实现的信息速率为:bps(不加编码)、bps、bps、bps、bps、bps、bps。下面讨论一下其具体各个环节的要求。..同步前导序列在串行MODEM中首先发送的是同步前导序列。发送同步前导序列的作用有三个方面:一是捕获发端发出的信号知道空中是否有数据要接收二是使收发双方保持同步包括帧同步和位同步:三就是发送传输速率信息和交织信息。在A中发送的同步序列为ldl盔clcc。其中d。d用来表征交织和速率信息不同的交织和不同的速率对应着不同的矾d:c。c:c用来表征同步序列发送的次数信息。对于无交织或短交织(.s)同步前导序列发送次cc:c从减到。对于长交织(.s)同步前导序列发送次ccc从减到CCc每个用bits表示如表示为在实际的编程中要将每bits变成bits也即是在每bits之前全都加了一个如变成了即clc:c为。就变为即qcc为。..调制方式由于加入的扰码都是PSK形式所以最后各种速率的数据都是以PSK的调制方式发送出去在实际无扰码的调制和解调过程中不同的信息传输速率采取不同的调制方式。bps、bps采用的是PSK调制bps采用的是PSK(即QPSK)调制方式bps及以下采用的都是PSK(即BPSK)调制方式。bps、bps、bps之间的速率相互切换都是通过改变调制方式来实现的而bps、bps、bps之间的速率切换都是通过改变卷积码的编码方式来实现的。..数据格式为了使接收端能及时跟踪信道的变化在发送数据序列阶段周期性地在未知数据中插入训练序列。插入比例分两种情况:对bps插入比例为数据/训练=/对bps及以下速率插入比例为数据/训练=/bps无训练序基于~种FPGA与DSP平台的数字化接收机列。对于短交织而言每个交织块数据经过格式变换后扩展到个数据对于长交织而言则为个数据无交织跟短交织情况一样。所以在无交织和短交织情况下对于bps个数据分成了小块数据/训练(/)bps、bpsbps、bps则有小块数据/i)ll练(/)。对于长交织bps有小块bps、bps、bps、bps有小块。由于bps没有训练序列在无交织和短交织情况下为小块数据在长交织下为小块数据。对于bps短交织而言在小块数据/训练(/)中其中前小块的训练序列都为最后两小块的训练序列是含有位数据的Walsh码而这两个Walsh码分别是由同步前导序列中的蟊d值映射而来的无交织、长交织与短交织情况~样。对于数据/训练(/)数据格式而言最后两块在西么分别映射为相应的Walsh码后各补个构成一组个数据的训练序列。..卷积编码和交织bps速率不加编码对bps~bps各种速率情况都采用的前向纠错编码(FEC)。其中bps、bps、bps、bps采用的都是l/卷积编码其编码框图如图.所示:oOUTPUT图.I约束长度为的l/卷积编码器从图.可知生成多项式王:XXXXT’:xxxx采用的是()编码方式也就是约束长度为的/卷积编码输入lbit输出bits。如图.所示编码输出的是Tl(x)T(x)。而bps采用的是/卷积编码bps采用的是/卷积编码对于bps编码输出的是TI(X)T(x)TI(X)T(x)对于bps则为Tl(x)T(x)Tl(x)T(x)Tl(x)T(x)Tl(x)T(x)在实际编程中为了提高效率事先可以把七位移位寄存器的各状态输出的结果按顺序求出来然后建个表七位也就是个状态然后根据输入的结果进行查表这样快速简单且高第二章串行体制的发射原理与实现效。为了抗突发干扰把集中的错误分散需对发送数据进行了交织处理。交织分为三种:长交织(.s)、短交织(.s)和无交织。接收端必须根据同步前导序列中所提供的交织信息来解交织然后通过译码消除突发错误。交织块都是按照bit进行装载和取出的A中规定了各种速率的交织块的大小。交织块的装载:除了bps以外其它速率装载形式一样未知数据都是从行列开始装入然后保持列数不变每次行数增加行然后再模交织块的最大行数得到要填入的行的位置直到相应该列中所有的行被充满。然后再进行第列的装入行数归零重复操作。如短交织的bps装载的第二个bit在第列行第三个在第列行。bps是每次增加行其它一样。交织块的取出:除了bps以外其它速率取出形式一样未知数据都是从O行列开始取出然后每次行数加每次列数减去如果得到的结果为正则就是要取出的列的位置如果结果为负则需要加上交织块的最大列数得到最终要取出的列的位置。依此类推直到行数达到交织块规定的最大值然后再从第列第O行开始重复操作。如短交织的bps第二个取出的bit在第行列第三个取出的bit在第行列。bps是每增加一行列数减去其它一样。..波形形成按A标准在各种速率下波特率均为Baud其奈奎斯特带宽为Hz但由于理想的低通滤波器难于实现而且要尽量降低数据对采样误差的敏感度故而选用滚降系数为O.的升余弦滚降波形形成滤波器对信号进行波形形成处理使其基带信号频谱压缩在.KHz以内经Hz载波调制后形成通带信号通带带宽正好为一Hz。选用的升余弦滚降特性有如下的频谱表达式【ll】:P(门=cfl一ccos吾(仆峒一Ifl()ofl>式中=HzC=/s‘=Hz滚降系数口=l,fl/r=.=.。对式(.)进行傅氏变换可得到相应的时域表达式为:p(f):cosntsinnt(.)p(‘)(.nt(’)为使(。)式所对应的成形滤波器因果可实现需将p(f)时延为p(ttd)。只要基于一种FPGA与DSP平台的数字化接收机乙足够大p(ttd)在t<范围内可视为O。为方便起见在发端直接对p(ttd)进行截短处理截短长度为个码元也就是每次有个码元参与了波形形成每个码元取了四个点根据式(.)求出个波形形成滤波器系数此系数可以用Matlab提前算出。..加扰在串行MODEM中加扰有两种方式:一种是同步前导序列加扰另一种是数据/i))l练序列加扰。在同步前导序列加扰中串行MODEM规定了个加扰数据:,.由于同步前导序列有个数据每个数据都映射为长度为的Walsh码每个Walsh码与该扰码序列进行模加扰构成个数据在无交织和短交织情况下同步前导序列发次共个数据占O.s长交织共个数据占.s。对于数据/iJII练加扰扰码是由一个位移位寄存器循环移位而产生的随机序列码如下图.所示:MSRMiddletISR图.数据/训练的扰码产生器移位寄存器的初始值为每前进次就取出如图.所示的最低三位bit值。作为扰码与数据进行模加扰。正因为进行模加扰故采用PSK调制的bps、bps和采用PSK调制的bps、bps、bps的数据都要进行数据格式的变换原来bits变为bits最高位加原来lbit变为bits此时的还是变为。当移位寄存器循环移位产生前个加扰数据后个寄存器值重新置为原来的初始值。每个扰码与数据/iJtl练序列进行加扰应实时检测扰码指针的位置一旦检测到第个扰码时就改变指针使它重新指向扰码的开头位置。这个扰码可以事先用Matlab产生。第二章串行体制的发射原理与实现最后发端的原理框图如图.所示。同步前导序列卷格Ot波PSK扰形自信源积交雷帕、O’调DA编编形织码制码码成训练序列图.HF串行MODEM发端原理框图.发端的硬件平台机发射端的主要平台是TMSC最后利用TMSC的MCBSP多缓冲串口中断向外发数经D/A芯片TLVAIC转化为模拟信号。硬件平台如图.所示:l.MHz图.串行MODEM发端硬件平台TLVAIC主时钟MCLK由晶振提供晶振通过分频最后给D/A提供.MHz的时钟。M/S为主从模式选择接VDD高电平表明D/A工作在主模式中此时的帧同步信息FS为输出给DSP提供收发帧同步信息TMSC通过DX口向D/A发帧数据。同时AIC向DSP提供比特时钟SCLK。下面简要介绍下TMSC和TLVAIC基本情况。..TMSC介绍TMSC是TI公司年月发布了新一代高性能的定点DSP主频能达.IG处理速度接近MIPS总体性能比Cxx提高了~倍。主要lO基于一种FPGA与DSP平台的数字化接收机特点如下:、具有个独立功能单元组数据单元每组数据单元各有个不同的功能单元分别为.M.D.L.S其中.M单元主要完成乘法运算.D单元是唯一能产生地址的功能单元.L和.S单元是主要的算术逻辑运算单元(ALU)。、内部RAM大小可达Mbits片内RAM采用级高速缓存结构程序和数据拥有各自独立的高速缓存cache为第一级分别为LPLD而程序和数据共享第级存储器称为L。、可以每周期并行执行条bit指令最大峰值可达MIPS。、专用的存取结构包括AB两个通用寄存器组每组都有个bits通用寄存器可以用来存放数据可能作为间接寻址的地址指针其中寄存器A^A和B~B还可以以循环寻址的方式工作。支持位反转寻址(用于FFT算法)A、A、A、B、B、B还可以用做条件寄存器。、提供bit/bit高性能外部存储器接口EMIFA/EMIFB支持SDRAMSBSRAMSRAMFIFO等同步/异步接口。、片内提供多种集成外设如多通道的增强型EDMA多通道缓冲串口(McBSP)通用计数器个GPIO扩展总线(xBUS)接口bitPCI主/从模式接口等。、提供多种编程语言如汇编C语言以及高效的线性汇编语言C语言和线性汇编语言混合编程是目前最流行的编程方式C提供了多种优化程序的方法如使用软件流水线使用intrinsics(内联函数)替代复杂的C语言程序以及提供GEL的编程方式等。由于发端用到了McBSP下面简要介绍下McBSP基本情况。在C中提供了三种多通道缓冲串口分别为McBSP、McBSPl、McBSP。McBSP有两套地址总线:一个是外设总线地址用于CPU访问。一个是EDMA总线地址便于EDMA访问表.总结了McBSP有关的管脚信号。表.McBSP接口信号管脚Vo亿说明CLKRI/O/Z接收时钟CLKXI/O/Z发送时钟CLK.sI外时钟DRI串行数据接收DXO/Z串行数据发送FSR卫ofz接收帧同步FSXI/O/Z发送帧同步DX管脚用于数据的发送DR用于数据的接收CLKXCLKRFSXFSR分别为发送与接收的位同步时钟与帧同步时钟CLKS作为输入时钟由外界提供。第二章串行体制的发射原理与实现MCBSP接收操作采取了级缓存发送操作采取了级缓存方式MCBSP发送过程如下:一旦接收到帧同步信号(FSX)变为有效发送到移位寄存器(XSR)中的数据依次移位输出到DX管脚上在每个数据单元发送快结束的末尾发送比特时钟CLKX上升沿处如果DXR中有准备好的新数DXR的新数据就会自动地复制到XSR中这一过程也会导致下一个CLKX下降沿处触发串口控制寄存器SPCR中的XRDYbit位置表明CPU或EDMA可以向DXR写入新数据写完数据后XRDY自动置低。MCBSP可以作为中断源来产生中断RINT和XINT分别产生接收和发送中断送往CPU对于McBSP默认的是XINT与RINT分别为号中断。也可以通过中断选择寄存器MUXLMUXH来改变X烈T与RINT的中断选择号以及它们的优先级。而McBSP的中断有四种中断模式具体由串口控制寄存器(SPCR)对应的bits的XNTM和RINTM位控制。本文采用了号和号中断来触发XINT与RINT中断用每次新帧同步信号来触发XINTO。对于McBSP这块最重要的还是它的初始化下面就简单阐述下操作中的初始化步骤:、通过设置控制寄存器SPCR中相应位使McBSP复位。设置XRST=RRST=分别使发送端与接收端复位设置FRST=GRST=使帧同步发生器和内部的采样速率发生器复位。、设置SRGRSPCRPCRRCR根据需要设置相变应的值。、置SPCR寄存器中的FRST=GRST=l帧同步发生器和采样速率发生器退出复位。如果McBSP收发部分的时钟和帧信号由外部输入则省去这步。、等待个周期的传输时钟(CI.KR/CLlⅨ)。、由于McBSP是从属方需要主控端激活这时需要置XRST=RRST=使能串口这时新的帧同步中断信号将唤醒收发端。、设置相应的中断并使能等待中断传输数据。..TLVAIC的介绍TLVAIC是TI公司生产的一款低功耗高性能的双通道A/D芯片含有两个位的A/D通道和两个位D/A通道来完成模拟话音与数字话音的转换工作由于内部采用了过采样技术AIC可提供高分辨率的A/DD/A转换V供电功耗低于mW内含有种可编程的控制寄存器配置方便不需改变硬件电路仅改写软件就可满足多种需求因此被广泛地应用现将它的工作模式简单阐述如下。可编程模式:在可编程模式中FS信号启动数据流的传输每个FS周期内基于一种FPGA与DSP平台的数字化接收机含有两帧数据:数据帧和控制帧如下图所示:、/丽广厂丽F.\/雨矿\/丽r广D删/\堡!!竺!坐!/\竺!!竺竺/\鲤!堕塑塑/\竺竺!竺竺竺竺/\。‘‘。。~、‘‘‘。。’。。。。。。。。。’。。。‘‘’’’。。。。。一图.可编程模式图.是没有级联的情况下的图数据帧是从ADC或DAC传过来的数据控制帧是从每个音频通道写入个可编程控制寄存器的数据这时的FS占据个时隙共个比特时钟SCLKS。连续数据发送模式:在这种模式下没有控制帧同步信号FS周期内仅仅包含连续发送两通道的bits数据共个SCLKS。数据格式:bits的数据有两种一种是lbits模式一种是bits模式。bits模式中lbit指的是D烈的最低位DO用于控制有效数据位为位。这两种数据格式的选择是通过控制寄存器的最低位LSB来决定。LSB=IDAC输入进来的数据长度为bitsLSB=表示是数据长度为bits选择模式在这种情况下如果DIN的最低位D=I表明连续数据模式转化为可编程模式下次要发控制帧。控制帧格式:bits的控制帧格式如图.所示:图.控制帧数据格式其中D.D表示是控制命令。D.D定义的是寄存器地址例如表示选择控制寄存器依此类推表示选择控制寄存器表示空操作。由于只有个寄存器故没有。D表示读/写D=表示写寄存器在D=情况下Dll是广播模式的使能位Dll=I表示广播模式。D.DO表示写入寄存器里的值。其中连续数据模式与可编程模式还可以通过控制寄存器中的D来决定当D=时表示编程模式反之连续模式。帧同步信号FS的确定:帧同步信号FS频率可通过写入寄存器来设定产生FS频率的公式如下:FS=MCLK/MNP()式中MCLK为D/A的主频率。MNP是待写入的值MNP需要个FS的时间来更改第一个FS时间内更改NP第二个FS时间内更改M的值默认的三者的值为:M=N=P=。芯片的复位有两种方法:有硬复位和软复位。第二章串行体制的发射原理与实现、给RESET管脚一个脉冲低电平。、在可编程模式下对控制寄存器A中的D位写。在整个发射实现过程中应注意的一些问题:、在向D/A发数前要对D/A芯片进行初始化。首先需要对D/A芯片复位。而本设计中采用的是第一种复位方法。由于在硬件上C的输入输出口GPl与D/A芯片的RESET管脚相连所以通过对GPl输出一低电平使TLVAIC复位。、上电后D/A芯片默认为可编程模式此时需要对D/A芯片的寄存器进行初始化。D/A芯片的初始化工作实际上就是对控制寄存器的写入操作并且对控制寄存器的编程都发生在控制帧上。本文是通过查询方法完成了对D/A初始化具体方法如下:通过不断地查询C中的串口控制寄存器(SPCR)中的XRDY位的状态当XRDY=I时表示串口可以向D/A发送数据当XIY=O表示继续查询等待。、控制寄存器每一次新的配置需要一个FS的时间延时后才能生效由于配置FS频率时分两次修改寄存器故在两次修改寄存器之间要插入一个时间为FS的空操作。通过(.)式确定了FS=.KHz。、由于DSP主频速度很高而在设计中采用的是利用串口发射中断来发送数据在时间上体现为(/)s发一个数据这远远低于DSP主频速度因此需要定义存指针和发指针显然存指针比发指针要快得多由于需要发射数据多故在DSP内存内定义了发射循环桶这时需要实时监控存指针与发指针的位置不能因为存的太快而覆盖还未发射的数据。、在C中有些指令需要一定的延时间隙才能取到值。有时会因为延时间隙不够引起取数错误。常用的读指令需要个延时间隙跳转指令需要个。、关于地址边界问题。在C的Load/Store读存指令中双字节型数据地址必须从偶数开始即其地址的最低位为字节数据地址最低位必为O这分别称为半字、字边界。因此需要根据类型调节其地址起始点称为地址边界调整。当DSP自动分配的数组地址不是半字、字边界时可以在数组前头加使之满足边界要求然后才能用Load/Store指令读存正确的数据。在验证发送数据格式和数据正确性采用了码循环发送用误码仪进行测试结果证明各种速率的无交织、短交织、长交织都没有错误误码率为图.是bps短交织经过串口McBSP发射后的部分数据波形图。基于~种FPGA与DSP平台的数字化接收机图.bps短交织调制后的部分数据波形发射的数据经过D/A后成为模拟信号再经过电台上变频把频率搬移到适合短波信道传输的频率范围内天线接收信号后经过A/D采样通过数据下变频把信号变至基带便于接收端的基带处理其中数据下变频是软件无线电的核心部分。基于数字下变频的接收端的原理框图如图.所示:图.接收端的原理框图第四章中频数字化接收机的方案设计与仿真第三章中频数字接收机的相关理论软件无线电系统与过去以硬件为主的无线电系统相比不仅滤波器的参数可以变而且实现无线电功能的核心程序都可以变。它是以先进的编程处理器为硬件基础的形式出现的随着硬件水平的提高软件无线电可以成为现实。本章将介绍软件无线电实现过程中的关键部分中频数字处理技术包括信号采样及数字下变频所涉及到的基本理论和技术。.Nyquist采样定理Nyquist采样定理:设一个频带限制在(厶)内连续信号x(f)如要想采样后能够不失真地还原出原信号x(f)则抽样频率兀必须不小于厶。设原信x(t)的频谱为x(动采样后信号频谱为墨(却且不=l/fs为采样间隔cos=x石为采样角频率。由信号的频域卷积定理可轻易推出(.)式:粤墨(曲=音EX(co一他)()从式(.)qbnI"看出抽样后信号的频谱为原始频谱的周期重复重复周期为。幅度是原频谱幅度的/疋要使原信号频谱成分不与其它频率成分相混叠必须要使得cosc%或石厶()此时只需用一个截止频率%大于%并且小于略一%的低通滤波器就能滤出原来的信号石(f)。采样定理的意义在于它为模拟信号数字化处理奠定了理论基础即可以用时间上离散的采样值来代替时间上连续的模拟信号。.带通采样理论Nyquist采样定理只讨论了频谱分布在(.厂Ⅳ)上的基带信号的采样问题如果对信号频带在(.力.厶)的带通信号进行采样根据Nyquist采样定理仍然可以按石fM进行采样但是当厶》厶一无时也就是当信号的最高频率厶远远大于其信号带宽时如果仍然按Nyquist采样定理来采样的话则会引入以下问题:高速的ADC器件难以实现且如果ADC的速率过高对数字信号处理的速度要求也高很难实时处理过高的速率也会导致采样时钟的抖动而造成信噪比的恶化。因此很难也没必要进行Nyquist采样由于带通信号本身的带宽并不一定很宽所以自然会想到能不能采用比Nyquist采样率更低的采样率甚至以两倍带宽的采样率来采样呢这就是带通采样定理需要解决的问题。基于一种FPGA与DSP平台的数字化接收机带通采样定理:设一个频率带限信号x(f)其频带限制在(无厶)内该信号的频谱采样后信号的频谱如图..:图.原始信号频谱图.抽样后的信号频谱从上面分析可知采样后频谱实际上是以.疋为周期的延拓从图.可看出与原始信号(无厶)可能混叠的都是原始信号的下边带信号。当nB丘(n)B下边带信号经过以次拓展后可能与在厶)低频侧重叠。当(n)B力(n)B下边带信号经过n次拓展后可能与在(五厶)高频侧重叠要不发生频带重叠抽样频率.疋应满足下列条件:螈一无s五及)石一厶厶()即可得到等石兰丝()如要求原始信号与其相邻边带之间的频带间隔相等得到五一(恐一以)=【(刀)fs一厶卜厶()得到采样率.疋:石=鼍等=蔫p式()中fo为带通信号的中心频率n取满足石(厶A)=B的最大正整数(o...)则用石进行等间隔采样所得到的信号采样值x(nTs)能准确地确定原信号x(f)当n=O时B=厶fo=厶/时即为Nyquist采样定理。不难看出式(.)将采样频率划分成若干个区间区间大小由以来确定当以越小时频率区间范围越大也就意味着对输入信号频率或采样频率偏差的要求越小。并且随着n的下降采样频率越高量化信号的频谱重复间距越大对抗混叠滤波器带外能量抑制特性要求降低同时A/D采样量化后输出信噪比增加但当采样频率越高对后级处理的要求也就越高负荷也越大。因此在设计时应当根据系统电路结构与实际要求来确定n的取值。一般而言在器件等条件允许的情第四章中频数字化接收机的方案设计与仿真况下带通采样率应尽可能选高些。通过以上分析表明:对带通信号而言完全可按照远低于倍信号最高频率进行采样这样大大降低了所需的采样速率为后面的DSP实时处理奠定了理论基础。.数字下变频数字下变频是A/D变换后首先要完成的工作它包括压控振荡器低通滤波和多次抽样是系统数字处理运算量最大的部分也是最主要的部分之一。该模块接收中频采样数据并利用正交混频技术进行变频处理采用了滤波和抽取同步并行的方法对信号进行快速抽取以降低数据流速率得到除去载波后的基带信号以供DSP基带处理。本文主要讨论的是正交通道混频结构的数字下变频。它的基本结构如图.所示:^茳纛H嘴搬卜基带处‘sin(zrnf/fs)理《卜乒计一D倍抽取卜图.数字下变频基本结构图.中NCO的目的就是要产生一个频率可变的正余弦波它对于信号的中心频率在中频输出带宽中的任意位置时均可作统一的处理从而简化了后续的滤波器设计复杂度。滤波器可选择CIC滤波器半带滤波器及一般的FIR滤波器用户可根据需求灵活选择滤波器在FPGA实现中都是用多级信号抽取与抗混叠滤波并行运用的而抽取是降低采样率的变换当信号的采样数据量太大时为了减少数据量以便于处理和计算对采样数据每隔D.(D为整数)取一个这样的抽取称为整数倍抽取此时称D为抽取因子。将抽取和滤波相结合同时进行可以大大降低运算量并且可使程序结构简洁计算量因此降为原来的/在末端降采样抽取时由于信号的采样率已经很低数据量也大大减少这时采用性能较高的FIR滤波器以保证信号质量。假设输入信号为:厂(f)=AcosrCfotO(t)】()对其采样后采样率为.疋得到:f(n)=Acosn'fon/兀目(z)】()再与本地振荡器产生的信号分别相乘得到IQ信号基于一种FPGA与DSP平台的数字化接收机乃(以)=墨{cosr.磊行/声口()Csp(挖))YQ(玎)=iA{sin万五n/一臼(z)卜sinO()】)最后经过低通滤波后得到两个正交分量乃(咒)=iAcos)】虼(玎)一詈sin瞅纠.整数倍抽取()()()()所谓整数倍抽取就是指把原始采样序列每隔(D.)个数据取一个以形成一个新的序列设模拟信号为xo(t)序列为x(n)其抽样频率为fs。=l/五然后进行整数倍D倍抽取后得到序列为xd(n)其抽样间隔为互抽样频率为石:因为是D个中抽取一个故互=Dr,石=石I/D()设x(n)的傅里叶变换为X(e归)而)的为局(P脚)xo(t)的为瓦(P归)则利用序列傅里叶变换与连续信号傅里叶变换的关系可以推出得到下两式:酢:艺X。(jn一旭)軎艺X,,(jcoxk.)()讹协壶茎剐叫和=专薹删字书从上两式看出:经过整数倍抽取后得到的信号在频谱上表现为原序列的频谱的D倍扩展在幅度上表现为原序列幅度的/D如图..所示:}X(P朐)IJl/\jfr/\一冗一兀一o"劬兀图.未抽取的信号频谱图J.砀(eJ“)Ll/\\一//\千\。图.经过D倍抽取后的信号频谱图第四章中频数字化接收机的方案设计与仿真从图.也可看出:当时域抽取得越大即D越大时频域周期延拓的间隔越近因而有可能产生频率响应的混叠失真因此对x(玎)不能随意抽取只有在抽取后的抽样率仍满足抽样定理要求时才不会产生混叠失真因而才能恢复出原来的信号否则必须采取另外措施。一般采取的措施通常是首先用一数字滤波器带宽为n/D对X(ej口)进行滤波使X(ej)中只含有小于c/D的频率分量对应着模拟频率为刀疋/D再进行D倍抽取则抽取后的频谱就不会发生混叠。这时候对托(P归)进行处理等同于对X(ejm)的处理但前者的数据流速率只有后者的D分之一大大降低了后端在速度上的要求。上面讲到要想进行无失真的抽取首先需要加一个抗混叠的前置滤波器而这个滤波器的通带带宽为兀/D一般而言抽取因子D比较大因此要设计这样的数字滤波器的带宽非常窄过渡带要求也非常陡在实际操作上要实现这样的数字滤波器几乎不太可能因为我们通过窗函数等法设计滤波器时系数将会达到几百甚至于上千阶由此引起的滤波器延迟会特别大并且这样会导致系统的特性会非常不稳定。故而在实际设计中无法实现一次性抽取通常采用的是多次滤波和抽取逐渐降低采样率同时这样也降低对每一级滤波器的要求在每一级滤波器后面加一个DI的抽取器这样经过N次采样抽取后得到总的抽取因子D=Dl'D*DN多级抽取技术如下图.所示:广广广广广I广!g叫滤波器I一抽取器DL一滤波器}一抽取器DlI滤波器NH抽取器DN夸脚)........J【...........一【............一..............一【.........一I...............一图.多级抽取技术示意图.数字滤波器及设计方法在数字下变频中在实现抽取以降低采样率时其关键问题是如何恰当地设计抽取前的抗混叠滤波器而设计的滤波器性能的好坏将直接影响抽取的效果及后端处理结果。最为普通的数字滤波器是线性时不变滤波器在信号处理中实质上就是一个线性卷积的过程。假设输入为x(n)、输出为y(以)、冲激响应为h(n)则数字滤波器的过程可用式(.)表示如下:二y(n)=』jl(刀)木x(刀)=h(k)x(nk)()k=o数字滤波器有两种基本类型分别为有限冲激响应fire)滤波器和无限冲激响应Ia)滤波器。FIR滤波器相对于IIR滤波器有个重要的差别就是FIR滤波器没有反馈参数而IIR滤波器引入反馈机制这也决定了FIR滤波器只有零点对于全零点结构FIR滤波器在滤波器的参数对称的情况下有线性相位的响应并且基于一种FPGA与DSP平台的数字化接收机这种线性相位的性能是很容易实现的在许多情况下增加FIR滤波器的阶数而得到的线性相位的特性比使用IIR滤波器要经济得多因此在许多滤波器的应用中都采用了这种结构。并且FIR滤波器一定是稳定的只要经过一定的延时任何非因果有限长序列都能变成因果的有限长序列因而总能用因果系统来实现由于在图像处理和数据传输中都需要信道具有线性相位的特性这使得FIR滤波器对于通信应用有很大的吸引力因此在本文中所设计的数字滤波器都采用了FIR滤波器。对于FIR滤波器设计由于相对成熟方法较多一般有窗函数法、频率抽样法和最佳一致逼近法。最常见的是窗函数法最佳一致逼近法现将这两种设计原理简述如下。..窗函数设计方法窗函数设计一般而言需要满足两项要求:、窗谱主瓣尽可能地窄以获得较陡的过渡带。、尽量减少窗函数频谱的最大旁瓣的相对幅度即能量尽量集中于主瓣。如果以上两个条件不能同时满足则通常选择增加主瓣宽度以换取对旁瓣的抑制。一般的窗函数法设计步骤如下:、根据给定的理想频率响应致(P)利用傅立叶反变换求出单位冲激响应%(z)饬(咖击三%(沙)沙d国()、由过渡带宽及阻带最小衰减的要求查各种窗函数基本参数表可选定窗函数缈(刀)的形状及N的大小。、将忆(咒)乘以窗函数得到所要求设计的FIR滤波器系数Jll(z):h(n)=co(胛)吃(珂)()而这里的窗函数oJ(n)由步骤选择的窗函数而决定下面简单地列举了六种窗函数的(咒)如下:、矩形窗:co(n)=咒Nl、三角窗:国(z).一l毒备Io刀Ⅳ、’汉^窗:co(n)=...os器呕以Ⅳ、海明

用户评论(0)

0/200

精彩专题

上传我的资料

每篇奖励 +2积分

资料评价:

/12
仅支持在线阅读

意见
反馈

立即扫码关注

爱问共享资料微信公众号

返回
顶部