设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
与应用 计算机测量与控制 . 2006 . 14 ( 1) Computer Measurement & Control ·103 ·
收稿日期 :2005 - 04 - 10 ;修回日期 :2005 - 05 - 10。
作者简介 :杜忠 (1975 - ) ,男 ,辽宁辽阳人 ,硕士研究生 ,主要从事
FP GA 布局布线研究。
文治平 (1961 - ) ,男 ,山西省人 ,研究员 ,硕士研究生导师 ,主要从事
VL SI 设计、片上系统集成技术、专用集成电路设计与研制等方向的研
究。
于立新 (1967 - ) ,男 ,安徽省人 ,研究员 ,硕士研究生导师 ,主要从事
VL SI 设计、片上系统集成技术等方向的研究。
文章编号 :1671 - 4598 (2006) 01 - 0103 - 03 中图分类号 : TN402 文献标识码 :B
一种新型 FPGA 器件延时计算方法
杜 忠 , 文治平 , 于立新
(北京微电子技术研究所 , 北京 100076)
摘要 : 在深亚微米工艺条件下 , 被广泛使用的 Elmore 模型明显高估 FP GA 互连线延时 ; 通过对 RC 电路冲激响应的研究 , 提出了
采用前 3 阶矩确立主极点模型来计算 FP GA 连线延时的方法 ; 该方法实现了计算精度和计算复杂性的折中 , 理论上证明该方法适用于
任何结构 RC 电路 , 并且小于 Elmore 延时 ; 实验
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
明 , 该方法对于远端节点估计的延时值和 Spice 仿真值相差不到 1 % ; 应用于商用
FP GA , 计算所得互连线延时的平均误差小于 Elmore 模型的三分之一。
关键词 : FP GA ; 互连线延时 ; 矩 ; 主极点模型 ; DM 方法
Ne w Metric for FPGA Interconnect Delays
Du Zhong , Wen Zhiping , Yu Lixin
(Beijing Microelect ronics Technology Institute , Beijing 100076 , China)
Abstract : The Elmore delay RC met ric , used widely to analysis FP GA interconnect delay , becomes ineffective for deep submicron tech2
nologies. Many interconnect delay models have been proposed by analyzing t he moment s of t he impulse response , eit her computationally ex2
pensive or less accurate. A new delay met ric is presented for FP GA based on t he first t hree moment s of t he impulse response , which has
simple closed form expression and fast computation speed. The new met ric is t heoretically proven to be st rictly less t han t he Elmore met ric
and is a provably stable approximation. The average error is less t han 1 % for far ends. In t he test for commercial FP GA , t he average error
shrinks more t han sixty percent to t he Elmore delay.
Key words : FP GA ; interconnect delay ; moment ; dominant pole model ; DM
0 引言
FP GA ( Field - Programmable Gate Array) 做为 ASIC
(Application - Specific Integrated Circuit s) 中的重要成员 , 20
世纪 80 年代投入商业应用以来 , 已经广泛应用在数字电子系
统中 , 其重要性与日俱增。随着集成电路工艺水平的发展 ,
FP GA 器件已从最初只有几十个逻辑单元发展到今天千万门以
上水平。在当前 VL SI (Very Large Scale Integration) 互连线
已成为系统性能瓶颈 [1 ]的情况下 , 互连延时被认为是影响 FP2
GA 电路性能的主要因素 [2 ] 。
1948 年 Elmore 提出了用于计算放大电路延时的 Elmore
延时模型 [ 3 ] 。Penfield - Rubinstein 首先采用 Elmore 模型计
算 RC 电路延时 [ 4 ] , 当前在许多 VL SI领域中都使用 Elmore
模型计算互连线延。Xilinx 等公司的商用 FP GA 设计工具在
布线过程中采用 Penfield - Rubinstein 模型计算延时。一些
以研究为目的 F GPA 工具也都采用 Elmore 模型如 V PR[ 5 ] ,
SEGA [ 6 ] 。
本文提出了一种新型的 FP GA 连线延时计算方法 :
DM 方法 , 采用 3 模型描述连线 , 采用等效电阻电容模型
描述编程开关 , 用 RC 网络模型描述连线网络 , 通过 RC
电路冲激响应的前三阶矩计算互连延时。理论证明该方法
适用于任何结构 RC 网络 , 并且稳定有效。简单 RC 网络
和商用 FP GA 的实验结果表明该方法比 Elmore 模型精确。
1 FP GA 互连结构
FP GA 器件的逻辑单元、输入输出单元、布线通道等资源
在出厂时已经确定且不能更改。按照连线方式 , 商业 FP GA
可以分为三类 : Xilinx , L ucent 和 Vantis 等公司采用岛型结
构 , Actel 公司采用行结构 , Actera 公司采用层次结构。本文
研究基于图 1 所示的岛型结构。
图 1 岛型 FP GA 连线结构
© 1994-2006 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net
·104 · 计算机测量与控制 第 1 期
岛型结构 FP GA 由一组两维逻辑块组成 , 逻辑块可以通
过连接块连接到水平或垂直的布线通道 , 水平和垂直布线通道
通过开关矩阵实现连接。用户开发时 , 首先配置逻辑块实现特
定功能 , 然后在满足所有时序约束的前提下配置连接块和开关
矩阵 , 实现不同逻辑块之间的连接。也就是通过确定布线通道
上编程点的通与不通 , 连接不同功能单元实现特定功能。
2 FP GA 互连
分析
定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析
方法
我们将 FP GA 不同逻辑块之间的连线用 RC 网络模型
描述。所谓 RC 网络模型 , 就是在 RC 网络中所有节点和
地之间有电容 , 而非地节点之间没有电容存在 , 同时没有
电阻直接和地连接 (如图 2 所示 ) 。对于连线网络上用做
开关的晶体管 , 采用等效电阻模型 [ 7 ] , 根据晶体管所处工
作区选择电容模型。为了提高计算精度 , 用π3 模型表示
金属连线 (如图 3 所示) , 其中 r , c 分别为单位长度金属
连线的电阻和电容。π3 模型的误差小于 3 % , 可以满足大
多数应用的需求 [ 8 ] 。
图 2 RC 网络模型 图 3 π3 模型
对 RC 网络的冲激响应 h ( t) , 应用拉普拉斯变换可以得
到系统函数 :
H (s) =∫
∞
0
h( t) e- st d t = m0 + m1 s + m2 s2 + m3 s3 + ⋯ (1)
其中 m i = 1i ! ( - 1)
i ∫∞0 h( t) ti d t 为电路 i 阶矩 (moment) 。采
用路径跟踪算法 [9 ]计算 p 节点的 i 阶矩 :
m
p
i =
0 if i = - 1
1 if i = 0
- ∑
k
( R ik Ck m pi - 1 ) if i ≥1
其中 R pk = ∑R j ] ( R j ∈ [ path ( s →p) ⌒path (s →k) ]) 。
同时 h ( t) 的 k 阶中心矩可已表示为 :
uk = ∫∞0 ( t - u) k h ( t) d t ( u为均值)
文献 [10 ] 已经证明 , 对于任何 RC 网络 u2 和 u3 总是正值。
下面用电路矩的形式表示前 4 阶中心矩 :
u0 = m0
u1 = 0
u2 = 2 m2 - m21 / m0
u3 = - 6 m3 + 6 m1 m2 / m0 - 2 m31 / m20
RC 网络的 Elmore 模型就是冲激响应的一阶电路矩。El2
more 模型没有考虑阻性屏蔽效应 [11 ] , 即互连线在不断变细变
长 , 连线电阻可能已经远大于驱动电阻。这样较大的连线电阻
可能屏蔽其支路电容对整个互连网络延时的影响。Elmore 模
型理论上被证明是延时的上限 , 在某些情况下是实际延时的几
倍。为了在深亚微米条件下获得更精确结果 , 需要引入高阶矩
评估延时。
3 DM 连线延时计算方法
文献 [12 ] 对 RC 网络的系统函数 H ( s) 提出了一种近
似的表示方法 :
H^ ( s) = ∑
q
j = 1
k j
s - p j
( q < < n) (2)
其中 n为系统的极点个数 , p j 为实际使用的极点 , k j 为
相应的留数。
我们将 (2) 用 Maclaurin 序列展开得到 :
H^ ( s) = ∑
q
j = 1
( - k j
p j ∑
∞
i = 0
( s
p j
) i ) (3)
解式 (2) 和式 (1) 组成的方程组 , 得到 2q 个等式 , 表
示为 :
m i = - ∑
q
j = 1
( k j / p i+1j ) (0 ≤ i < 2 q) (4)
设 p d 为系统主极点 , 即 : p j ≤pd < 0 , 其中 j = 1 , 2 , 3 ⋯ q,
j ≠d. 。这时可以近似得到系统的阶越响应 :
v ( t) = (1 + kdp d e
pd t ) u ( t) (5)
当 v ( t) = 015 时 , 解等式 (4) , 得到 50 %点的延时计算方
式 :
tdelay = -
1
p d
1n ( - 2 kdp d ) (6)
显然此时 q = 1 , 这样方程组 (6) 可以表示为 :
- k1 / p1 = m0
- k1 / p21 = m1
- k1 / p31 = m2
- k1 / p41 = m3
解上面方程组得到 :
p1 = - m3 m30 / ( m31 m2 ) = - m3 / ( m31 m2 )
设 p1 为 RC 电路主极点带入式 (5) , 得到延时计算公式 , 命名
为 DM : DM = - m1 m1 m2 / m3 1n2
根据本文第 2 部分的定义 , 可以得到 m0 = 1 , m1 < 0 , m2
> 0 , m3 < 0。根据这些结果 , 显然 m1 m3 / m2 总为正值。这样
可以说 , 该方法适合于任何拓扑结构的 RC 网络。
4 测试与验证
411 简单 RC网络实验
表 1 不同方法计算延时值及偏差 ps
Spice Elmore Error DM Error
1 201 552 175 % 291 45 %
2 378 684 81 % 405 7 %
3 481 804 67 % 508 6 %
4 705 996 41 % 698 - 1 %
5 849 1128 33 % 840 - 1 %
6 457 756 65 % 472 3 %
7 918 1200 31 % 920 012 %
我们选用一个简单测试电路 (如图 4 所示) , 比较 Elmore
delay 模型和 DM 模型。输入为阶越信号 , 用 Spice 仿真结果做
© 1994-2006 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net
第 1 期 杜忠 , 等 : 一种新型 FP GA 器件延时计算方法 ·105 ·
为精确值。表 1 给出了两种方法得到的延时值 , 以及所得数值
与 Spice 仿真值的偏差。可见 , Elmore 模型明显高估延时 , 平
均在 50 %以上 , 节点 1 甚至高估了一倍以上。DM 方法在所有
节点都得到了比较好的结果 , 节点 1 的偏差最大 , 达到 45 % ,
而在远端节点 4 , 5 , 7 的偏差在 1 %以内。可以认为 : 以 Spice
仿真结果做为评价标准 , DM 模型优于 Elmore 模型。
图 4 简单测试电路
412 FP GA 连线实验
我们选用自己开发的 0118μm 工艺 FPGA 器件 , 在基于该
器件实现的电路中选择 390 条线网 , 端点数为 3900。分别用 El2
more 模型和 DM 方法计算延时 , 并与 Spice 仿真结果比较。表 2
是分别采用两种模型计算所得延时与 Spice 仿真偏差的均值 , 标
准差和最大值。DM 方法的平均偏差为 29 % , Elmore 模型的平
均偏差到达了 9411 %。DM 方法的最大偏差也只有 Elmore 模型
的三分之一。显然 , 该实验表明 DM 方法优于 Elmore 模型。
表 2 FP GA 连线实验结果
Elmore DM
Mean 9411 % 29 %
Std 9213 % 3313 %
Max error 92713 % 33817 %
5 结论
本文提出了一种新型的 FP GA 连线延时计算方法 , 通过
引入电路冲激响应 3 阶矩提高精度 , 理论证明和实验结果说明
该方法稳定有效。本文的研究工作也说明引入高阶矩是提高
RC 网络延时计算精度的一个方向。该方法比 Elmore 模型精
确 , 而且计算量适中 , 有广泛应用前景。本文方法对连线网络
中的开关采用等效电阻模型 , 实际上此时晶体管的电阻值是非
线性变化的 , 在将来工作中我们会考虑这种情况。
参考文献 :
[ 1 ] Lu B , Du D Z , Sapatnekar S S. Layout Optimization in VL SI Design
[ M ] . Kluwer Academic Publishers , 2001.
[ 2 ] Trimberger S. field - programmable gate array technology [ M ] .
Kluwer Academic Publishers , 1994.
[ 3 ] Elmore W C. The t ransient analysis of damped linear networks wit h
particular regard to wideband amplifiers [ J ] . Applied Physics ,
1948 , 19 (1) : 55 - 63.
[ 4 ] Rubinstein J , Penfield P J r , and Horowitz M A. Signal delay in RC
Tree Networks [J ] . IEEE Trans. on Computer - Aided Design ,
1983 , 2 : 202 - 211.
[ 5 ] Betz V , Rose J , Marquardt A. Architecture and CAD for deep -
submicron FP GAs [ M ] . Kluwer Academic Publishers , 1999.
[ 6 ] Brown S , Lemieux G , Khellah M. Segmented routing for speed -
performance and routability in filed - programmable gate arrays [J ] .
Journal of VL SI Design , 4 (4) : 275 - 291.
[ 7 ] Xilinx. The programmable Logic Data Block Book [ M]. San Jose , 1998.
[8 ] Rabaey J M , Chandrakasan A , Nikolic B. 数字集成电路 设计透视
(第 2 版) (影印版) [ M ] . 北京 : 清华大学出版社 , 2004.
[ 9 ] Ratzlaff C L , Gopal N , Pillage L T. RICE : Rapid interconncect cir2
cuit evaluator [J ] . IEEE Trans. on Computer - Aided Design of In2
tegrated Circuit s and Systems , 1994 , 13 (6) : 763 - 776.
[ 10 ] Gupta R , Krauter B , Tutuianu B , et al . The elmore delay as a
bound for RC t rees wit h generalized input signals [J ] . IEEE Trans.
on Computer - Aided Design of Integrated Circuit s and Systems ,
1997 , 16 (1) : 95 - 104.
[ 11 ] Qian J , Pullela S , Pillage L . Modeling t he " Effective Capaci2
tance" for t he RC interconnect of CMOS gates [J ] . IEEE Trans. on
Computer - Aided Design of Integrated Circuit s and Systems , 1994 ,
13 (12) : 1526 - 1535.
[ 12 ] Pillage L T , Rohrer R A. Asymptotic waveform evaluation [J ] . IEEE
Trans . on Computer - Aided Design , 1990 , 9 (4) : 352 - 366.
神六做了四个方面 110 项技术改进
载人航天工程飞船系统总设计师张柏楠说 ,以神舟五号为基础在神舟六号主要技术特点保持原状的基础上 ,根据两人多天飞行任务的需要以及个
别技术的发展 ,做出了四个方面 110 项技术改进。
软件 82个元器件 10万多 :神舟六号号飞船仍为推进舱、返回舱、轨道舱的三舱结构 ,整船外形和结构与原来相同 ,重量基本保持在 8 吨
左右。飞船入轨后先是在近地点 200公里 ,远地点 350公里的随圆轨道上运行 5圈 ,然后变轨到距地面 343 公里的圆形轨道 ,绕地球飞行
一圈需要 90分钟 ,飞行轨迹投射到地面上呈不断向东推移的正弦曲线。轨道特性与神舟五号相同。
由于此次飞行没有交会对接任务神舟六号取消了用于这项功能的附加段 ,另外 ,飞船上新增加了 40余台设备和 6个软件 ,使飞船的
设备达到 600 余台 ,软件 82 个 ,元器件 10 万余件。
神舟六号的改进大致可以归纳为四个方面 :1.围绕两人多天任务的改进。首先 ,准备了足量甚至余量的航天员消耗品 ,包括食品、
水、睡袋等。其次 ,提高了座舱的环境控制能力。2.轨道舱功能使用方面的改进。放置了很多航天员生活的必需品 ,如食品加热装置和
餐具等。轨道舱中挂有一个睡袋 ,供两名航天员轮流休息用。轨道舱中还有一个专门的清洁用品柜 ,大小便收集装置这次也是首次使
用。3.提高航天员安全性的改进。返回舱中航天员的坐椅设计了着陆缓冲功能 ,返回舱与轨道舱之间的舱门 ,如果在返回时关闭不严 ,
将威胁航天员安全。神舟六号科研人员研制成功了舱门密闭快速自动检测装置 ,并花费了数月时间研制出一种专用抹布 ,这种布不产生
纤维、静电、异味 ,专门用来清洁舱门。4.持续性改进。我国载人航天工程于 1992 年正式启动 ,至今已经过去了 13年 ,飞船上最初使用的
元器件和原材料有的已经不再生产。神舟六号做了一些日常的持续性改进。比如神舟一号到五号上的“黑匣子”,是 1994 年研制的 ,存
储容量只有 10兆字节。现在的黑匣子不仅存储最比原来大了 100倍 ,而且数据的写入和读出速度也提高了 10倍以上。
© 1994-2006 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net