基于FPGACPLD的占空比为1∶n的n分频器的设计

基于 FPGA /CPLD 的占空比为 1 ∶n 的 n 分频器的设计 何 　静 ,李清峰 (湖南商学院 　湖南 长沙 　410205) 摘 　要 :CPLD 和 FP GA 都是可编程逻辑器件 ,利用他们进行数字系统设计具有设计开发周期短、设计制造成本低、开发 工具先进、标准产品无需测试、质量稳定以及实时在线检验等优点。Verilog HDL 是目前应用最为广泛的硬件描述语言之 一 ,可以用来进行各种层次的逻辑设计 ,也可以进行数字系统的逻辑综合、仿真验证和时序分析。简要介绍了 CPLD/ FP GA 器件的特点和应用范围 ,并以占空比为 1 ∶5 的 5 分频器的设计为例 ,介绍了在 Max + Plus II开发软件下 ,利用 Verilog HDL 硬件描述语言设计数字逻辑电路的过程和方法 ,最后给出了仿真波形。 关键词 :Verilog HDL ;CPLD/ FP GA ;数字逻辑电路设计 ;占空比 ; n分频器 中图分类号 : TN772 　　　　　文献标识码 :B 　　　　　文章编号 :1004 373X(2006) 08 017 02 Design of n Frequency Divider Whose Duty Ratio is 1 ∶n Based on FPGA/ CPLD H E Jing ,L I Qingfeng ( Hunan Business College ,Changsha ,410205 ,China) Abstract :CPLD and FP GA are programmable logic devices. Digital systems designed by them have following merit s : short development cycle ,low cost of design and manufacture ,advanced development tool ,bulk article no testing , stable quality and on line verify. Verilog HDL is a widely used hardware description language ,which can be used to do various levels design , logical synthesis , simulation and timing analysis. The paper int roduces characteristics and ranges of application of CPLD/ FP GA ,and the design process and methods of digital logical circuit s with Verilog HDL under Max + Plus II development soft2 ware by taken as an example of a 5 frequency divider whose duty ratio is 1 ∶5. At last gives simulation waveform. Keywords :Verilog HDL ;CPLD/ FP GA ;digital logical circuit s design ;duty ration ; n f requency divider 收稿日期 :2005 10 17 基金项目 :湖南省自然科学基金项目 (04JJ40048)资助 1 　引 　言 复杂可编程逻辑器件 ( Complex Programmable Logic Device ,CPLD) 和现场可编程门阵列 ( Field Programmable Gates Array , FP GA) 都是可编程逻辑器件 ,是在 PAL , GAL 等逻辑器件基础上发展起来的。同以往的 PAL , GAL 相比 , FP GA/ CPLD 的规模比较大 ,适合于时序、组 合等逻辑电路的应用。他可以替代几十甚至上百块通用 IC 芯片。 这种芯片具有可编程和实现 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 容易改动等特点。 由于芯片内部硬件连接关系的描述可以存放在磁盘、 ROM ,PROM 或 EPROM 中 ,因而在可编程门阵列芯片及 外围电路保持不动的情况下 ,换一块 EPROM 芯片 ,就能 实现一种新的功能。他具有设计开发周期短、设计制造成 本低、开发工具先进、标准产品无需测试、质量稳定以及实 时在线检验等优点 ,因此 ,可广泛应用于产品的原理设计 和产品生产之中。几乎所有应用门阵列、PLD 和中小规模 通用数字集成电路的场合均可应用 FP GA 和 CPLD 器件。 在现代电子系统中 ,数字系统所占的比例越来越大。 数字化和集成化是系统发展的趋势 ,而 CPLD/ FP GA 作为 可编程 ASIC(专用集成电路) 器件 ,将在数字逻辑系统中 发挥越来越重要的作用。 2 　占空比为 1 ∶n 的 n 分频器的设计 在数字电路的设计中 ,分频器是一种应用的十分广泛 的基本电路 ,他的具体功能就是对较高频率的信号进行分 频操作 ,目的是为了得到所需的较低频率的信号。 在实际的数字电路设计中 ,设计人员常需要得到占空 比为 1 ∶n的 n 分频器 ,例如帧头信号或中断信号等。这 种分频器的设计思路如下 :首先设计一个标准计数器 ,计 数器的模与分频系数相等 ;然后根据计数器电路的并行信 号输出来决定分频输出信号的高低电平 ,这样就可以完成 一个输出信号占空比为1 ∶n的 n 分频器。 下面利用 Verilog HIDL 硬件描述语言 ,通过 Max + Plus II 开发软件和 AL TERA 公司的 MAX7000S 系列 EPM7128SLC84 6 型 CPLD 方便地完成了占空比为1 ∶n 的 n 分频器的设计。 通过设计一个占空比为 1 ∶5 的 5 分频器给出用 FP GA设计占空比为 1 ∶n的 n 分频器的一般方法。 71 《现代电子技术》2006 年第 8 期总第 223 期 　þ 新型元器件 ü 2. 1 　5 分频器 该分频器是一个模 5 的计数器 ,其输入端口为 clk , clr ;输出端口为 clkout 。clr 为异步复位信号 ,高电平有 效。下面给出实现模 5 计数器的 Verilog HDL 描述代码 : module counter5 (clk ,clr ,clkout) ; input clk ,clr ; output clkout ; reg[2 ∶0 ] count ; 　 reg clkout ; 　always @(posedge clk or posedge clr) 　　begin 　　if (clr) 　　begin clkout = 0 ; count = 3’b000 ; end 　　　else 　　if (count = = 3’b100) 　　begin clkout = 1 ; count = 3’b000 ;end 　　　else 　　begin clkout = 0 ;count = count + 1 ; end 　　end 　　endmodule 任意模数的计数器与模 5 计数器的描述结构完全相 同 ,所不同的仅是计数器的状态数。上面的程序经编译、 功能仿真后 ,在 Max + Plus II 可得到如图 1 所示的仿真 波形。 2. 2 　波形仿真 由图 1 中 clk ,clr 与 clkout 的波形可以看出 ,当 clr 为 低电平时 , clkout 会在 clk 每隔 5 个周期处产生一个上升 沿 ,从而实现分频系数为 5 的分频器。设 clk 为 50 M Hz , 则 clkout 为 10 M Hz ,且占空比为 1 ∶5。 3 　结 　语 选用 AL TERA 公司 MAX7000S系列 EPM7128SLC84 6 型 CPLD 实现了占空比为 1 ∶5 的 5 分频器的功能。本 例中的计数器为 3 位宽的变量 ,即分频系数为 8 以内的占 空比为 1 ∶n ( n≤8) 的 n分频器。若分频系数大于 8 ,则需 增大 count 的位宽。 图 1 　占空比为 1 ∶5 的 5 分频器的仿真波形图 参 　考 　文 　献 [1 ] 林海波. 基于 CPLD/ FP GA 的半整数分频器的设计 [J ] . 国 外电子元器件 ,2003 (9) :68 70. [2 ] 于枫 ,张丽英 ,廖宗建. AL TERA 可编程逻辑器件应用技术 [ M ]. 北京 :科学出版社 ,2004. [3 ] 李国丽 ,朱维勇 ,栾铭. EDA 与数字系统设计 [ M ] . 北京 :机 械工业出版社 ,2004. [4 ] 汪国强. EDA 技术及应用 [ M ] . 北京 : 机械工业出版 社 ,2004. 作者简介 　何 　静 　女 ,1972 年出生 ,讲师 ,硕士研究生。主要从事 EDA 技术及应用方面的研究。 李清峰 　男 ,1965 年出生 ,副教授 ,硕士研究生。主要从事计算机网络、数据挖掘方面的研究。 (上接第 14 页) 　　从幅频特性曲线可以看出 ,使用 MAX275 设计的巴 特沃兹滤波器性能较好。 图 4 　巴特沃思低通滤波器的幅频特性曲线图 5 　结 　语 巴特沃兹滤波器的特点是在小于截止频率的范围内 , 具有最平幅度响应。 传统的无源和有源滤波器设计很难达到理想性能 ,并 且设计过程比较繁琐。实际应用表明 ,基于 MAX275 的 巴特沃兹滤波器设计简便、性能良好。 参 　考 　文 　献 [1 ] 罗珊 ,孙峥 ,蒋新胜 ,等.模拟有源滤波器 MAX275 的原理及 应用[J ] . 国外电子元器件 ,2005 (1) :73 74. [2 ] MAXIM 公司. MAX274 MAX275. PDF 文档[ EB/ OL ] . http :/ / www. maxim ic. com. 作者简介 　樊 　京 　男 ,1974 年出生 ,讲师 ,河南南阳理工学院电子系教师。主要研究方向为智能仪表和数字信号处理。 81 仪器与仪表 何 　静等 :基于 FP GA /CPLD 的占空比为 1 ∶n 的 n 分频器的设计