超前进位加法器的设计

沈阳航空航天大学 课 程 设 计 报 告 课程 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 名称：计算机组成原理课程设计 课程设计题目：超前进位加法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级：84010103 学 号：2008040101086 姓 名：陈建文 指导教师：訾学博 完成日期：2011年01月14日 目 录 2第1章 总体设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 21.1 设计原理 31.2 设计思路 31.3 设计环境 4第2章 详细设计方案 42.1 顶层方案图的设计与实现 42.1.1顶层方案的整体设计 52.1.2元器件选择和引脚锁定 72.2 功能模块的设计与实现 72.2.1 十六位超前进位加法器的设计与实现 82.3 功能仿真调试 12第3章 编程下载与硬件测试 123.1 编程下载 123.2 硬件测试及结果分析 14参考文献 15附 录 第1章 总体设计方案 1.1 设计原理 将n个全加器相连可得n位加法器，但是加法时间较长。解决的方法之一是采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。超前进位产生电路是根据各位进位的形成条件来实现的。 四位超前进位加法器的设计： ①只要满足下述两个条件中的任一个，就可形成C1，（1）X1，Y1均为1；（2）X1,Y1任一个为1，且进位C0为1。由此，可以得到C1的 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 达式为：C1=X1*Y1+(X1+Y1)*C0； ②只要满足下述条件中任一个即可形成C2，（1）X2，Y2均为1；（2）X2，Y2任一为1，且X1，Y1均为1；（3）X2，Y2任一为1，同时X1，Y1任一为1，且C0为1。由此，可以得到C2的表达式为：C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)*(X1+Y1)*C0； ③同理，有C3，C4表达式如下： C3=X3*Y3+(X3+Y3)*X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1 +(X3+Y3)*(X2+Y2)*(X1+Y1)*C0； C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3)*X2*Y2 +(X4+Y4)*(X3+Y3)*(X2+Y2)*X1*Y1+(X4+Y4)*(X3+Y3)*(X2+Y2)*(X1+Y1)*C0。 引入进位传递函数Pi和进位产生函数Gi。它们的定义为： Pi=Xi+Yi Gi=Xi*Yi P1的意义是：当X1，Y1中有一个为1时，若有进位输入，则本位向高位传送此进位，这个进位可以看成是低位进位越过本位直接向高位传递的。G1的意义是：当X1，Y1均为1时，不管有无进位输入，本位定会产生向高位的进位。 将Pi、Gi代入C1到C4式子中，便可得到： C1=G1+P1*C0； 式（1.1.1） C2=G2+P2*G1+P2*P1*C0； 式（1.1.2） C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0； 式（1.1.3） C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0； 式（1.1.4） 1.2 设计思路 十六位超前进位加法器的设计： 一个十六位超前进位加法器，它可以由4个四位超前进位加法器模块来构成。四位超前进位加法器采用Schematic设计输入方式，顶层的八位超前进位加法器采用原理图设计输入方式。在四位超前进位加法器的设计中，运用门电路进行控制，并且给上述设计进行定位，所设计的Schematic程序电路经过编译、检测、调试过后生成.bit文件并且下载到XCV200可编程逻辑芯片中，经过COP2000测试并验证设计的正确性。 1.3 设计环境 在设计超前进位加法器过程中，采用Xilinx Foundation F3.1可编程器件开发软件，对于硬件，在实验设计过程中，用到了伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。 第2章 详细设计方案 2.1 顶层方案图的设计与实现 顶层方案图主要实现一位全加器的逻辑功能，采用原理图设计输入方式完成，超前进位加法器电路的是实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，经过检测调试，把输入/输出信号通过引脚编号安排到XCV200指定的引脚上去，最终实现芯片的引脚锁定。 2.1.1顶层方案的整体设计 顶层图形文件主要由4个四位超前进位加法器构成，总共33位输入，16位输出。顶层图形文件由Xilinx Foundation F3.1软件编辑得到相应的模块，顶层图形的整体设计如下图2.1所示： 图 2.1十六位超前进位加法器整体设计图 2.1.2元器件选择和引脚锁定 （1） 元器件的选择 由于在设计的过程中，硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xilinx XCV200可编程逻辑芯片。 （2） 引脚锁定 在Xilinx Foundation F3.1上面完成软件的设计之后，把顶层图形文件中的输入/输出信号用引脚编号安排到Xilinx XCV200芯片指定的引脚上去，从而实现芯片的设计电路的引脚锁定，各信号及Xilinx XCV200芯片引脚对应关系如下表2.1所示： 表 2.1 信号和芯片引脚对应关 输入信号（顺序编号） XCV200芯片引脚 输出信号 XCV200芯片引脚 A0 94 F0 236 A1 95 F1 237 A2 96 F2 238 A3 97 F3 3 A4 100 F4 4 A5 101 F5 5 A6 102 F6 6 A7 103 F7 7 A8 79 F8 224 A9 80 F9 228 A10 81 F10 229 A11 82 F11 230 A12 84 F12 231 A13 85 F13 232 A14 86 F14 234 A15 87 F15 235 B0 56 C4 216 B1 55 B2 54 B3 53 B4 50 B5 49 B6 48 B7 47 B8 33 B9 34 B10 35 B11 36 B12 38 B13 39 B14 40 B15 41 C0 63 2.2 功能模块的设计与实现 在十六位超前进位加法器和四位超前进位加法器的设计中均是采用Schematic设计输入方式，而在四位超前进位加法器的设计中是由一列的门电路构成，最后在由4个四位超前进位加法器模块构成16位超前进位加法器。可以扩展开来，8位，32位超前进位加法器原理类似16位的设计原理。 2.2.1 十六位超前进位加法器的设计与实现 (1)设计描述 根据上面在1.1中讲述的四位超前进位加法器的设计原理那样，四位超前进位加法器的实现是建立在进位C1，C2，C3，C4的基础之上的。 所以，由于上面第1.1节中关于进位C1，C2，C3，C4已经进位讲述，根据式（1.1.1），式（1.1.2），式（1.1.3）式（1.1.4）可以画出四位超前进位加法器的逻辑图。 四位超前进位加法器的9个输入端分别为：A1，A2，A3，A4，B1，B2，B3，B4，C0；5个输出端分别为：S1，S2，S3，S4，C4；其高低位顺序是从低到高，A1到A4，B1到B4，S1到S4，C0，C4是进位。经过门电路的组合之后形成，四位超前进位加法器（Schematic程序），在经过封装，可以得到一个比较简洁的元器件，然后可以自己命名。 (2 )创建Schematic程序的电路图 四位超前进位加法器的完整电路设计图如下图2.2所示：左面为输入端口，下面5个为输出端口。 图 2.2 十六位超前进位加法器的设计电路图如下图2.3所示： 图2.3 2.3 功能仿真调试 对所创建的电路图（四位超前进位加法器）进行功能仿真，以便检测其正确性，可以采用Xilinx编译器中的Simulator模块实现。如下图2.4所示：其中C0为0，A4A3A2A1为0011，B4B3B2B1为0010，最后运算的结果为，S4S3S2S1为0101，C4为0。 图 2.4 仿真图说明：前面的9位依次是C0，A1到A4，B1到B4，剩下的全部是输出，为了验证其正确性，重新输入实验数据，再次进行检测。如下图2.5所示：其中A4A3A2A1为0101，B4B3B2B1为0010，C0为0，计算结果S4S3S2S1为1000，C4为0。 图 2.5 经过以上这两次的检测，对于所设计的四位超前进位加法器电路图是完全正确的，计算结果是正确的，符合设计要求。 对于最后所设计的十六位超前进位加法器的验证原理同上，通过仿真测试得到如下图，图2.6所示的是十六位超前进位加法器的输入端输入数据。 图 2.6 图2.7所示是十六位超前进位加法器的输出端数据： 图 2.7 输入数据如下表2.2所示： 表2.2 仿真数据结果 输入名称（顺序编号） 信号值 输出名称 信号值 A0 1 F0 0 A1 1 F1 0 A2 1 F2 0 A3 1 F3 0 A4 1 F4 0 A5 1 F5 0 A6 1 F6 0 A7 1 F7 0 A8 1 F8 0 A9 1 F9 0 A10 1 F10 0 A11 1 F11 0 A12 1 F12 0 A13 1 F13 0 A14 1 F14 0 A15 1 F15 1 B0 0 C4 1 B1 0 B2 0 B3 0 B4 0 B5 0 B6 0 B7 0 B8 0 B9 0 B10 0 B11 0 B12 0 B13 0 B14 0 B15 1 C0 1 第3章 编程下载与硬件测试 3.1 编程下载 在设计完程序电路，经过检测没有错误之后，就可以利用COP2000仿真软件的编程下载功能，将得到111.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。如果不能正确下载，需要重新连接电路图，然后重新进行检测，知道能够下载为止。 3.2 硬件测试及结果分析 利用XCV200实验板进行硬件功能测试。十六位超前进位加法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。 表3.1 XCV200实验板信号对应关系 XCV200芯片引脚信号 XCV200实验板 A1——A4（图层1）A1——A4（图层2） K0 A1——A4（图层3）A1——A4（图层4） K1 B1——B4（图层1）B1——B4（图层2） K3 B1——B4（图层3）B1——B4（图层4） K4 C0 K2 S1——S4（图层1）S1——S4（图层2） S2 S1——S4（图层3）S1——S4（图层4） S1 C4 S0 .1中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关控制相应的输入数据，同时观察数码显示管显示结果。得到如下表3.2所示： 表3.2 硬件测试结果 输入 输出 K0 K1 K3 K4 K2 S1 S2 S0 1 1 0 0 1 0 0 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 对表3.2与图2.6、图2.7、表2.2的内容进行对比。可以看出硬件测试结果是正确的，说明电路设计完全正确。 参考文献 [1] 李景华.可编程程逻辑器件与EDA技术［M］.北京：东北大学出版社，2001 [2] 范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：北京邮电大学出版社，2006 [3] 王爱英.计算机组成与结构(第4版)[M].北京：清华大学出版社，2006 [4] 王冠.Verilog HDL与数字电路设计[M].北京：机械工业出版社，2005 [5] 江国强.EAD技术习题与实验[M].北京：电子工业出版社，2005 [6] 杜建国.Verilog HDL硬件描述语言[M].北京：国防工业出版社，2004 [7] 王爱英.计算机组成与结构[M].北京：清华大学出版社，2007 [8] 唐朔飞.计算机组成原理[M]北京：高等教育出版社，2008 附 录 超前进位加法器的完整设计图： 四位超前进位加法器的设计电路图： 四位超前进位加法器的内部设计电路图： 课程设计总结： 在这次的课程设计中，由于是第一次接触使用Xilinx Foundation F3.1软件，最初并不能够正确使用，在同学和老师的帮助下，我能够独立使用这个软件，并且在同学和老师的帮助下我完成了电路内部设计，电路的整体设计以及电路的最后仿真数据检测，并且成功下载。在设计的最初，只是一味的去想着实现其要求，并没有真正的认真分析，导致自己设计出来的电路并不能够完成所需的条件。 在设计的最后还进一步了解了COP2000以及XCV200的使用，对于使用的工作环境有了更深的理解，对于所学知识有了更深的灵活应用，谢谢老师。 指导教师评语： 指导教师(签字)：　　　　　　 年 月 日 课程设计成绩