DSP2812寄存器详解

GPTCONA(通用定时器全局控制寄存器A) 名称 地址 占用地址空间（16bit）描述 EVA GPTCONA 0x7400 1 通用定时器全局控制寄存器A T1CNT  0x7401  1  定时器1  T1CMPR  0x7402  1  定时器1  T1PR  0x7403  1  定时器1  T1CON  0x7404  1  定时器1  T2CNT  0x7405  1  定时器2  T2CMPR  0x7406  1  定时器2  T2PR  0x7407  1  定时器2  T2CON  0x7408  1  定时器2  EXTCONA  0x7409  1  扩展控制寄存器A  COMCONA  0x7411  1  比较控制寄存器A  CAPFIFOA  0x7422  1  捕捉单元FIFO  CAP1FIFO  0x7423  1  2级深度FIFO1  堆栈  CAP2FIFO  0x7424  1  2级深度FIFO2  堆栈  CAP3FIFO  0x7425  1  2级深度FIFO3  堆栈  CAP1FBOT  0x7427  1  FIFO1  CAP2FBOT  0x7428  1  FIFO2  CAP3FBOT  0x7429  1  FIFO3  EVAIFRA  0x742C  1  中断标志寄存器A  EVAIFRB  0x742D  1  中断标志寄存器B  EVAIFRC  0x742E  1  中断标志寄存器C  EVAIMRA  0x742F  1  中断屏蔽寄存器A  EVAIMRB  0x7430  1  中断标志寄存器B  EVAIMRC  0x7431  1  中断标志寄存器C  EVB GPTCONB  0x7500  1  通用定时器全局控制寄存器B  T3CNT  0x7501  1  定时器3  T3CMPR  0x7502  1  定时器3  T3PR  0x7503  1  定时器3  T3CON  0x7504  1  定时器3  T4CNT  0x7505  1  定时器4  T4CMPR  0x7506  1  定时器4  T4PR  0x7507  1  定时器4  T4CON  0x7508  1  定时器4  EXTCONB  0x7509  1  扩展控制寄存器B  COMCONB  0x7511  1  比较控制寄存器B  ACTRB  0x7513  1  比较操作控制寄存器B  DBTCONB  0x7515  1  死区定时器控制寄存器B  CMPR4  0x7517  1  比较寄存器4  CMPR5  0x7518  1  比较寄存器5  CMPR6  0x7519  1  比较寄存器6  CAPCONB  0x7520  1  捕捉单元控制寄存器B  CAPFIFOB  0x7522  1  捕捉单元 FIFO 状态寄存器 B  CAP4FIFO  0x7523  1  2 级深度 FIFO4  堆栈  CAP5FIFO  0x7524  1  2 级深度 FIFO5  堆栈 CAP6FIFO  0x7525  1  2 级深度 FIFO6  堆栈 CAP4FBOT  0x7527  1  FIFO4 栈底寄存器  CAP5FBOT  0x7528  1  FIFO5 栈底寄存器  CAP6FBOT  0x7529  1  FIFO6 栈底寄存器  EVBIFRA  0x752C  1  中断标志寄存器 A EVBIFRB  0x752D  1  中断标志寄存器B  EVBIFRC  0x752E  1  中断标志寄存器C  EVBIMRA  0x752F  1  中断屏蔽寄存器A  EVBIMRB  0x7530  1  中断屏蔽寄存器B  EVBIMRC  0x7531  1  中断屏蔽寄存器 C 15  14  13  12  11  10  9  8  Reserved  T2STAT  T1STAT  T2CTRIPE  T1CTRIPE  T2TOADC  T1TOADC    7  6  5  4  3  2  1  0 T1TOADC  TCOMPOE  T2CMPOE  T1CMPOE  T2PIN  T1PIN GPTCONA 功能定义 位(Bit) 名称 功能描述 15  Reserved  Reserved  14  T2STAT  通用定时器 2 的状态 0－ 递减计数 1－ 递增计数  13  T1STAT  通用定时器 1 的状态 0－ 递减计数 1－ 递增计数 12  T2CTRIPE  T2CTRIP使能位，使能或禁止定时器2  的比较输出。当EXTCON (0)=1  时该位激活;当EXTCON=0  时该位保留。0  禁止T2CTRIP， T2CTPIR  不影响定时器2  的比较输出、GPTCDN(5)或PDPINTA    标志。1  使能 T2CTRIP,定时器 2  变为高阻状态，GPTCON ( 5 )变为 0, PDPINT  标志置 1。  11  T1CTRIPE  T1CTRIP使能位，使能或禁止定时器1的比较输出。 当EXTCON (0)=1时该位激活;当EXTCON=0  时该位保留。 0  禁止T1CTRIP  ， T1CTPIR  不影响定时器1  的比较输出、GPTCDN(4)  或PDPINTA(EVIFRA(0))标 志。1  使能 T1CTRIP,定时器 1  变为高阻状态，GPTCON ( 4 )变为 0, PDPINTA(EVIFRA(0))标志置 1。 10~9 T2TOADC  定时器2事件启动 ADC    00不启动ADC    01下溢中断启动ADC    10周期中断启动ADC      11比较中断启动ADC 8~7 T1TOADC 定时器1事件启动ADC 00不启动ADC    01下溢中断启动ADC 10周期中断启动ADC    11比较中断启动ADC 6  TCOMPOE  比较输出使能位，禁止或使能定时器比较输出。只有当EXTCON ( 0 ) =1  时才激活 该位，当EXTCON(0)=0  时该位保留。当PDPIN/T1CTRIP  为低电平且EVIMRA(0) =1  时激活该位，它会变为0  0  定时器比较输出 T1/2PWM_T1/2CMPR  为高阻;  1  定时器比较输出 T 1/2PWM_T1/2CMPR  由各自的定时器比较逻辑驱动。 5  T2CMPOE  定时器2比较输出使能位，使能或禁止定时器2  的比较输出T2PWM_T2CMP。 EXTCON(0)=1  时激活该位，EXTCON(0)=0  时该位保留。如果T2CMPOE有效，T2CTRIP为低电平且 被使能，则T2CMPOE变为0  0 定时器 2 比较输出 T2PWM_T2CMP为高阻。 1  定时器 2  比较输出 T2PWM_T2CMP  由定时器 2  比较逻辑驱动 4  T1CMPOE  定时器1比较输出使能位，使能或禁止定时器1  的比较输出T1PWM_T1CMP。 EXTCON(0)=1  时激活该位，EXTCON(0)=0  时该位保留。如果T1CMPOE  有效，T1CTRIP为低电平且被使 能，则T1CMPOE  变为0  0 定时器 2  比较输出 T1PWM_T1CMP  为高阻。 1 定时器 2  比较输出 T1PWM_T1CMP  由定时器 1  比较逻辑驱动 3~2 T2PIN  定时器 2 比较输出极性。00  强制低 01  低有效 01  高有效 11  强制高  1~0  T1PIN  定时器 2 比较输出极性。00  强制低 01  低有效 01  高有效 11  强制高 通用定时器计数寄存器(TxCNT,其中x=1,2,3,4) 位 名称 功能描述 15~0  TxCNT  定时器 x 当前计数值 通用定时器比较寄存器(TxCMPR,其中x=1,2,3,4) 位 名称 功能描述 15~0  TxCMPR  定时器x计数的比较值  通用定时器周期寄存器(TxPR,其中x=1,2,3,4) 位 名称 功能描述 15~0  TxPR  定时器x计数的比较值  通用定时器控制寄存器(TxCON,其中x=1,2,3,4) 15  14  13  12  11  10  9  8  FREE  SOFT  Reserved  TMODE1  TMODE0  TPS2  TPS1  TPS0  7  6  5  4  3  2  1  0  T2SWT1  TENABLE  TCLKS1  TCLKS0  TCLD1  TCLD0  TECMPR  SELT1PR  位(Bit） 名称 功能描述 15~14      FREE ,SOFT  仿真控制位; 00一旦仿真挂起，立即停止 01一旦仿真挂起，在当前周期结束后停止 10  操作受仿真挂起的影响 11  操作不受仿真挂起的影响  13  Reserved  Reserved  12~11    TMODE1~TMODE0 计数模式选择; 01  停止/保持 01  连续增/减模式 10连续增模式 11定向增/减模式  10~8  TPS2~TPS0  输入时钟预定标因子: 000 X/1 100 X/16      001 X/2 101 X/32      010 X/ 4 110 X/64  011 X/8 111 X/128      (X=器件CPU  时钟频率)  7    T2SWT1 T4SWT3  T2SWT1  对应EVA(用定时器2  启动定时器1)，使用定时器2  的使能位启动定时器1。 这一位在T1CON  中是保留位。T4SWT  对应EVB(定时器4  启动定时器3)，使用定时器4  的使能位启动定时器3。这一位在T3CON  中是保留位。 0  使用自身的使能位。 1  使用TICON的使能位(EVA.中)或T3CON的使能位(EVB中)，忽略自身的使能位  6  TENABLE  定时器使能位：0禁止定时器操作(定时器保持并且预定标因子为0 1使能定时器操作 5~4 TCLKS(1,0) 时钟源选择： 01  内部时钟 01  外部时钟 10  保留 11 QEP  电路 3~2 TCLD(1,0) 定时器比较寄存器装载条件： 01  计数器值等于0 01  计数器值等于0  或等于周期寄存器的值 10  立即 11  保留 1  TECMPR  定时器比较使能：0  禁止定时器比较操作 1  使能定时器比较操作 0 SELT1PR  在EVA  中是SELTIPR(选择周期寄存器)，当T2CON  中的此位为1，将忽略定时 器2  的SELT3PR  周期寄存器，选用定时器1  的周期寄存器。这一位在T1CON  中是保留 位。在EVB  中是SELT3PR(选择周期寄存器)，当T4CON  中的此位为1，将忽略定时器4  的 周期寄存器，选用定时器3  的周期寄存器。这一位在T3CON  中是保留位。 0 选用自身周期寄存器。1选用 T1PR 或 T3PR 作为周期寄存器，忽略自身寄存器 比较控制寄存器(COMCONA) 15  14  13  12  11  10  9  8  CENABLE  CLD1  CLD0  SVENABLE  ACTRLD1  ACTRLD0  FCOMPOE PDPINTA  7  6  5  4  3  2  1  0  FCMP3OE  FCMP2OE  FCMP1OE  Reserved  Reserved  C3TRIPE  C2TRIPE  C1TRIPE 位(Bit)  名称 功能描述 15  CENABLE  比较使能 0  禁止比较操作,所有阴影寄存器(CMPRx, ACTRA )变为透明 1使能比较操作 14~13  CLD1~CLD0 比较器寄存器CMPRx  重载条件 00  当T3CNT=0（下溢） 01  当T3CNT=0  或T3CNT=T3PR（下溢或周期匹配） 10  立即 11  保留，结果不可预测  12  EVENABLE  使能空间向量PWM0  禁止空间向量PWM  模式 1  使能空间向量PWM  模式  11~10   ACTRLD1  ~ ACTRLD0  控制寄存器重载条件 00当T3CNT=0(下溢) 01当T3 CNT=0  或T3CNT=T 3PR(即下溢或周期匹配) 10  立即 11保留  9  FCMOPE  全比较输出使能位:激活该位同时使能或禁止所有的比较输出。当EXTCONA(0)=0  时该位激活;当EXTCONA(0)=1  时该位保留。当PDPINTA/T1CTRIP为低电平且EVAIFRA(0)=1时激活该位， 它会变为0  0  全比较输出，PWM  1/2/3/4/5/6,处于高阻 1 全比较输出，PWM  1/2/3/4/5/6,由相应的比较逻辑驱 动。 8  PDPINTA  该位反映PDPINTA  7  FCMP3OE  全比较器3激活该位可以使能或禁止全比较器3  的输出，PWM5/6。只有当EXTCONA(0)=1时该位有效， 当有效时如果C3TRIP  为低且被使能，该位复位到0  0  全比较3  输出，PWM5/6  处于高阻 1  全比较3  输出，PWM5/6  由全比较3  逻辑驱动  6  FCMP2OE  全比较器2  激活该位可以使能或禁止全比较器2  的输出，PWM3/4。只有当EXTCONA(0)=1  时该位有效，当有效时如果C2TRIP  为低且被使能，该位复位到0  0  全比较2  输出，PWM3/4  处于高阻 1  全比较2  输出，PWM3/4  由全比较2  逻辑驱动  5  FCMP1OE  全比较器1      输出使能位 激活该位可以使能或禁止全比较器1  的输出，PWM1/2。只有当EXTCONA(0)=1时该位有效 ，当有效时如果C1TRIP  为低且被使能，该位复位到0  0  全比较1  输出，PWM1/2  处于高阻 1  全比较1  输出，PWM1/2  由全比较1  逻辑驱动  4~3  Reserved  Reserved  2  C3TRIPE  全比较器3  输出切换使能位 激活该位可以使能或禁止全比较器3  的输出关闭功能。只有当EXTCONA(0)=0时该位有效，当 EXTCONA(0)=1  时该位保留 0  完全比较器3  的输出关闭功能被禁止，C3TRIP  状态不影响比较器3  的输出、COMCONA(8)以及 PDPINTA  标志(EVAIFRA(0))  1  完全比较器3  的输出关闭功能被使能，当T3TRIP  是低时，完全比较器3  的两个输出引脚输出高阻 状态，COMCONA(8)复位为0，并且PDPINTA  的标志置1  1  C2TRIPE  全比较器2  输出切换使能位 激活该位可以使能或禁止全比较器3  的输出关闭功能。只有当EXTCONA(0)=0时该位有效，当 EXTCONA(0)=1  时该位保留 0  完全比较器2  的输出关闭功能被禁止，C2TRIP  状态不影响比较器2  的输出、COMCONA(7)以及 PDPINTA  标志(EVAIFRA(0))  1  完全比较器2  的输出关闭功能被使能，当T2TRIP  是低时，完全比较器2  的两个输出引脚输出高阻 状态，COMCONA(7)复位为0，并且PDPINTA  的标志置1  0  C1TRIPE  全比较器1位 激活该位可以使能或禁止全比较器1  的输出关闭功能。只有当EXTCONA(0)=0时该位有效， 当EXTCONA(0)=1  时该位保留 0  完全比较器1  的输出关闭功能被禁止，C1TRIP  状态不影响比较器1  的输出、COMCONA(6)以及 PDPINTA  标志(EVAIFRA(0))  1  完全比较器 1  的输出关闭功能被使能，当 T1TRIP  是低时，完全比较器 1  的两个输出引脚输出高 阻状态，COMCONA(6)复位为 0，并且 PDPINTA  的标志置 1  比较操作寄存器(ACTRA) 15  14  13  12  11  10  9  8  SVRDIR  D2  D1  D0  CMP6ACT1  CMP6ACT0  CMP5ACT1  CMP5ACT0  7  6  5  4  3  2  1  0  CMP4ACT1  CMP4ACT0  CMP3ACT1  CMP3ACT0  CMP2ACT1  CMP2ACT0  CMP1ACT1  CMP1ACT0 位(Bit)  名称 功能描述 15  SVRDIR  空间矢量 PWM 只有产生 SVPWM 输出时使用 0  正向（CCW）1  负向（CW）  14~12  D2~D0  基本空间矢量位 只有在产生SVPWM  输出时使用 11~10   CMP6ACT1~CMP6ACT0  比较输出引脚6  上的动作 00强制低 01低有效 10高有效 11强制高 9~8  CMP5ACT1~ MP5ACT0  比较输出引脚 5    00 强制低 01 低有效 10 高有效 11 强制高  7~6    CMP4ACT1~CMP4ACT0 比较输出引脚4  上的动作 00强制低 01低有效 10高有效 11强制高 5~4  CMP3ACT1~ MP3ACT0 比较输出引脚3  上的动作 00强制低 01低有效 10高有效 11强制高 3~2  CMP2ACT1~ MP2ACT0 比较输出引脚2  上的动作 00强制低 01低有效 10高有效 11强制高 1~0 CMP1ACT1~CMP1ACT0 比较输出引脚1  上的动作 00强制低 01低有效 10高有效 11强制高 死区定时器控制寄存器(DBTCONA) 15  14  13  12  11  10  9  8  Reserved  Reserved  Reserved  Reserved  DBT3  DBT2  DBT1  DBT0  7  6  5  4  3  2  1  0  EDBT3  EDBT2  EDBT1  DBTPS2  DBTPS1  DBTPS0  Reserved  Reserved 15~12  Reserved  Reserved 11~8  DBT3~DBT0  死区定时器周期，定义 3  7  EDBT3  死区定时器 3  使能（比较单元 3  的 PWM5  和 6） 0  屏蔽 1  使能  6  EDBT2  死区定时器2使能（比较单元2  的PWM3  和4） 0  屏蔽 1  使能  5  EDBT1  死区定时器 1 使能（比较单元 1  的 PWM1  和 2） 0  屏蔽 1  使能  4~2    DBPTS2~DBPTS0  死区定时器预定标控制位 000 X/1    100 X/16      001 X/2 101 X/32    010 X/ 4 110 X/64 011 X/8    111 X/128 (X=器件 CPU时钟频率) 1~0  Reserved  Reserved EV 扩展控制寄存器(EXTCONA) 15  14  13  12  11  10  9  8 RReserved RReserved RReserved RReserved RReserved RReserved RReserved RReserved 7  6  5  4  3  2  1  0 Reserved Reserved Reserved Reserved EVSOCE  QEPIE  QEPIQUAL  INDCOE 位(Bit)  名称 功能描述 15~4  Reserved  Reserved 3  EVSOCE EV  启动转换输出的使能位。该位可以使能或禁止EV  的ADC  启动转换输出(例如，EVASOCn  对应EVA,  EVBSOCn  对应EVB)。当使能该位时，由选择EV  的启动ADC  转换事件产生一个32xHSPCLK  负极性脉冲。 这一位不影响送往ADC  模块的EVTOADC信号。 0  禁止 EVSOC   输出。 EVSOC   处于高阻状态。 1  使能 EVSOC输出。 2  QEPIE QEP  索引的使能位。该位可将禁止或使能索引输出CAP3_QEPI1.当CAP3_QEPI1  作为索引输出被使能后， 将会使定时器作为QEP  计数器进行复位。 0  禁止CAP3_QEPI1作为索引输出。CAP3_QEPI1的变化不会影响定时器设为QEP计数器。 1  使能CAP3_QEPI1作为索引输出。任何在CAP3_QEPI1上的0到1变化(EXTCONA[1]=0))或当CAP1_QEP1和 CAP2_QEP2  为高电平时(EXTCON[1]=1 )，一个0到1的变化将会使定时器作为QEP计数器复位为0 1  QEPIQUA L CAP3_QEPI1  索引确认模式。该位可以打开或关闭QEP  索引确认器。 0  关闭CAP3_QEPI1  索引确认模式。CAP3_QEPI1  可以不受影响地通过确认器 1  关闭CAP3_QEPI1  索引确认模式。当CAP1_ QEP1  和CAP2_QEP2  为高电平时，一个0到1的变化可以通 过确认器。否则，确认器的输出将保持为低。 0  INDCOE 比较输出的单独使能模式。置1  允许独立的使能或禁止比较输出。 0  禁止单独使能比较输出模式。定时器1  和2  的比较输出可以通过GPTCONA(6)同时禁止或使能。全比 较1、2  和3  的输出可以通过GPTCON(9)同时禁止或使能。 GPTCONA ( 12,11,5,4)和COMCONA(7~5,2~0)都保留。EVAIFRA(0)可以同时使能或禁止所有的比较输出。 EVAIMR(0)可以同时使能或禁止PDP  和 PDPINT信号的直接路径 1  单独使能比较输出模式。通过GPTCONA(5,4)和COMCONA(7‐5)可以单独使能或禁止比较输出。通过 GPCONA(12,11)和COMCONA ( 2~0 )可单独使能或禁止比较输出。当任何输入为低电平，EVIFRA(0)置1  并 使能。EVAIMRA(0)功能是禁止或使能中断 捕捉单元控制寄存器(CAPCONA) 15  14  13  12  11  10  9  8  CAPRES  CAPQEPN  CAP3EN  Reserved  CAP3TSEL  CAP12TSEL  CAP3TOADC   7  6  5  4  3  2  1  0 CAP1EDGE  CAP2EDGE  CAP3EDGE  Reserved 位(Bit)  名称  功能描述  15  CAPRES  捕获单元复位，读总返回 00  将所有捕获单元的寄存器清 0          1  无操作 14~13  CAPQEPN  捕获单元1  和2  使能 00  禁止捕获单元1  和2，FIFO  堆栈保留其内容 10  保留 01  使能捕获单元1和2    11  保留  12  CAP3EN  捕获单元 30    禁止捕获单元 3，FIFO  堆栈保留其内容 1  使能捕获单元 3  11  Reserved  保留 10  CAP3TSEL  为捕获单元 3      0  选择通用目的定时器 2      1  选择通用目的定时器 1  9  CAP12TSEL  为捕获单元 1      0  选择通用目的定时器 2      1  选择通用目的定时器 1  8  CAP3TOADC  捕获单元 3        0  无操作 1  但 CAP3INT  标志置位时启动 ADC  7~6 CAP1EDGE  捕获单元 1          00  不检测 10  检测下降沿 01  检测上升沿 11  两个边沿都检测  5~4 CAP2EDGE  捕获单元 2      00  不检测 10  检测下降沿 01  检测上升沿 11  两个边沿都检测  3~2 CAP3EDGE  捕获单元 3      00  不检测 10  检测下降沿 01  检测上升沿 11  两个边沿都检测  1~0 Reserved  Reserved 捕捉单元结果及状态寄存器(CAPFIFOA) 15  14  13  12  11  10  9  8 Reserved  CAP3FIFO  CAP2FIFO  CAP1FIFO 7  6  5  4  3  2  1  0 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved 位(Bit)  名称 功能描述 15~14 Reserved  Reserved 13~12 CAP3FIFO  CAP3FIFO  00  空 01有 1  个入口 10  有 2  个入口 11有 2  个入口并且已经捕获另一个，第一个已经丢弃 11~10 CAP2FIFO  CAP2FIFO  00  空 01有 1  个入口 10  有 2  个入口 11  有 2  个入口并且已经捕获另一个，第一个已经丢弃  9~8 CAP1FIFO  CAP1FIFO  00  空 01有 1 个入口 10有 2 个入口 11  有 2个入口并且已经捕获另一个，第一个已经丢弃  7~0 Reserved  Reserved EVA 中断标志寄存器A(EVAIFRA) 15  14  13  12  11  10  9  8 Reserved Reserved Reserved Reserved Reserved T1OFINT  T1UFINT  T1CINT 7  6  5  4  3  2  1  0 T1PINT Reserved Reserved Reserved CMP3INT  CMP2INT  CMP1INT  PDPINT 位(Bit)  名称 功能描述 15~11 Reserved  Reserved 10  T1OFINT  通用定时器 1  读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  9  T1UFINT  通用定时器 1  读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  8  T1CINT  通用定时器 1  读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  7  T1PINT  通用定时器 1  读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  6~4 Reserved  Reserved 3  CMP3INT  比较器 3              读：0  标志复位 写： 0  没有影响 1 标志置位 1  复位标志  2  CMP2INT  比较器 2              读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  1  CMP1INT  比较器 1              读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  0  PDPINT  驱动功率保护中断标志 该位与EXTCONA(0)的设置有关,当EXTCONA(0)=0  时其定义和240x  相同；EXTCONA(0)=1  时，当任何 比较输出为低且被使能时该位置位 读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志 EVA 中断标志寄存器B(EVAIFRB) 15  14  13  12  11  10  9  8 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved 7  6  5  4  3  2  1  0 Reserved Reserved Reserved Reserved T2OFINT  T2UFINT  T2CINT  T2PINT 位(Bit)  名称 功能描述 15~4 Reserved  Reserved 3  T2OFINT  通用定时器 2      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  2  T2UFINT  通用定时器 2      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  1  T2CINT  通用定时器 2      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  0  T2PINT  通用定时器 2      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  EVA 中断标志寄存器C(EVAIFRC) 15  14  13  12  11  10  9  8 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved 7  6  5  4  3  2  1  0 Reserved Reserved Reserved Reserved Reserved CAP3INT  CAP2INT  CAP1INT 位(Bit)  名称 功能描述 15~3  Reserved  Reserved 2  CAP3INT  捕捉单元 3  中断      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  1  CAP2INT  捕捉单元 2  中断      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  0  CAP1INT 捕捉单元 1  中断      读：0  标志复位 写： 0  没有影响 1  标志置位 1  复位标志  EVA 中断屏蔽寄存器 A(EVAIMRA)  15  14  13  12  11  10  9  8 Reserved  Reserved  Reserved  Reserved  Reserved  T1OFINT  T1UFINT  T1CINT 7  6  5  4  3  2  1  0 T1PINT  Reserved  Reserved  Reserved  CMP3INT  CMP2INT  CMP1INT  PDPINTA 位(Bit)  名称 功能描述 15~11  Reserved  Reserved使能：0  为禁止；1  为使能 10  T1OFINT  T1OFINT使能：0  为禁止；1  为使能 9  T1UFINT  T1UFINT使能：0  为禁止；1  为使能 8  T1CINT  T1CFINT使能：0  为禁止；1  为使能 7  T1PINT  T1PINT使能：0  为禁止；1  为使能 6~4  Reserved  Reserved 3  CMP3INT  CMP3INT使能：0  为禁止；1  为使能 2  CMP2INT  CMP2INT使能：0  为禁止；1  为使能 1  CMP1INT  CMP1INT使能：0  为禁止；1  为使能 0  PDPINTA  PDPINTA使能 该位与EXTCONA(0)的设置有关，当EXTCONT(0)=0  时其定义和240x  相同，也就是该位使能/禁止PDP  中断和 PDPINT引脚连接的比较输出缓冲的通道。 EXTCONA(0)=1  时，该位只是 PDP  中断的使能/禁止位 0  为禁止；1  为使能 EVA 中断屏蔽寄存器 B(EVAIMRB)  15  14  13  12  11  10  9  8 Reserved  Reserved  Reserved  Reserved  Reserved  Reserved  Reserved  Reserved  7  6  5  4  3  2  1  0 Reserved  Reserved  Reserved  Reserved  T2OFINT  T2UFINT  T2CINT  T2PINT 位(Bit)  名称 功能描述 15~4  Reserved  Reserved使能：0  为禁止；1  为使能 3  T2OFINT  T2OFINT使能：0  为禁止；1  为使能 2  T2UFINT  T2UFINT使能：0  为禁止；1  为使能 1  T2CINT  T2CFINT使能：0  为禁止；1  为使能 0  T2PINT  T2PINT使能：0  为禁止；1  为使能 EVA 中断屏蔽寄存器C(EVAIMRC) 15  14  13  12  11  10  9  8 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved 7  6  5  4  3  2  1  0 Reserved Reserved Reserved Reserved Reserved CAP3INT  CAP2INT  CAP1INT 位(Bit)  名称 功能描述 15~3  Reserved  Reserved 2  CAP3INT  CAP3INT使能：0  为禁止；1  为使能 1  CAP2INT  CAP2INT使能：0  为禁止；1  为使能 0  CAP1INT  CAP1INT使能：0  为禁止；1  为使能 GPIO MUX 寄存器  名称 地址 大小（*16） 寄存器描述 GPAMUX  0x0000 70C0  1  GPIO A MUX  控制寄存器  GPADIR  0x0000 70C1 1  GPIO A  方向控制寄存器  GPAQUAL  0x0000 70C2 1  GPIO A  输入限定控制寄存器  Reserved  0x0000 70C3 1  ——  GPBMUX  0x0000 70C4 1  GPIO B MUX  控制寄存器  GPBDIR  0x0000 70C5 1  GPIO B  方向控制寄存器  GPBQUAL  0x0000 70C6 1  GPIO B  输入限定控制寄存器  Reserved  0x0000 70C7~  0x0000 70CB 5  ——  GPDMUX  0x0000 70CC 1  GPIO D MUX  控制寄存器  GPDDIR  0x0000 70CD 1  GPIO D  方向控制寄存器  GPDQUAL  0x0000 70CE 1  GPIO D  输入限定控制寄存器  Reserved  0x0000 70CF 1  ——  GPEMUX  0x0000 70D0 1  GPIO E MUX  控制寄存器  GPEDIR  0x0000 70D1 1  GPIO E  方向控制寄存器   GPEQUAL  0x0000 70D2 1  GPIO E  输入限定控制寄存器  Reserved  0x0000 70D3 1  ——  GPFMUX  0x0000 70D4 1  GPIO F MUX  控制寄存器  GPFDIR  0x0000 70D5 1  GPIO F  方向控制寄存器  Reserved  0x0000 70D6~  0x0000 70D7 2  ——  GPGUX  0x0000 70D8 1  GPIO G MUX  控制寄存器  GPGDIR  0x0000 70D9 1  GPIO G  方向控制寄存器  Reserved  0x000070DA~  0x0000 70DF 6  ——  GPIO 数据寄存器  名称 地址 大小（*16） 寄存器描述 GPADAT  0x0000 70E0  1  GPIO A  数据寄存器  GPASET  0x0000 70E1  1  GPIO A  置 1  寄存器  GPACLEAT  0x0000 70E2  1  GPIO A  清 0  寄存器  GPATOGGLE  0x0000 70E3  1  GPIO A  翻转寄存器  GPBDAT  0x0000 70E4  1  GPIO B  数据寄存器  GPBSET  0x0000 70E5  1  GPIO B  置 1  寄存器  GPBCLEAR  0x0000 70E6  1  GPIO B  清 0  寄存器  GPBTPGGLE  0x0000 70E7  1  GPIO B  翻转寄存器  Reserved  0x0000 70E8~  0x0000 70EB  4  ——  GPDDAT  0x0000 70EC  1  GPIO D  数据寄存器  GPDSET  0x0000 70ED  1  GPIO D  置 1  寄存器  GPDCLEAR  0x0000 70EE  1  GPIO D  清 0  寄存器  GPDTOGGLE  0x0000 70EF  1  GPIO D  翻转寄存器  GPEDAT  0x0000 70F0  1  GPIO E  数据寄存器  GPESET  0x0000 70F1  1  GPIO E  置 1  寄存器  GPGCLEAR  0x0000 70F2  1  GPIO E  清 0  寄存器  GPGTOGGLE  0x0000 70F3  1  GPIO E  翻转寄存器  GPFDAT  0x0000 70F4  1  GPIO F  数据寄存器  GPFSET  0x0000 70F5  1  GPIO F  置 1  寄存器  GPFCLEAT  0x0000 70F6  1  GPIO F  清 0  寄存器  GPFTOGGLE  0x0000 70F7  1  GPIO F  翻转寄存器  GPGDAT  0x0000 70F8  1  GPIO G  数据寄存器  GPFSET  0x0000 70F9  1  GPIO G  置 1  寄存器  GPGCLEAR  0x0000 70FA  1  GPIO G  清 0  寄存器  GPGTOGGLE  0x0000 70FB  1  GPIO G  翻转寄存器  GPIO A MUX 控制和 GPIO A 方向控制寄存器位定义  GPAMUX  位  外围名称（位=1）  GPIO  名称（位=0） GPADIR  位  类型 复位值  是否有输入限制  EVA  外围  0  PWM1(O)  GPIOA0  0  R/W  0  是 1  PWM2(O)  GPIOA1  1  R/W  0  是 2  PWM3(O)  GPIOA2  2  R/W  0  是 GPIO B MUX 控制和GPIOB 方向控制寄存器位定义 GPBMUX位 外围名称（位=1） GPIO  名称（位=0） GPBDIR位 类型 复位值 是否有输入限制 EVB  外围 0  PWM7(O)  GPIOB0  0  R/W  0  是 1  PWM8(O)  GPIOB1  1  R/W  0  是 2  PWM9(O)  GPIOB2  2  R/W  0  是 3  PWM10(O)  GPIOB3  3  R/W  0  是 4  PWM11(O)  GPIOB4  4  R/W  0  是 5  PWM12(O)  GPIOB5  5  R/W  0  是 6  T3PWM_T4CMP(O)  GPIOB6  6  R/W  0  是 7  T3PWM_T4CMP(O)  GPIOB7  7  R/W  0  是 8  CAP4_QEP3(I)  GPIOB8  8  R/W  0  是 9  CAP5_QEP4(I)  GPIOB9  9  R/W  0  是 10  CAP6_QEPI2(I)  GPIOB10  10  R/W  0  是 11  TDIRB(I)  GPIOB11  11  R/W  0  是 12  TCLKINB(I)  GPIOB12  12  R/W  0  是 13  C4TRIP(I)  GPIOB13  13  R/W  0  是 14  C5TRIP(I)  GPIOB14  14  R/W  0  是 15  C6TRIP(I)  GPIOB15  15  R/W  0  是 GPIO D MUX 控制和GPIO D 方向控制寄存器位定义 GPDMUX  位 外围名称（位=1） GPIO  名称（位=0） GPDDIR位 类型 复位值 是否有输入限制 EVA  外围 0  T1CTRIP_PDPINTA(1)  GPIOB0  0  R/W  0  是 1  T2CTRIP  (1)  GPIOB1  1  R/W  0  2  保留 GPIOB2  2  R/W  0  — 3  保留 GPIOB3  3  R/W  0  — 4  保留 GPIOB4  4  R/W  0  — 5  T3CTRIP_PDPINTB(1)  GPIOB5  5  R/W  0  是 6  T4CTRIP  (1)  GPIOB6  6  R/W  0  7  保留 GPIOB7  7  R/W  0  — 8  保留 GPIOB8  8  R/W  0  — 3  PWM4(O)  GPIOA3  3  R/W  0  是 4  PWM5(O)  GPIOA4  4  R/W  0  是 5  PWM6(O)  GPIOA5  5  R/W  0  是 6  T1PWM_T1CMP(O)  GPIOA6  6  R/W  0  是 7  T1PWM_T2CMP(O)  GPIOA7  7  R/W  0  是 8  CAP1_QEP1(I)  GPIOA8  8  R/W  0  是 9  CAP2_QEP2(I)  GPIOA9  9  R/W  0  是 10  CAP3_QEPI1(I)  GPIOA10  10  R/W  0  是 11  TDIRA(I)  GPIOA11  11  R/W  0  是 12  TCLKINA(I)  GPIOA12  12  R/W  0  是 13  C1TRIP(I)  GPIOA13  13  R/W  0  是 14  C2TRIP(I)  GPIOA14  14  R/W  0  是 15  C3TRIP(I)  GPIOA15  15  R/W  0  是 GPIO A 输入限制控制寄存器GPAQUAL 15                                                                                        8  7 0 Reserved  QPALPRD  R‐0  R/W‐0  保留 指定受限制的采样周期 0x00  无输入限制，即与SYSCLKOUT  同步； 0x01 QPALPRD=2  个SYSCLKOUT  周期 0x02 QPALPRD=4  个SYSCLKOUT  周期 · · · · 0xff QPALPRD=510  个 SYSCLKOUT  周期 9  保留 GPIOB9  9  R/W  0  — 10  保留 GPIOB10  10  R/W  0  — 11  保留 GPIOB11  11  R/W  0  — 12  保留 GPIOB12  12  R/W  0  — 13  保留 GPIOB13  13  R/W  0  — 14  保留 GPIOB14  14  R/W  0  — 15  保留 GPIOB15  15  R/W  0  — GPIO E MUX 控制和GPIO E 方向控制寄存器位定义 GPEMUX  位 外围名称（位=1） GPIO  名称（位=0） GPEDIR位 类型 复位值 是否有输入限制 EVA  外围 0  XINT1_XBIO(1)  GPIOE0  0  R/W  0  是 1  XINT1_  ADCSOC(1)  GPIOE1  1  R/W  0  2  XNMI_XINT13(1)  GPIOE2  2  R/W  0  是 3  保留 GPIOE3  3  R/W  0  — 4  保留 GPIOE4  4  R/W  0  — 5  保留 GPIOE5  5  R/W  0  — 6  保留 GPIOE6  6  R/W  0  — 7  保留 GPIOE7  7  R/W  0  — 8  保留 GPIOE8  8  R/W  0  — 9  保留 GPIOE9  9  R/W  0  — 10  保留 GPIOE10  10  R/W  0  — 11  保留 GPIOE11  11  R/W  0  — 12  保留 GPIOE12  12  R/W  0  — 13  保留 GPIOE13  13  R/W  0  — 14  保留 GPIOE14  14  R/W  0  — 15  保留 GPIOE15  15  R/W  0  — GPIO F MUX 控制和GPIO F 方向控制寄存器位定义 GPFMUX  位 外围名称（位=1） GPIO  名称（位=0） GPFDIR位 类型 复位值 是否有输入限制 SPI  外围 0  SPISIMO(O)  GPIOF0  0  R/W  0  无 1  SPISIMO  (I)  GPIOF1  1  R/W  0  2  SPICLK(I/O)  GPIOF2  2  R/W  0  无 3  SPISTE(I/O)  GPIOF3  3  R/W  0  无 4  SCITXDA(O)  GPIOF4  4  R/W  0  无 5  SCIRXDA(I)  GPIOF5  5  R/W  0  无 6  CANTX(O)  GPIOF6  6  R/W  0  无 7  CANTX(I)  GPIOF7  7  R/W  0  无 8  MCLKX(I/O)  GPIOF8  8  R/W  0  无 9  MCLKR(I/O)  GPIOF9  9  R/W  0  无 10  MFSX(I/O)  GPIOF10  10  R/W  0  无 11  MFSR(I/O)  GPIOF11