ISE和Modelsim联合仿真

ISE和 Modelsim联合仿真 相信很多人会遇到过这个问题，不知如何让 ISE 调用 Modelsim 进行仿真。我也迷糊了不少时间， 查查找找，终于弄明白了，所以有了本文，和大家分享一下。我尽量讲得详细点儿，多多上图。 我的环境：Windows 7 64 位，Xilinx ISE Design Suite 13.4（D:\Xilinx\13.4），Modelsim SE-64 10.1a （D:\modeltech64_10.1a， 哈，也是 64 位的）。不过 32 位的和 64 位的设置几乎没有什么区别。先安 装好 ISE 和 Modelsim， 网上看过一些文章总说先装 ISE 再装 Modelsim，不过我整过一阵，其实二者的 顺序是无关紧要的。安装过程不在本文的讨论范围内，就不多说了，不过一定要注意版本要合适， Modelsim 的版本不要太低，这个可以自己到网上查一查，还有非常重要的一点是安装路径不能有中文 或空格。 由于我装的 Modelsim SE 是通用版的，只自带了少许的仿真库（Simulation Library），所以还要编译 一下 Xilinx 的仿真库。只有 XE 才自带 Xilinx 的仿真库，如果装的是 XE 版便不必编译仿真库了。编译库 可以用 ISE 带界面的工具，也可以用命令行下的，前者方便，先讲前者。打开编译库工具“Simulation Library Compilation Wizard”：“开始—所有程序—Xilinx ISE Design Suite 13.4（版本不同就不同）—ISE Design Tools—64-bit Tools（32 位的选 32-bit Tools）—Simulation Library Compilation Wizard”。注意，64 位系统中默认安装了 64 位和 32 位的 ISE，如果你想用 32 位的 ISE，那你就得选 32 位的编译库工具， 不能混着用的，而且 Modelsim 也得装上 32 位的版本，所以我建议 64 位系统的就用 64 位的 ISE，而 32 位系统的没得选，只能用 32 位的。如图 01-1（64 位）和图 01-2（32 位）所示。 图 01-1 图 01-2 打开工具之后，在“Select Simulator”下面选中你所装好的 Modelsim 版本，我这儿选“Modelsim SE”， 在“Simulator Executable Location”下面填入 Modelsim.exe 的所在的文件夹，点“Browse…”按钮添加 也行，我这儿是“D:\modeltech64_10.1a\win64”（不含双引号，下同，除非有特别的说明），如图 02， 然后 Next。 图 02 之后是选择需要编译的语言，选“Both VHDL and Verilog”，一般两种都要用，如图 03，然后 Next。 图 03 接下来是选择设备，默认是全选，如果有一些你实在用不上就不选吧，这样可以省点时间和硬盘空间， 全选时挺大条的，如图 04，还是 Next。 图 04 下一步默认就行，全选上，下面的两行东东留空即可，那是添加额外库的，第一行是路径，第二行是 命令参数，无视之。如图 05，Next。 图 05 这一步比较关键，在“Output directory for compiled libraries”下面填入输出已编译库的路径，默认也 行。个人建议新建一个单独的文件夹，好管理，只要版本一样的，下次直接拿来用，重装也不怕。不 过文件夹的名字和整个路径中绝对不能有中文或空格，切记、切记！！！我这儿是 “D:\modeltech64_10.1a\Xilinx_lib”。其他的选项默认便可，之后点“Launch Compiled Process”，如图 06。之后就开始编译了，如图 07。其实这一页是很有用处的，详情请点下面的那个“More Info”按键， 不过帮助是英文的。 图 06 图 07 等待……编译完后就会出现一些编译日志，图 08，Next，图 09，Finish。只要没有 Err 就成，Warn 无 视。若有 Err，就回顾下版本对不对，路径有没有中文或空格。 图 08 图 09 可能旧点儿的 ISE 版本没有带窗口化的编译工具，所以下面再说说命令行下编译仿真库的方法。打开 命令行，最好以管理员的身份运行，“开始—所有程序—附件—命令提示符—点右键—以管理员身份运 行”，在里面输入“set path=D:\Xilinx\13.4\ISE_DS\ISE\bin\nt64;D:\modeltech64_10.1a\win64”（还是不要 双引号），32 位的输入“set path=D:\Xilinx\13.4\ISE_DS\ISE\bin\nt;D:\modeltech32_10.1a\win32”，然后 敲回车键，这一步是可选的，为了防止可能的问题还是要吧。这里面都是路径，按自己的安装目录对 应来输入就对了。然后再输入“compxlib -s mti_se -l all -arch all -lib all -w -exclude_superseded -dir D:\modeltech64_10.1a\Xilinx_lib”，再次回车就开始编译了，漫长等待。和前面编译的内容是一样的。 如图 09-1、图 09-2 和图 09-3。 图 09-1 图 09-2 图 09-3 下面设置 ISE 和 Modelsim 的关联。在“D:\Xilinx\13.4\ISE_DS\ISE”文件夹中找到“modelsim.ini”， “D:\Xilinx\13.4”这个是你的 ISE 安装目录，后半路径是一样的，实在不行就进入安装目录然后搜索 “modelsim.ini”，如图 10 和图 11。 图 10 图 11 打开“modelsim.ini”，用记事本打开时不要用自动换行功能，菜单中“格式—自动换行”把勾去掉。 个人不建议用记事本，写字板那就更不行了，有的文件用写字板改了会出现问题，搞编程类的总得有 个好点儿的文本编辑工具吧，我用的是 EmEditor，到网上搜一下吧，有不少呢。在第九行左右（可能 是）找到“[Library]”，下面一行的“others = $MODEL_TECH/../modelsim.ini”和行的开头的分号（；） 的全部都无视。那些行开头没有分号的，格式一般是“X···X = 路径”，一直到“[vcom]”之上的都要， 选的仿真库多时可有好长的一段，全部复制。见图 12、图 13 和图 14。 图 12 图 13 图 14 然后在 Modelsim的安装目录下，我这儿是“D:\modeltech64_10.1a”，找到“modelsim.ini”，名字一样。 先去换个文本编辑工具吧，用记事本打开它会是乱糟糟的一片，没法改。打开后，同样是找到“[Library]”， 在它的下面粘贴上刚刚复制的那一大段东西，注意，行开头不要有分号（；），而且人家原有的就别动 它，别删掉了。只要在“[Library]”和“[vcom]”之间粘贴就行，然后保存。如图 15、图 16 和图 17。 图 15 图 16 图 17 打开 ISE，“开始—所有程序—Xilinx ISE Design Suite 13.4（版本不同就不同）—ISE Design Tools—64-bit Project Navigator（32 位的就开 32-bit Project Navigator）”，图 18。 图 18 然后在 ISE 的菜单上“Edit—Preferences…”调出 Preferences 设置窗口，在左边的“Category”下选中“ISE General—Integrated Tools”。在 Integrated Tools 项设置中，右边的“Model Tech Simulator：”下面填入 Modelsim.exe 的 文 件 路 径 ， 点 旁 边 的 “ .. ” 按 键 选 中 Modelsim.exe 也 行 ， 我 这 儿 是 “ D:\modeltech64_10.1a\win64\modelsim.exe ”（ 不 要 双 引 号 ）。 32 位 的 可 能 是 “D:\modeltech32_10.1a\win32\modelsim.exe”。如图 19 和图 20。 图 19 图 20 到现在已经把家伙准备好了，接下来就是使用它了。新建一个 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 ，图 21，这步不多说，Next。 图 21 接下来这一步在“Simulator”一项选“Modelsim-SE Mixed”，“Mixed”支持两语言，“SE”是版本，选 你自己对应的就成，其它项不讨论，如图 22，Next，Finish。忘了选或想重新选的看图 23。 图 22 图 23 新建你的 VHDL 或 Verilog 文件，这个不多说。如果是 VHDL 文件，则要打开两个库。在菜单上“Edit —Preferences…”调出 Preferences 设置窗口，选中“Category”下面的“ISE Text Editor”，之后在右边“ISE Text Editor”设置中下面的那个大白框里有四行代码，把后面两行，“use IEEE.STD_LOGIC_ARITH.ALL;” 和“use IEEE.STD_LOGIC_UNSIGNED.ALL;”复制一下，然后粘贴在你的 VHDL 文件的库声明中，也就是 打开这些库。如图 24、图 25 和图 26。 图 24 图 25 图 26 完成之后，切换到仿真模式，就是点工程上面的“Simulation”，可能不同版本会不一样，ISE9.1i 是在 “Source for”的下拉菜单中选择 Behavioral simulation，不过意思明白就行。建立 Test Bench 文件，若 是 VHDL 的，也按上面说的处理一下，就是把那两个库声明一下。在“Hierarchy”框选中 Test Bench 文 件，在下面的那个框中点“Modelsim Simulator”前的加号。展开得到“Simulate Behavioral Model”，在 它上面点右键，选“Process Properties…”，如图 27。这里如果直接选“Run”可能会出现如图 28 的警 告，如果不出现警告而且能调用 Modelsim 仿真，那恭喜你成功了，不然就接着看吧。 图 27 图 28 有图 28 警告时，如果前面的设置没问题，直接点“No”就可以用 Modelsim 仿真了。为了搞定这个警 告，咱们接着整。把"D:\modeltech64_10.1a\modelsim.ini"复制到你所建的工程目录下也能搞定这个警 告，不过这样太麻烦，每次都得复制，还是往下看吧。选“Process Properties…”后弹出 Process Properties 设置窗口，在右边的“Compiled Library Directory”后面填入之前编译库时设置的已编译库的路径，点 旁边的“…”按钮来选定也行。如果编译库时使默认的路径，那这里就不用改了，不过得把下面的“Ignore Pro-Compiled Library Warning Check”给勾上，不然也可能有警告，反正我用默认路径时就是有警告， 不知道为什么。其实只要你前面设置的正确了，这里直接把“Ignore Pro-Compiled Library Warning Check” 给勾上，路径都不设也是可以的，搞定后点“Ok”，如图 29。不过，每次新建一个工程时，这个窗口 的设置都会变为默认设置，又得重设一次。我找了不少地方，查了帮助文档也没发现哪里可以修改这 些默认值的。如果能改，那么下次新建工程时都变成我们自己的设置，就不用重设一遍了。如果有哪 位大虾知道，希望可以告诉偶一声，留个言也成，呵呵。 图 29 在“Simulate Behavioral Model”上点右键，选“Run”就可以调用 Modelsim 进行仿真了，如图 30。另 外提一点，在 ISE 上也可以编译库的。在仿真模式中，在“Hierarchy”框中选中 FPGA 名，我这儿是 “xc7a8-3csg324”（下面就是仿真文件）。然后在下面的框中点“Design Utilities”前面加号。展开后得 到“Compile HDL Simulation Libraries”，在其上点右键，选“Run”，这样就会编译你的工程中所需的仿 真库了，如图 31。不过，这样的话每次都得编译一次，工程大的话那可老耗时间了，所以我们还是预 先编译好吧，省时间。……其实 Modelsim 也可以编译仿真库，不过在这儿就不多说了，网上也有很多 文章说到的，只是我觉得用 ISE 自带的工具更方便。 图 30 图 31 好了，所有的都搞定了，可以好好体验了。有什么问题我们也可以互相探讨探讨，我的 QQ： 503123346。 下面附带一下 compxlib命令的语法： 用法：Compxlib options options都有如下：(中括号 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示可选，使用时不加中括号) [-64bit yes] (以 64位模式运行，用 nt64目录的 compxlib.exe可以不要，编译 32位 库的也可以不要) -s (指定仿真工具的类型，必选) [-p ] (指定仿真工具执行程序的路径，如 modelsim.exe所在目录) -arch (指定器件族，必选) [-l ] (指定语言类型) [-lib ] (指定所要编译库的库名) [-source_lib ] (指定不在 Xilinx默认路径下的额外源编译库路径) [-dir ] (指定已完成编译的仿真库输出路径) [-w] (覆盖重复的已编译库) [-cfg ] (创建 compxlib 配置文件，默认会在 compxlib 的工作目录创建 compxlib.log) [-e ] (指定包含已编译库的路径) [-f ] (使用命令行文件，从文件中读取 compxlib命令的选项和参数) [-verbose] (在编译日志文件中输出更多信息) [-exclude_deprecated] (排除不适用的 EDK库，该项只在编译包包含 EDK库时有效) [-exclude_sublib] (排除 EDK子库，该项只在编译包含 EDK库时有效) [-info ] (显示出已编译库的信息，和前面的-source_lib连用) [-log ] (指定编译日志文件，默认会在 compxlib的工作目录创建 compxlib.cfg) [-help ] (显示帮助） -s 选项用于指明为哪一种仿真器编译仿真库，必须为 compxlib命令指定该选项。 -s选项的有效值如下： -s mti_se (Modelsim SE) -s mti_pe (Modelsim PE) -s mti_de (Modelsim DE) -s questa (questasim) -s ncsim (NCSIM, 只用于 Linux) -s riviera (Aldec Riviera) -s active_hdl (active_hdl，只用于 Windows) -s vcs_mx (VCS-MX，只用于 Linux) -s vcs_mxi (VCS-MXi，只用于 Linux) 对于 Modelsim，我们可以使用-s mti_se、-s mti_pe或-s mti_de，之前我们用了-s mti_se选项。 -p 该选项用来指定仿真器可执行文件存在的路径。缺省情况下，compxlib命令自动从$PATH或%PATH%环 境变量中搜索仿真器可执行文件存在的路径。如果$PATH或%PATH%环境变量中没有指定仿真器可执行文 件存在的路径，则需要使用此选项指定。 -arch 选项用于指明为哪一个器件族编译仿真库，用户必须为 compxlib命令指定该选项。不 同的 ISE版本支持器件类型也会不同，该选项的有效值也会不同，请查阅相关的帮助文档，选用多个时 用空格隔开，如：-arch acr2 -arch virtex4，下面是 ISE 13.4的效值： -arch all (为所有的器件编译仿真库) -arch acr2 (for Automotive CoolRunner™-II) -arch aspartan3 (for Automotive Spartan®-3) -arch aspartan3a (for Automotive Spartan-3A) -arch aspartan3adsp (for Automotive Spartan-3A DSP) -arch aspartan3e (for Automotive Spartan-3E) -arch aspartan6 (for Automotive Spartan-6) -arch kintex7 (for Kintex™-7) -arch kintex7l (for Kintex-7 Lower Power) -arch qrvirtex4 (for QPro™ Virtex®-4 Rad Tolerant) -arch qvirtex4 (for QPro Virtex-4 Hi-Rel) -arch qvirtex5 (for QPro Virtex-5 Hi-Rel) -arch qspartan6 (for QPro Spartan-6 Hi-Rel) -arch qvirtex6 (for QPro Virtex-6 Hi-Rel) -arch spartan3 (for Spartan-3) -arch spartan3a (for Spartan-3A) -arch spartan3adsp (for Spartan-3A DSP) -arch spartan3e (for Spartan-3E) -arch spartan6 (for Spartan-6) -arch virtex4 (for Virtex-4) -arch virtex5 (for Virtex-5) -arch virtex6 (for Virtex-6) -arch virtex6l (for Virtex-6 Lower Power) -arch virtex7 (for Virtex-7) -arch virtex7l (for Virtex-7 Lower Power) -arch xa9500xl (for Automotive XC9500XL) -arch xbr (for CoolRunner-II) -arch xc9500 (for XC9500) -arch xc9500xl (for XC9500XL) -arch xpla3 (for CoolRunner XPLA3) -l 该选项用于指明为哪一种 HDL 语言编译仿真库。该项是可选的，在缺省情况下，compxlib 命令根据-s 选项检测语言类型。如果目标仿真器既支持 Verilog也支持 VHDL，则 compxlib命令将-l 选项设置成 all，也就是说为两种语言都编译仿真库。如果使用了-l 选项，compxlib命令 便根据该选项来选择为哪种语言编译仿真库。-l选项的有效值如下： -l verilog (为 Verilog语言编译仿真库) -l vhdl (为 VHDL语言编译仿真库) -l all (为 Verilog和 VHDL两种语言都编译仿真库) -lib 该选项用于选择编译哪一个HDL仿真库。-lib 选项是可选的，如果未指定该选项，则compxlib 命令自动编译所有的仿真库。另外，如果指定多个仿真库，则-lib的各个有效值之间以空格隔开，用法 和-arch一样。-lib选项的有效值如下： -lib all (自动编译所有的仿真库) -lib unisim (Xilinx器件的功能仿真) -lib simprim (Xilinx器件的时序仿真) -lib uni9000 (Xilinx CPLD器件的功能仿真) -lib xilinxcorelib (Xilinx IP核的功能仿真) -lib coolrunner (Xilinx CoolRunner器件的功能仿真) -lib edk (EDK仿真库) -dir 该选项指明编译后的仿真库存储的目录路径，路径中不能有中文或空格。缺省情况下，compxlib命令将 仿真库编译到$XILINX\\\\目录下。之前我们把仿真 库编译到了 D:\modeltech64_10.1a\Xilinx_lib目录下，可以根据实际需要修改。当然也可以不使用 该选项而编译到缺省目录下。 -help 使用该选项可以将 compxlib命令的帮助打印到 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 输出设备上。 -help 该选项可以打印扩展帮助信息。我们可以使用 compxlib –help list命令来获得的可用值。