基于FPGA的数字选频器设计

２０１２年１月１日 第３５卷第１期 现代电子技术 Ｍｏｄｅｒｎ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｔｅｃｈｎｉｑｕｅ Ｊａｎ．２０１２ Ｖｏｌ．３５Ｎｏ．１ 基于ＦＰＧＡ的数字选频器 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 张　曜１，杨　虹１，张　浩２，李　杰２ （１．重庆邮电大学 光电 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 学院，重庆　４０００６５；２．中国科学院 微电子研究所，北京　１０００２９） 摘　要：提出了一种基于ＦＰＧＡ的数字选频器设计方案，该数字选频器应用于八通道的ＧＳＭ 系统直放站，采用低成本 的ＦＰＧＡ芯片Ｘｉｌｉｎｋ　Ｓｐａｒｔａｎ－３ＡＤＳＰ　ＸＣ３ＳＤ３４００Ａ进行数字信号处理。给出了较详细的硬件设计方案，并通过 Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ　Ｎ５２３０Ａ网络分析仪对数字选频器进行了测量，被选出的有效相邻信道之间的最小间隔能达到１ＭＨｚ，能够实 现较好的选频功能，可满足实际应用的要求。 关键词：ＦＰＧＡ；数字选频器；ＧＳＭ；直放站 中图分类号：ＴＮ７１０－３４　　　　　文献标识码：Ａ　　　　　文章编号：１００４－３７３Ｘ（２０１２）０１－００８８－０４ Ｄｅｓｉｇｎ　ｏｆ　ｄｉｇｉｔａｌ　ｆｒｅｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｄｅｖｉｃｅ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ ＺＨＡＮＧ　Ｙａｏ１，ＹＡＮＧ　Ｈｏｎｇ１，ＺＨＡＮＧ　Ｈａｏ２，ＬＩ　Ｊｉｅ２ （１．Ｃｏｌｌｅｇｅ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｃｈｏｎｇｑｉｎｇ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｐｏｓｔｓ　ａｎｄ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｃｈｏｎｇｑｉｎｇ　４０００６５，Ｃｈｉｎａ； ２．Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，Ｃｈｉｎｅｓｅ　Ａｃａｄｅｍｙ　ｏｆ　Ｓｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ　１０００２９，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａ　ｄｅｓｉｇｎ　ｓｃｈｅｍｅ　ｏｆ　ＦＰＧＡ－ｂａｓｅｄ　ｄｉｇｉｔａｌ　ｆｒｅｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｄｅｖｉｃｅ　ｉｓ　ｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅ　ｆｒｅｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｄｅｖｉｃｅ　ｗａｓ ｕｓｅｄ　ｉｎ　ＧＳＭ　ｒｅｐｅａｔｅｒ　ｗｉｔｈ　ｅｉｇｈｔ　ｃｈａｎｎｅｌｓ，ｗｈｉｃｈ　ｕｓｅｄ　ｌｏｗ－ｃｏｓｔ　ＦＰＧＡ　ｃｈｉｐ　Ｘｉｌｉｎｘ　Ｓｐａｒｔａｎ－３ＡＤＳＰ　ＸＣ３ＳＤ３４００Ａｆｏｒ　ｄｉｇｉｔａｌ ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ．Ａ　ｈａｒｄｗａｒｅ　ｄｅｓｉｇｎ　ｉｓ　ｐｒｏｐｏｓｅｄ．Ｔｈｅ　ｆｒｅｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｄｅｖｉｃｅ　ｗａｓ　ｍｅａｓｕｒｅｄ　ｂｙ　Ａｇｉｌｅｎｔ　Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｎ５２３０Ａｎｅｔｗｏｒｋ　ａｎａｌｙｚｅｒ，ａｎｄ　ｔｈｅ　ｍｉｎｉｍｕｍ　ｓｐａｃｉｎｇ　ｂｅｔｗｅｅｎ　ａｄｊａｃｅｎｔ　ｅｆｆｅｃｔｉｖｅ　ｃｈａｎｎｅｌｓ　ｃｏｕｌｄ　ｒｅａｃｈ　１ＭＨｚ．Ａ　ｂｅｔｔｅｒ　ｆｒｅ－ ｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｆｕｎｃｔｉｏｎ　ｃａｎ　ｂｅ　ｒｅａｌｉｚｅｄ，ｗｈｉｃｈ　ｃａｎ　ｍｅｅｔ　ｔｈｅ　ｒｅｑｕｉｒｅｍｅｎｔｓ　ｏｆ　ｐｒａｃｔｉｃａｌ　ａｐｐｌｉｃａｔｉｏｎ． Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ｄｉｇｉｔａｌ　ｆｒｅｑｕｅｎｃｙ　ｃｈｏｉｃｅ　ｄｅｖｉｃｅ；ＧＳＭ；ｒｅｐｅａｔｅｒ 收稿日期：２０１１－０８－１８ 基金项目：国家８６３项目：面向软件无线电的宽带数据变换和 可重构射频集成电路（２００９ＡＡ０１１６０６）；重庆市教 委科学技术研究项目（ＫＪ１００５１２）；重庆市自然科 学基金项目（ＣＳＴＣ２０１０ＢＢ２４１２） ０　引　言 随着移动通信的迅速发展，无论何种无线通信的覆 盖区域都将产生弱信号区和盲区，要架设模拟或数字基 站成本太高，基础设施也比较复杂，为此提供一种成本 低、架设简单，却具有小型基站功能的直放站是很有必 要的。ＧＳＭ移动通信系统在我国经过多年的发展，目 前已经拥有最大的网络覆盖规模、最多的用户数、种类 多样的业务，在我国移动通信市场中占有重要的地位。 本文对ＧＳＭ直放站的数字无线选频器进行设计，以达 到低成本扩大无线网络覆盖范围和优化网络的目的。 １　系统总体结构 ＧＳＭ９００中上下行信道各１２０个，带宽为２４ＭＨｚ， 其中上行频段为８８５～９０９ＭＨｚ，下行频段为９３０～ ９５４ＭＨｚ，数字选频器工作效果示意图如图１所示。 图１　数字选频器工作效果示意图 如图１所示，数字选频器就是仅放大选中的频段， 抑制未选中的频段，实现降低信道间干扰的目的。系统 总体结构框图如图２所示。数字选频系统主要由Ａ／Ｄ 模块、ＦＰＧＡ 可编程逻辑器件模块、Ｄ／Ａ 模块以及 ＭＣＵ管理模块四部分组成。 图２　系统总体结构框图 软件无线电的思想是将无线电收发信机的数字化 点（Ａ／Ｄ／Ａ）尽可能靠近天线，理想的情况是在天线的 后端进行射频采样，数字化之后，所有的处理都可以用 很灵活的方法实现［１］。但是由于目前 ＡＤＣ器件性能 的限制，还无法达到在射频端进行数字化，在中频实现 数字化是一个较妥的方案［２］。 ＧＳＭ直放站数字选频系统就是利用数字处理的手 段实现滤波器功能，以替代现有直放站中的模拟选频模 块。本系统通过 ＡＤ６６５５接收下变频后的模拟中频信 号，通过Ａ／Ｄ采样将模拟信号转换为数字信号，采样频 率为１２２．８８ＭＨｚ。然后由ＦＰＧＡ按预定算法对来自 ＡＤ６６５５的数字信号进行数字处理，处理后的结果再由 ＡＤ９７７９转换成模拟信号。ＭＣＵ 通过 ＳＰＩ接口对 ＡＤ６６５５，ＡＤ９７７９和ＡＤ９５１６的寄存器进行配置，并与 ＦＰＧＡ之间进行通信。 ２　系统硬件电路设计 ２．１　系统电源设计 系统电源在整个系统中占有极其重要的地位，其设 计的成功与否关系到整个系统能否稳定运行以及性能 表现的好坏。由于本系统电平值比较多，同时基于系统 性能、功耗的考虑，故采用以下方案给整个系统供电。 系统电源总体设计框图如图３所示。 图３　系统电源总体设计框图 ＲＴ８２８９是一款ＤＣ／ＤＣ芯片，转换效率高达９０％， 内部具有缓启动功能，能在宽范围的输入电压下实现高 达５Ａ的连续电流输出，输入电压范围为５．５～３２Ｖ，输 出电压可调为１．２２２～２６Ｖ；ＬＴ１７６４电源芯片为ＬＤＯ， 输出电流理论上可达３Ａ，宽输入电压范围为２．７～ ２０Ｖ，输出电压可调为１．２１～２０Ｖ，固定输出电压有： １．５Ｖ，１．８Ｖ，２．５Ｖ，３．３Ｖ。ＴＰＳ７４４０１电源芯片为 ＬＤＯ，支持输入电压低至０．９Ｖ，输出电压为０．８～ ３．６Ｖ可调，输出电流最大可达３Ａ，配置电路比较简 单，而且在配置电路结构不变的情况下，可以通过调整 配置电阻来改变输出电压，方便调试。 ２．２　系统时钟模块设计 整个系统时钟主要由时钟芯片 ＡＤ９５１６提供， ＡＤ９５１６是１４路输出时钟发生器，配有片内集成锁相 环（ＰＬＬ）和电压控制振荡器（ＶＣＯ），也可以使用最高 ２．４ＧＨｚ的外部ＶＣＯ／ＶＣＸＯ。ＡＤ９５１６具有出色的低 抖动和相位噪声特性，可极大地提升数据转换器的性 能。ＡＤ９５１６提供６路ＬＶＰＥＣＬ输出、４路ＬＶＤＳ输出 和８路 ＣＭＯＳ输出。ＬＶＰＥＣＬ 输出的工作频率达 １．６ＧＨｚ，ＬＶＤＳ输出的工作频率达８００ＭＨｚ，ＣＭＯＳ 输出的工作频率达２５０ＭＨｚ。每对输出均有分频器， 其分频比和粗调延迟（或相位）均可以设置［３］。 系统时钟结构框图如图４所示，其中 ＶＣＸＯ为外 部１２２．８８ＭＨｚ的压控晶振，ＴＣＸＯ为１０ＭＨｚ的温度 补偿晶振，由它提供时钟参考相位。 图４　系统时钟结构框图 ＴＣＸＯ 为 ＡＤ９５１６提供 １０ ＭＨｚ的参考时钟， ＶＣＸＯ 为 ＡＤ９５１６提供１２２．８８ ＭＨｚ的外部时钟， ＶＣＸＯ与ＴＣＸＯ保持相位同步，ＡＤ９５１６为 Ａ／Ｄ提供 １２２．８８ ＭＨｚ的差分时钟 Ａ／Ｄ＿ＣＬＫ，Ａ／Ｄ 在时钟 Ａ／Ｄ＿ＣＬＫ 下 进 行 采 样；ＡＤ９５１６ 为 Ｄ／Ａ 提 供 １２２．８８ＭＨｚ的差分时钟Ｄ／Ａ＿ＣＬＫ，Ｄ／Ａ在时钟Ｄ／Ａ ＿ＣＬＫ下进行数模转换；Ａ／Ｄ提供时钟ＦＰＧＡ＿Ａ／Ｄ＿ ＣＬＫ 给 ＦＰＧＡ，Ａ／Ｄ 在此时钟下传送数字信号给 ＦＰＧＡ；Ｄ／Ａ 提供时钟 ＦＰＧＡ＿Ｄ／Ａ＿ＣＬＫ 给 ＦＰＧＡ， Ｄ／Ａ在此时钟下从ＦＰＧＡ接收数字信号。 ２．３　ＦＰＧＡ模块、Ａ／Ｄ模块和Ｄ／Ａ模块 ＦＰＧＡ 选 用 低 成 本 的 Ｓｐａｒｔａｎ－３Ａ ＤＳＰ ＸＣ３ＳＤ３４００Ａ，由Ｘｉｌｉｎｘ公司生产，系统门数为３　４００ｋ， Ｓｌｉｃｅ数目为２３　８７２，分布式 ＲＡＭ 容量为３７３Ｋｂ，块 ＲＡＭ容量为２　２６８Ｋｂ，专用乘法器数为１２６，ＤＣＭ 数 目为８，最大可用Ｉ／Ｏ数为４６９，最大差分Ｉ／Ｏ对数为 ２１３。ＦＬＡＳＨ型号为 Ｍ２５Ｐ３２。ＦＰＧＡ采用的配置模 式为 ＭＡＳＴＥＲ　ＳＰＩ模式［４－５］。 Ａ／Ｄ转换芯片选用ＡＤ６６５５，ＡＤ６６５５是一款１４ｂ， １５０ＭＳＰＳ的模数转换器。当工作在３２．７～７０ＭＨｚ 带宽内，采样速率为１５０ＭＳＰＳ时，ＳＮＲ为７４．５ｄＢｃ； 而在７０ＭＨｚ带宽内，ＳＦＤＲ为８０ｄＢｃ。具有高性能， 低功耗，易于使用的优点。ＣＭＯＳ的数据和时钟输出 能直接连接到现有的ＦＰＧＡ上，片上基准和采样保持 电路为系统设计提供了灵活性，可通过ＳＰＩ进行控制， 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 的串行接口提供各种功能，比如数据格式修改，稳 定时钟占空比，支持掉电模式和增益调整。内部集成了 ＤＤＣ和ＮＣＯ［６］。 ９８第１期 张　曜等：基于ＦＰＧＡ的数字选频器设计 在ＡＤ６６５５接口电路中，ＭＣＵ 通过 ＳＰＩ接口对 ＡＤ６６５５进行寄存器配置以使其正常工作。ＳＭＡ输入部 分经过耦合电路后送至ＡＤ６６５５的差分输入端ＶＩＮ＋和 ＶＩＮ－，ＡＤ９５１６输出差分时钟信号送至ＡＤ６６５５的时 钟差分输入端ＣＬＫ＋和ＣＬＫ－，同时 ＡＤ６６５５本身输 出的 差 分 时 钟 也 送 至 ＦＰＧＡ 的 时 钟 输 入 引 脚。 ＡＤ６６５５的差分数据输出接至ＦＰＧＡ的Ｉ／Ｏ口。由于 ＡＤ６６５５的ＳＰＩ接口的数据线口是双向的，而 ＭＣＵ的 ＳＰＩ数据线均是单向的，故其两者之间连接必须通过 一个ＢＵＦＦＥＲ芯片 ＮＣ７ＷＺ０７进行转换，同时起到隔 离的作用，使ＡＤ６６５５更好地全动态范围工作。 Ｄ／Ａ转换芯片选用ＡＤ９７７９，ＡＤ９７７９属于ＴｘＤＡＣＲ○ 系列高性能、低功耗ＣＭＯＳ数／模转换器的第二代１６ｂ 分辨率产品。所有器件都采用相同的接口选项、小型封 装和引脚排列，因而可以根据性能、分辨率和成本的要 求，向上或向下兼容选择适合的器件。ＡＤ９７７９提供出 色的交流和直流性能，同时支持最高１　０００ＭＳＰＳ的转 换速率［７］。由于ＡＤ９７７９输出为差分信号，故需要通过 变压器转成单端信号。变压器的选型需要考虑回波损 耗、带 宽、平 衡 性 等 参 数，此 设 计 中 变 压 器 选 用 ＴＣ１－１Ｔ。 ２．４　系统控制设计 系统控制是由１６位单片机 ＭＳＰ４３０Ｆ１４７来实现 的，系统控制框图如图５所示。 图５　系统控制框图 ２．４．１　状态指示 芯片工作状态的显示是由芯片的状态管脚在ＦＰ－ ＧＡ上通过ＬＥＤ指示实现的。其中ＡＤ６６５５通过寄存 器０ｘ１０４［３：１］控制管脚ＦＤＡ［０：３］和ＦＤＢ［０：３］分别 指示Ａ和Ｂ通道的ＡＤＣ快速幅度与ＦＳ标称输入幅度 的相对关系。ＡＤ９７７９直接通过它的ＰＬＬＬＯＣＫ管脚 指示ＰＬＬ是否已经锁定。ＡＤ９５１６是通过配置寄存器 ０Ｘ１Ｂ，０Ｘ１Ａ，０Ｘ１７分别控制管脚２，３，６上显示ＶＣＯ， ＰＬＬ，ＨｏｌｄＯｖｅｒ的状态。 ２．４．２　芯片配置 各芯片工作状态的配置是通过 ＭＳＰ４３０的ＳＰＩ串 行接口实现的，且 ＭＳＰ４３０的 ＳＰＩ是三线的。其中 ＭＣＵ侧的 ＳＰＩ是复用的，对各芯片的选择是通过 ＧＰＩＯ控制各芯片上的ＳＰＩ的片选位。各芯片ＳＰＩ的 时钟是复用的 ＭＣＵ主机侧的ＳＰＩ时钟信号。 对 ＡＤ６６５５寄存器的配置是通过其自带的三线 ＳＰＩ实现的。ＡＤ６６５５的ＳＰＩ接口中数据输入／输出共 用同一根线，这与ＭＳＰ４３０的标准四线全双工ＳＰＩ是不 同的，要通过一个专门的转换电路实现两条单向的ＳＩ／ ＳＯ线和双向的ＳＤＩＯ线的转换。ＡＤ６６５５的ＳＰＩ片选 信号通过 ＭＳＰ４３０的 ＧＰＩＯ控制，没有专门的硬件复 位，只能使用软件控制寄存器实现复位。 对ＡＤ９７７９和ＡＤ９５１６的寄存器配置通过其分别 的ＳＰＩ功能管脚实现。两种芯片的ＳＰＩ都是既可以使 用三线，也可以使用四线。二者的ＳＰＩ片选使能和芯片 复位也是分别通过 ＭＳＰ４３０的ＧＰＩＯ来控制。 ２．４．３　芯片复位、中断控制及其他 各芯片的复位是通过 ＭＳＰ４３０的ＧＰＩＯ控制各芯 片的ＲＥＳＥＴ引脚实现的，这样可以实现软件复位，同 时在各芯片的ＲＥＳＥＴ引脚上加一个开关实现各芯片 独立的开关控制的硬件复位。 ＦＰＧＡ连接 ＭＳＰ４３０的五个外部中断。ＭＳＰ４３０ 通过ＬＥＤ０～４指示状态。ＪＴＡＧ口下载程序实现硬件 调试。ＲＳ　４８５ 串口实现 ＭＳＰ４３０ 与 ＰＣ 机的串行 通信。 ３　测试结果 本数字选频器采用Ａｇｉｌｅｎｔ　Ｔｅｃｈｎｏｌｏｇｉｅｓ　Ｎ５２３０Ａ 网络分析仪进行扫频测试。通过软件设定该数字选频 器的下行模块参数如表１所示。 表１　数字选频器下行模块参数 频道号 对应ＧＳＭ下行号 频点／ＭＨｚ ０　 １　０００　 ９３０．２ １　 ０　 ９３５ ２　 ５　 ９３６ ３　 ２０　 ９３９ ４　 ３５　 ９４２ ５　 ５５　 ９４６ ６　 ７５　 ９５０ ７　 ９５　 ９５４ 通过网络分析仪测试数字选频器下行模块的频率 ０９ 现代电子技术 ２０１２年第３５卷 响应和群延时，如图６，图７所示。 图６　数字选频器下行模块频率响应 图７　数字选频器下行模块群延时 从图６可以看出，该数字选频器能够实现比较好的 选频功能，被选出的有效相邻信道之间最小间隔能达到 １ＭＨｚ；从图７可以看出该系统的群延时比较小，表明 设计的滤波器性能较好，信号失真较小，系统实时性较 好，能够满足实际应用的要求。 ４　结　语 本文介绍了应用于ＧＳＭ系统直放站的基于ＦＰＧＡ 的八通道数字选频器的设计。数字选频器应用于直放 站中，能够起到降低信道之间相互干扰的作用，仅放大 选中的频段信道，被选中的信道之间最小间隔能达到 １ＭＨｚ，且群延时小，系统实时性好，具有较好的选频 效果，能够满足实际应用要求。该数字选频器的设计采 用低成本器件，小巧轻便，易安装，成本低，具有良好的 市场应用前景。 参　考　文　献 ［１］ＭＩＴＯＬＡ　Ｊｏｅ．Ｓｏｆｔｗａｒｅ　ｒａｄｉｏ　ａｒｃｈｉｔｅｃｔｕｒｅ［Ｊ］．ＩＥＥＥ　Ｃｏｍ－ ｍｕｎｉｃａｔｉｏｎｓ　Ｍａｇａｚｉｎｅ，１９９５，１５（５）：２６－３９． ［２］钮心析，杨义先．软件无线电技术与应用［Ｍ］．北京：北京邮 电大学出版社，２０００． ［３］Ａｎａｌｏｇ　Ｄｅｖｉｃｅｓ　Ｉｎｃ．ＡＤ９５１６ｄａｔａｓｈｅｅｔ［ＥＢ／ＯＬ］．［２０１０－０５－ ２１］．ｈｔｔｐ：／／ｗｗｗ．ａｎａｌｏｇ．ｃｏｍ／ｚｈ／ｃｌｏｃｋ－ａｎｄ－ｔｉｍｉｎｇ／ｃｌｏｃｋ－ ｇｅｎｅｒａｔｉｏｎ－ａｎｄ－ｄｉｓｔｒｉｂｕｔｉｏｎ／ａｄ９５１６－３／ｐｒｏｄｕｃｔｓ／ｐｒｏｄｕｃｔ．ｈｔｍｌ． ［４］Ｘｉｌｉｎｘ 公 司．Ｓｐａｒｔａｎ－３Ａ ＦＰＧＡ　ｄａｔａｓｈｅｅｔｓ ［ＥＢ／ＯＬ］． ［２００９－１０－１２］．ｈｔｔｐ：／／ｗｗｗ．ｘｉｌｉｎｘ．ｃｏｍ／ｓｕｐｐｏｒｔ／ｄｏｃｕ－ ｍｅｎｔａｔｉｏｎ／ｓｐａｒｔａｎ－３ａ＿ｄａｔａ＿ｓｈｅｅｔｓ．ｈｔｍ． ［５］田耘，徐文波．Ｘｉｌｉｎｘ　ＦＰＧＡ开发实用教程［Ｍ］．北京：清华 大学出版社，２００８． ［６］Ａｎａｌｏｇ　Ｄｅｖｉｃｅｓ　Ｉｎｃ．ＡＤ６６５５ｄａｔａｓｈｅｅｔ［ＥＢ／ＯＬ］．［２００９－ ０９－２１］．ｈｔｔｐ：／／ｗｗｗ．ａｎａｌｏｇ．ｃｏｍ／ｚｈ／ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇ－ｃｏｎ－ ｖｅｒｔｅｒｓ／ｄｉｇｉｔａｌ－ｕｐｄｏｗｎ－ｃｏｎｖｅｒｔｅｒｓ／ａｄ６６５５／ｐｒｏｄｕｃｔｓ／ｐｒｏｄ－ ｕｃｔ．ｈｔｍｌ． ［７］Ａｎａｌｏｇ　Ｄｅｖｉｃｅｓ　Ｉｎｃ．ＡＤ９７７９ｄａｔａｓｈｅｅｔ［ＥＢ／ＯＬ］．［２００８－０６－ １９］．ｈｔｔｐ：／／ｓｅａｒｃｈ．ａｎａｌｏｇ．ｃｏｍ／ｓｅａｒｃｈ／ＰｒｏｄｕｃｔＳｅａｒｃｈ．ａｓ－ ｐｘ？ｑｕｅｒｙ＝ＡＤ９７７９＆ｌｏｃａｌｅ＝ｚｈ． 作者简介：张　曜　男，１９８６年出生，湖北随州人，硕士研究生。主要研究方向为无线通信及硬件设计。 杨　虹　男，１９６６年出生，四川蓬溪人，教授，硕士生导师。主要研究方向为微波／毫米波集成电路设计与天线设计。 张　浩　男，１９７５年出生，湖南人，副研究员。主要研究方向为下一代无线通信及关键技术 檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹檹 。 （上接第８７页） ［３］王本才，张国毅，侯慧群．无源定位技术研究［Ｊ］．舰船电子 对抗，２００６，２９（６）：２０－２６． ［４］黄金凤，韩焱，王黎明．无源时差定位布站形式对定位精度 的影响［Ｊ］．火力与指挥控制，２００９，３４（１０）：３３－３５． ［５］徐志扬．无线定位中ＴＤＯＡ估计及应用研究［Ｄ］．上海：上 海交通大学，２００２． ［６］江翔．无源时差定位技术及应用研究［Ｄ］．成都：电子科技大 学，２００８． ［７］王斌．时差定位系统高精度时间测量技术研究［Ｄ］．南京：南 京信息工程大学，２００９． ［８］李晓维，徐勇军，任丰原．无线传感器网络技术［Ｍ］．北京： 北京理工大学出版社，２００７． ［９］帅平，曲广吉．导航星座自主导航的时间同步技术［Ｊ］．宇航 学报，２００５，２６（６）：７６８－７７２． ［１０］吴宏刚，刘昌忠，黄忠涛．机场场面多点定位系统远端站优 选方法［Ｊ］．电讯技术，２００９，４９（１２）：５－８． 作者简介：唐小明　男，１９７４年出生，博士，副教授。主要从事雷达系统、信息融合方面的研究工作。 王贞杰　男，１９８６年出生，在读硕士研究生。主要研究方向为信号检测、估计与目标识别。 张　涛　男，１９８６年出生，在读硕士研究生。主要研究方向为信号检测、估计与目标识别。 １９第１期 张　曜等：基于ＦＰＧＡ的数字选频器设计