第14章 集成电路版图设计

null第十四章 版图 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 第十四章 版图设计 *null* 微电子工艺 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 简介*共85页* 微电子工艺流程简介 　主要介绍N阱CMOS工艺流程，用到的wafer是p型衬底，要用nWELL来构建p沟器件，而n型MOS管就构建在p衬底上。null*共85页*第一张mask定义为n-well　mask 离子注入：制造nwell。null*共85页*第二张mask定义为active mask。 有源区用来定义管子的栅以及允许注入的p型或者n型扩散的源漏区。null*共85页*第三张mask为poly mask： 　　包含了多晶硅栅以及需要腐蚀成的形状。null*共85页*第四张mask定义为n＋mask， 　　用来定义需要注入n＋的区域。null*共85页*第五张mask是p＋mask。 　p＋在Nwell中用来定义PMOS管。null*共85页*第六张mask就是定义接触孔。 腐蚀SiO2到需要接触的层的表面。其次要能够 使金属接触到扩散区或者多晶硅区。null*共85页*第七张mask就是金属1（metal1）。 需要选择性刻蚀出电路所需要的连接关系。0.35umCMOS的工艺层0.35umCMOS的工艺层*nullFig. MET5 & MVIA5 patternP-subNWELLPWELLN-PKTP-PKTP-N-N+STIP+PETEOSTiSi2SiNUSGPSGWTi/TiNWWMET1MVIA1MET2MET3MET4MVIA2MVIA3MVIA4IMD2IMD3IMD4IMD1SiNPSGMET5Pad版图设计版图设计版图(Layout)它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。 设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。 设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。 掩膜上的图形 决定 郑伟家庭教育讲座全集个人独资股东决定成立安全领导小组关于成立临时党支部关于注销分公司决定 着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。* 版图几何设计规则 版图几何设计规则 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距。 设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)。 描述几何设计规则的方法：微米规则和λ规则。*层次与层次标记层次与层次标记把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。 *null*null*N阱设计规则N阱设计规则*P+、N+有源区设计规则P+、N+有源区设计规则*Poly层的设计规则Poly层的设计规则*Contact层的设计规则Contact层的设计规则*Metal层的设计规则Metal层的设计规则*Pad层的设计规则Pad层的设计规则* 电学设计规则 电学设计规则 电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路与系统设计模拟的依据。 不同的工艺线和工艺流程，电学参数有所不同。 描述内容：晶体管模型参数、各层薄层电阻、层与层间的电容等。 几何设计规则是图形编辑的依据，电学设计规则是 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 计算的依据。*null完成一个反相器的版图设计*null*null*null*null*null*null*null* 版图设计中的相关主 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 *共85页* 版图设计中的相关主题Antenna Effect Dummy 的设计 Guard Ring 保护环的设计 Match的设计Antenna Effect*共85页*Antenna Effect原因：大片面积的同层金属。导致：收集离子，提 高电势。结果：使氧化层击穿。解决如下：MOS dummy*共85页*MOS dummy在MOS两侧增加dummy poly。 添加dummy管，可以提供更好的环境一致性。RES dummy*共85页*RES dummy类似于MOS dummy方法增加dummy，有时会在四周都加上。CAP dummy*共85页*CAP dummyInterconnect*共85页*Interconnect关键走线与左右或上下走线的屏蔽采用相同层或中间层连接VSS来处理。 也可增大两者间的间距来减少耦合。　　　　Guard Ring的设计*共85页*　　　　Guard Ring的设计深阱guard ring*共85页*深阱guard ring提供深阱工艺（DNW），可以用来有效隔离不同模块间的噪声。 这种隔离保护技术只应用在1.8V情况下。且只对NMOS管进行保护。MOS的match*共85页*MOS的match对于大的宽长比的MOS管，常采用多指结构，降低栅电阻，减少噪声，提高工作的频率。 但是过多的fingers则是不利的。MOS管的对称性*共85页*MOS管的对称性差分对管：一维中心对称的MOS管layout*共85页*一维中心对称的MOS管layout LEF LEF LEF 文件是cell几何信息库的文件格式，根据LEF文件的信息决定怎样布局，怎样走线，怎样生成通孔等等。 由生产厂商提供。 由Cadence的工具Virtuoso的Abstract生成。 *null*null*null*null*null*一个Cell的Abstract一个Cell的Abstract*null*TLF文件TLF文件*第二部分 自动布局布线第二部分 自动布局布线* 导入文件 导入文件* 放置I/O 放置I/O* 加Block 加Block* 加Ring 加Ring*null* 加 Stripes 加 Stripes*Place cellsPlace cells*null*生成时序文件生成时序文件*寄生参数提取寄生参数提取*时序分析时序分析*null* 生成时钟树文件 生成时钟树文件*调试的方法调试的方法insert and delete buffers upsize and downsize cells change cell position   * 布线 布线* 基本布线方式 基本布线方式* 布时钟 布时钟* 生成SDF文件 生成SDF文件*null*null*null*null*版图验证----DRC and LVS版图验证----DRC and LVS1.设计规则检查(DRC) 2.版图寄生参数提取(LPE) 3.寄生电阻提取(PRE) 4.电气规则检查(ERC) 5.版图与线路图比较程序(LVS) *null*nullnullDRC 文件DRC 文件nullnull